JPH06303254A - ソースクロック再生回路 - Google Patents
ソースクロック再生回路Info
- Publication number
- JPH06303254A JPH06303254A JP5091009A JP9100993A JPH06303254A JP H06303254 A JPH06303254 A JP H06303254A JP 5091009 A JP5091009 A JP 5091009A JP 9100993 A JP9100993 A JP 9100993A JP H06303254 A JPH06303254 A JP H06303254A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- data
- source clock
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、映像、音声データをＡＴＭ伝送す
る場合に、送信側と受信側の網クロックが異なる場合で
も、データのソースクロックを受信側で再生可能とする
ソースクロック再生回路を提供する。 【構成】 送信部１０１では、データのソースクロック
の一定周期毎に網クロックを基準としてタイムスタンプ
が生成、送信される。受信部１０６では、受信タイムス
タンプはと網クロックとを用いてパルスを発生し、その
一部をゲート１１１で選択して送信部の一定周期に相当
するパルスを得る。その際、データバッファ１０８の占
有量を用いてしきい値決定手段１１５でゲート開放タイ
ミングを制御し、送受信間の網クロックの差を補正す
る。得られたパルスを位相同期ループのリファレンスと
し、ソースクロックを再生する。
る場合に、送信側と受信側の網クロックが異なる場合で
も、データのソースクロックを受信側で再生可能とする
ソースクロック再生回路を提供する。 【構成】 送信部１０１では、データのソースクロック
の一定周期毎に網クロックを基準としてタイムスタンプ
が生成、送信される。受信部１０６では、受信タイムス
タンプはと網クロックとを用いてパルスを発生し、その
一部をゲート１１１で選択して送信部の一定周期に相当
するパルスを得る。その際、データバッファ１０８の占
有量を用いてしきい値決定手段１１５でゲート開放タイ
ミングを制御し、送受信間の網クロックの差を補正す
る。得られたパルスを位相同期ループのリファレンスと
し、ソースクロックを再生する。
Description
【０００１】
【産業上の利用分野】本発明は、映像、音声データをＡ
ＴＭセルにより伝送する場合に、これらのデータのソー
スのクロックを受信側で再生するソースクロック再生回
路に関する。
ＴＭセルにより伝送する場合に、これらのデータのソー
スのクロックを受信側で再生するソースクロック再生回
路に関する。
【０００２】
【従来の技術】Ｂ−ＩＳＤＮの伝送技術としてＡＴＭが
注目されている。ＡＴＭでは、データはセルに分割され
非同期伝送される。このため、例えば映像、音声等網ク
ロックとは同期していない固有のソースクロックを有す
るデータをＡＴＭ伝送する場合には、受信側でこれらの
ソースクロックを再生する機能が必要となる。
注目されている。ＡＴＭでは、データはセルに分割され
非同期伝送される。このため、例えば映像、音声等網ク
ロックとは同期していない固有のソースクロックを有す
るデータをＡＴＭ伝送する場合には、受信側でこれらの
ソースクロックを再生する機能が必要となる。
【０００３】従来のＡＴＭのソースクロック再生回路と
して、タイムスタンプを用いた方式がある。以下、従来
のソースクロック再生回路について図３、図４を参照し
ながら説明する。図３は従来例のソースクロック再生回
路、図４は従来例のソースクロック再生回路のタイムチ
ャートである。
して、タイムスタンプを用いた方式がある。以下、従来
のソースクロック再生回路について図３、図４を参照し
ながら説明する。図３は従来例のソースクロック再生回
路、図４は従来例のソースクロック再生回路のタイムチ
ャートである。
【０００４】図３において、３０１は送信部、３０２は
分周器、３０３は第１のカウンタ、３０４はレジスタ、
３０５はセル構成手段、３０６は受信部、３０７はセル
分解手段、３０８はデータバッファ、３０９はパルス発
生手段、３１０は第２のカウンタ、３１１はゲート、３
１２は第３のカウンタ、３１３はゲート制御手段、３１
４は位相同期ループである。
分周器、３０３は第１のカウンタ、３０４はレジスタ、
３０５はセル構成手段、３０６は受信部、３０７はセル
分解手段、３０８はデータバッファ、３０９はパルス発
生手段、３１０は第２のカウンタ、３１１はゲート、３
１２は第３のカウンタ、３１３はゲート制御手段、３１
４は位相同期ループである。
【０００５】図４において、（ａ）はタイムスタンプ生
成タイミング、（ｂ）は第１のカウンタ出力、（ｃ）は
第２のカウンタ出力、（ｄ）はパルス発生手段出力、
（ｅ）は第３のカウンタ出力、（ｆ）はゲート開放信
号、（ｇ）はゲート出力である。
成タイミング、（ｂ）は第１のカウンタ出力、（ｃ）は
第２のカウンタ出力、（ｄ）はパルス発生手段出力、
（ｅ）は第３のカウンタ出力、（ｆ）はゲート開放信
号、（ｇ）はゲート出力である。
【０００６】送信部３０１では、まず送信データのソー
スクロックが分周器３０２によりＮ分周され、一定周期
Ｔ毎にタイムスタンプ生成タイミング（ａ）が作られ
る。次に、網クロックを計数する第１のカウンタ３０３
の出力（ｂ）がこのタイミングでレジスタ３０４に取り
込まれ、タイムスタンプとして保持、出力される。得ら
れたタイムスタンプは、セル構成手段３０５において送
信データとともにセルに構成される。
スクロックが分周器３０２によりＮ分周され、一定周期
Ｔ毎にタイムスタンプ生成タイミング（ａ）が作られ
る。次に、網クロックを計数する第１のカウンタ３０３
の出力（ｂ）がこのタイミングでレジスタ３０４に取り
込まれ、タイムスタンプとして保持、出力される。得ら
れたタイムスタンプは、セル構成手段３０５において送
信データとともにセルに構成される。
【０００７】受信部３０６では、受信セルはまず、セル
分解手段３０７においてデータとタイムスタンプとに分
離される。データはデータバッファ３０８に入力され
る。パルス発生手段３０９は、送信側の第１のカウンタ
３０３と同一の構成で、受信側の網クロックを計数する
第２のカウンタ３１０の出力（ｃ）を取り込み、タイム
スタンプと比較して一致した時点でパルスを発生する。
分解手段３０７においてデータとタイムスタンプとに分
離される。データはデータバッファ３０８に入力され
る。パルス発生手段３０９は、送信側の第１のカウンタ
３０３と同一の構成で、受信側の網クロックを計数する
第２のカウンタ３１０の出力（ｃ）を取り込み、タイム
スタンプと比較して一致した時点でパルスを発生する。
【０００８】通常、タイムスタンプのビット数を減らす
目的で、第１のカウンタ３０３、第２のカウンタ３１０
の出力の周期は一定周期Ｔよりも小さく選ばれるため、
パルス発生手段３０９の出力（ｄ）には一定周期Ｔに対
応しないパルスも含まれる。こうしたパルスを取り除く
ため、発生したパルスはゲート３１１に入力される。
目的で、第１のカウンタ３０３、第２のカウンタ３１０
の出力の周期は一定周期Ｔよりも小さく選ばれるため、
パルス発生手段３０９の出力（ｄ）には一定周期Ｔに対
応しないパルスも含まれる。こうしたパルスを取り除く
ため、発生したパルスはゲート３１１に入力される。
【０００９】一方、網クロックを計数する第３のカウン
タ３１２の出力（ｅ）は、ゲート制御手段３１３に入力
され、しきい値を越えた時点でゲート開放信号（ｆ）が
出力される。第３のカウンタ３１２はゲート３１１を最
初のパルスが通過した時点でリセットされ、ゲート３１
１は閉じられる。ここでしきい値は一定周期Ｔの最低長
Ｔmin を与えるものであり、従ってゲート３１１の出力
（ｇ）として、ソースクロックの一定周期Ｔ毎のパルス
に揺らぎを含んだものが得られる。
タ３１２の出力（ｅ）は、ゲート制御手段３１３に入力
され、しきい値を越えた時点でゲート開放信号（ｆ）が
出力される。第３のカウンタ３１２はゲート３１１を最
初のパルスが通過した時点でリセットされ、ゲート３１
１は閉じられる。ここでしきい値は一定周期Ｔの最低長
Ｔmin を与えるものであり、従ってゲート３１１の出力
（ｇ）として、ソースクロックの一定周期Ｔ毎のパルス
に揺らぎを含んだものが得られる。
【００１０】位相同期ループ３１４は、ゲート３１１を
通過したパルスをＮ逓倍し、元の送信データのソースク
ロックを再生する。再生ソースクロックは、さらにデー
タバッファ３０８からの読み出しクロックとして用いら
れ、データが再生される。
通過したパルスをＮ逓倍し、元の送信データのソースク
ロックを再生する。再生ソースクロックは、さらにデー
タバッファ３０８からの読み出しクロックとして用いら
れ、データが再生される。
【００１１】
【発明が解決しようとする課題】しかしながらこのよう
な従来のソースクロック再生回路では、送信側と受信側
において網クロックを共通タイミングとして利用するた
め、同一の網クロックが得られる場合にのみ正確なソー
スクロックの再生が可能となる。
な従来のソースクロック再生回路では、送信側と受信側
において網クロックを共通タイミングとして利用するた
め、同一の網クロックが得られる場合にのみ正確なソー
スクロックの再生が可能となる。
【００１２】従って異国間網接続等、クロックが共通で
ない網を接続し、送信側と受信側に異なる網クロックが
供給される場合には、送信側でタイムスタンプを生成す
るパルスの間隔と、受信側でタイムスタンプから再生さ
れるパルスの間隔が異なるため、再生されるソースクロ
ックのレートがずれ、受信側のデータバッファのオーバ
ーフローやアンダーフローが発生するという問題を有し
ていた。
ない網を接続し、送信側と受信側に異なる網クロックが
供給される場合には、送信側でタイムスタンプを生成す
るパルスの間隔と、受信側でタイムスタンプから再生さ
れるパルスの間隔が異なるため、再生されるソースクロ
ックのレートがずれ、受信側のデータバッファのオーバ
ーフローやアンダーフローが発生するという問題を有し
ていた。
【００１３】本発明は、かかる点に鑑み、送信側と受信
側で供給される網クロックが異なる場合でも、送信デー
タのソースクロックが受信側で再生可能なソースクロッ
ク再生回路を提供することを目的とする。
側で供給される網クロックが異なる場合でも、送信デー
タのソースクロックが受信側で再生可能なソースクロッ
ク再生回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、前記の目的を
達成するために、網クロックを計数する第１のカウンタ
と、データのソースクロックを分周する分周器と、前記
第１のカウンタの出力を前記分周器の出力タイミング毎
に取り込み保持するレジスタと、前記レジスタの出力を
タイムスタンプとして前記データより構成されるセルに
付加するセル構成手段を送信側に備え、受信セルからタ
イムスタンプとデータとを分離するセル分解手段と、網
クロックを計数し、前記第１のカウンタと同一の構成で
ある第２のカウンタと、前記分離されたタイムスタンプ
と前記第２のカウンタの出力とを比較し、一致した場合
にパルスを発生するパルス発生手段と、前記パルス発生
手段より出力されるパルスの一部を選択して通過させる
ゲートと、前記ゲートの出力をリファレンスとする位相
同期ループと、前記分離されたデータを入力とし、前記
位相同期ループの出力を読み出しクロックとするデータ
バッファと、網クロックを計数し、前記ゲートの出力に
よりリセットされる第３のカウンタと、前記第３のカウ
ンタの出力がしきい値を越えたことを検出して前記ゲー
トを開放するゲート制御手段と、前記データバッファの
占有量を検出して前記しきい値を決定するしきい値決定
手段とを受信側に備え、前記位相同期ループの出力によ
り前記データの再生ソースクロックを得るようにしたも
のである。
達成するために、網クロックを計数する第１のカウンタ
と、データのソースクロックを分周する分周器と、前記
第１のカウンタの出力を前記分周器の出力タイミング毎
に取り込み保持するレジスタと、前記レジスタの出力を
タイムスタンプとして前記データより構成されるセルに
付加するセル構成手段を送信側に備え、受信セルからタ
イムスタンプとデータとを分離するセル分解手段と、網
クロックを計数し、前記第１のカウンタと同一の構成で
ある第２のカウンタと、前記分離されたタイムスタンプ
と前記第２のカウンタの出力とを比較し、一致した場合
にパルスを発生するパルス発生手段と、前記パルス発生
手段より出力されるパルスの一部を選択して通過させる
ゲートと、前記ゲートの出力をリファレンスとする位相
同期ループと、前記分離されたデータを入力とし、前記
位相同期ループの出力を読み出しクロックとするデータ
バッファと、網クロックを計数し、前記ゲートの出力に
よりリセットされる第３のカウンタと、前記第３のカウ
ンタの出力がしきい値を越えたことを検出して前記ゲー
トを開放するゲート制御手段と、前記データバッファの
占有量を検出して前記しきい値を決定するしきい値決定
手段とを受信側に備え、前記位相同期ループの出力によ
り前記データの再生ソースクロックを得るようにしたも
のである。
【００１５】
【作用】本発明は前記構成により、受信側でデータバッ
ファの占有量を検出し、占有量に応じて、ソースクロッ
クを再生する位相同期ループのリファレンスパルスの発
生間隔を変えられるようにしたので、送信側と受信側で
供給される網クロックが共通でなく、そのためにタイム
スタンプだけではソースクロックの再生が行えない場合
でも、ソースクロックと一対一に対応するデータの受信
量から再生ソースクロックの遅れ進み具合を検出して補
正することができ、データのソースクロックを再生する
ことが可能となる。
ファの占有量を検出し、占有量に応じて、ソースクロッ
クを再生する位相同期ループのリファレンスパルスの発
生間隔を変えられるようにしたので、送信側と受信側で
供給される網クロックが共通でなく、そのためにタイム
スタンプだけではソースクロックの再生が行えない場合
でも、ソースクロックと一対一に対応するデータの受信
量から再生ソースクロックの遅れ進み具合を検出して補
正することができ、データのソースクロックを再生する
ことが可能となる。
【００１６】
【実施例】以下、本発明の実施例について、図１、図２
を参照しながら説明する。図１は本発明の一実施例のソ
ースクロック再生回路、図２は本実施例のソースクロッ
ク再生回路のタイムチャートである。
を参照しながら説明する。図１は本発明の一実施例のソ
ースクロック再生回路、図２は本実施例のソースクロッ
ク再生回路のタイムチャートである。
【００１７】図１において１０１は送信部、１０２は分
周器、１０３は第１のカウンタ、１０４はレジスタ、１
０５はセル構成手段、１０６は受信部、１０７はセル分
解手段、１０８はデータバッファ、１０９はパルス発生
手段、１１０は第２のカウンタ、１１１はゲート、１１
２は第３のカウンタ、１１３はゲート制御手段、１１４
は位相同期ループ、１１５はしきい値決定手段である。
周器、１０３は第１のカウンタ、１０４はレジスタ、１
０５はセル構成手段、１０６は受信部、１０７はセル分
解手段、１０８はデータバッファ、１０９はパルス発生
手段、１１０は第２のカウンタ、１１１はゲート、１１
２は第３のカウンタ、１１３はゲート制御手段、１１４
は位相同期ループ、１１５はしきい値決定手段である。
【００１８】図２において（ａ）はタイムスタンプ生成
タイミング、（ｂ）は第１のカウンタ出力、（ｃ）は第
２のカウンタ出力、（ｄ）はパルス発生手段出力、
（ｅ）は第３のカウンタ出力、（ｆ）はゲート開放信
号、（ｇ）はゲート出力である。
タイミング、（ｂ）は第１のカウンタ出力、（ｃ）は第
２のカウンタ出力、（ｄ）はパルス発生手段出力、
（ｅ）は第３のカウンタ出力、（ｆ）はゲート開放信
号、（ｇ）はゲート出力である。
【００１９】送信部１０１では、従来例と同様にデータ
のソースクロックが分周器１０２によりＮ分周され、一
定周期Ｔ毎にタイミングが作られる。次に、第１のカウ
ンタ１０３の出力がこのタイミングでレジスタ１０４に
取り込まれ、タイムスタンプとして保持、出力される。
得られたタイムスタンプは、セル構成手段１０５におい
てデータとともにセルに構成される。
のソースクロックが分周器１０２によりＮ分周され、一
定周期Ｔ毎にタイミングが作られる。次に、第１のカウ
ンタ１０３の出力がこのタイミングでレジスタ１０４に
取り込まれ、タイムスタンプとして保持、出力される。
得られたタイムスタンプは、セル構成手段１０５におい
てデータとともにセルに構成される。
【００２０】受信部１０６では、受信セルはまずセル分
解手段１０７においてデータとタイムスタンプとに分離
される。データはデータバッファ１０８に入力され、タ
イムスタンプはパルス発生手段１０９に入力される。パ
ルス発生手段１０９は、受信部に供給される網クロック
を計数する第２のカウンタ１１０の出力とタイムスタン
プとを比較し、一致した場合にパルスを発生する。発生
したパルスはゲート１１１に入力される。
解手段１０７においてデータとタイムスタンプとに分離
される。データはデータバッファ１０８に入力され、タ
イムスタンプはパルス発生手段１０９に入力される。パ
ルス発生手段１０９は、受信部に供給される網クロック
を計数する第２のカウンタ１１０の出力とタイムスタン
プとを比較し、一致した場合にパルスを発生する。発生
したパルスはゲート１１１に入力される。
【００２１】一方、網クロックを計数する第３のカウン
タ１１２の出力は、ゲート制御手段１１３においてしき
い値と比較され、しきい値を越えた時点でゲートの開放
信号が出力される。第３のカウンタ１１２はゲート１１
１を最初のパルスが通過した時点でリセットされ、ゲー
ト１１１は閉じられる。位相同期ループ１１４は、ゲー
ト１１１を通過したパルスをＮ逓倍し、かつ揺らぎを吸
収して元の送信データのソースクロックを再生する。再
生ソースクロックは、さらにデータバッファ１０８から
の読みだしクロックとして用いられ、データが再生され
る。なお、ゲート制御手段１１３で使用されるしきい値
は、データバッファ１０８の占有量を検出し、その量に
応じてしきい値決定手段１１５で決定される。
タ１１２の出力は、ゲート制御手段１１３においてしき
い値と比較され、しきい値を越えた時点でゲートの開放
信号が出力される。第３のカウンタ１１２はゲート１１
１を最初のパルスが通過した時点でリセットされ、ゲー
ト１１１は閉じられる。位相同期ループ１１４は、ゲー
ト１１１を通過したパルスをＮ逓倍し、かつ揺らぎを吸
収して元の送信データのソースクロックを再生する。再
生ソースクロックは、さらにデータバッファ１０８から
の読みだしクロックとして用いられ、データが再生され
る。なお、ゲート制御手段１１３で使用されるしきい値
は、データバッファ１０８の占有量を検出し、その量に
応じてしきい値決定手段１１５で決定される。
【００２２】例えば、受信部で得られる網クロックのレ
ートが送信部の網クロックのレートより高い場合、第１
のカウンタの出力（ｂ）の周期よりも、第２のカウンタ
の出力（ｃ）の周期が短くなり、タイムスタンプを用い
て発生されるパルス発生手段の出力（ｄ）のパルス間隔
も小さくなる。このため、ゲート出力（ｇ）のパルスの
間隔も送信側のタイムスタンプ生成タイミング（ａ）の
周期Ｔより小さくなる。この結果、再生されるソースク
ロックのレートが上がり、データバッファの占有量が下
がる。
ートが送信部の網クロックのレートより高い場合、第１
のカウンタの出力（ｂ）の周期よりも、第２のカウンタ
の出力（ｃ）の周期が短くなり、タイムスタンプを用い
て発生されるパルス発生手段の出力（ｄ）のパルス間隔
も小さくなる。このため、ゲート出力（ｇ）のパルスの
間隔も送信側のタイムスタンプ生成タイミング（ａ）の
周期Ｔより小さくなる。この結果、再生されるソースク
ロックのレートが上がり、データバッファの占有量が下
がる。
【００２３】そこで、占有量が所定の範囲をはずれた場
合、しきい値を大きくして第３のカウンタの出力（ｅ）
がしきい値に到達するタイミングを遅くする。これによ
り、ゲートの開放信号（ｆ）が遅れ、ゲート出力（ｇ）
のパルス間隔が広くなるため、再生されるソースクロッ
クのレートが下がり、データバッファの占有量が上昇す
る。しきい値は、占有量が元の範囲に戻った時点で戻さ
れる。このようにして、正しいソースクロックが再生さ
れる。
合、しきい値を大きくして第３のカウンタの出力（ｅ）
がしきい値に到達するタイミングを遅くする。これによ
り、ゲートの開放信号（ｆ）が遅れ、ゲート出力（ｇ）
のパルス間隔が広くなるため、再生されるソースクロッ
クのレートが下がり、データバッファの占有量が上昇す
る。しきい値は、占有量が元の範囲に戻った時点で戻さ
れる。このようにして、正しいソースクロックが再生さ
れる。
【００２４】また、受信部の網クロックレートが送信部
の網クロックレートより低い場合には、逆の動作とな
る。なお、送受信部で共通の網クロックが得られる場合
には、タイムスタンプにより正しくソースクロックを再
生できるため、占有量の変動が所定の範囲におさまるた
め、結果的に従来例と同じ動作となる。
の網クロックレートより低い場合には、逆の動作とな
る。なお、送受信部で共通の網クロックが得られる場合
には、タイムスタンプにより正しくソースクロックを再
生できるため、占有量の変動が所定の範囲におさまるた
め、結果的に従来例と同じ動作となる。
【００２５】以上の説明から明らかなように、本実施例
によれば、送受信部で得られる網クロックのレートが異
なっても、受信側でソースクロックの再生が可能とな
る。
によれば、送受信部で得られる網クロックのレートが異
なっても、受信側でソースクロックの再生が可能とな
る。
【００２６】なお、本発明は前記実施例に限定されるも
のではなく、本発明の主旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の主旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２７】
【発明の効果】以上のように本発明によれば、受信側で
データバッファの占有量を検出し、占有量に応じてソー
スクロックを再生する位相同期ループのリファレンスパ
ルスの発生間隔を変えられるようにしたので、送信側と
受信側で供給される網クロックが共通でなく、そのため
にタイムスタンプだけではソースクロックの再生が行え
ない場合でも、ソースクロックと一対一に対応するデー
タの受信量から再生ソースクロックの遅れ進み具合を検
出することができ、データのソースクロックを再生する
ことが可能となる。
データバッファの占有量を検出し、占有量に応じてソー
スクロックを再生する位相同期ループのリファレンスパ
ルスの発生間隔を変えられるようにしたので、送信側と
受信側で供給される網クロックが共通でなく、そのため
にタイムスタンプだけではソースクロックの再生が行え
ない場合でも、ソースクロックと一対一に対応するデー
タの受信量から再生ソースクロックの遅れ進み具合を検
出することができ、データのソースクロックを再生する
ことが可能となる。
【図１】本発明の一実施例のソースクロック再生回路を
示すブロック図
示すブロック図
【図２】本発明の実施例のソースクロック再生回路のタ
イムチャート
イムチャート
【図３】従来例のソースクロック再生回路を示すブロッ
ク図
ク図
【図４】従来例のソースクロック再生回路のタイムチャ
ート
ート
１０１ 送信部 １０２ 分周器 １０３ 第１のカウンタ １０４ レジスタ １０５ セル構成手段 １０６ 受信部 １０７ セル分解手段 １０８ データバッファ １０９ パルス発生手段 １１０ 第２のカウンタ １１１ ゲート １１２ 第３のカウンタ １１３ ゲート制御手段 １１４ 位相同期ループ １１５ しきい値決定手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堺 貴久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】網クロックを計数する第１のカウンタと、
データのソースクロックを分周する分周器と、前記第１
のカウンタの出力を前記分周器の出力タイミング毎に取
り込み保持するレジスタと、前記レジスタの出力をタイ
ムスタンプとして前記データより構成されるセルに付加
するセル構成手段を送信側に備え、 受信セルからタイムスタンプとデータとを分離するセル
分解手段と、網クロックを計数し、前記第１のカウンタ
と同一の構成である第２のカウンタと、前記分離された
タイムスタンプと前記第２のカウンタの出力とを比較
し、一致した場合にパルスを発生するパルス発生手段
と、前記パルス発生手段より出力されるパルスの一部を
選択して通過させるゲートと、前記ゲートの出力をリフ
ァレンスとする位相同期ループと、前記分離されたデー
タを入力とし、前記位相同期ループの出力を読み出しク
ロックとするデータバッファと、前記網クロックを計数
し、前記ゲートの出力によりリセットされる第３のカウ
ンタと、前記第３のカウンタの出力がしきい値を越えた
ことを検出して前記ゲートを開放するゲート制御手段
と、前記データバッファの占有量を検出して前記しきい
値を決定するしきい値決定手段とを受信側に備え、 前記位相同期ループの出力により前記データの再生ソー
スクロックを得ることを特徴とするソースクロック再生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091009A JPH06303254A (ja) | 1993-04-19 | 1993-04-19 | ソースクロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091009A JPH06303254A (ja) | 1993-04-19 | 1993-04-19 | ソースクロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303254A true JPH06303254A (ja) | 1994-10-28 |
Family
ID=14014527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091009A Pending JPH06303254A (ja) | 1993-04-19 | 1993-04-19 | ソースクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303254A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995570A (en) * | 1997-06-27 | 1999-11-30 | International Business Machines Corporation | Recovering a clock signal in a multimedia network using time stamps |
| JP2000216760A (ja) * | 1999-01-27 | 2000-08-04 | Nec Eng Ltd | デ―タ伝送システム及びそのシステムにおけるクロック伝送方法 |
| US20080292282A1 (en) * | 1994-10-28 | 2008-11-27 | Hiroo Okamoto | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| JP2014510426A (ja) * | 2011-01-14 | 2014-04-24 | シリコン イメージ，インコーポレイテッド | パケット通信ネットワークを介して伝送されるコンテンツをストリーミングするためのクロックリカバリ機構 |
| JP2014516489A (ja) * | 2011-04-08 | 2014-07-10 | シリコン イメージ，インコーポレイテッド | データストリームから再生したクロック信号の調整 |
-
1993
- 1993-04-19 JP JP5091009A patent/JPH06303254A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080292282A1 (en) * | 1994-10-28 | 2008-11-27 | Hiroo Okamoto | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US20080292283A1 (en) * | 1994-10-28 | 2008-11-27 | Hiroo Okamoto | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US20090003803A1 (en) * | 1994-10-28 | 2009-01-01 | Hiroo Okamoto | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US20100027962A1 (en) * | 1994-10-28 | 2010-02-04 | Hiroo Okamoto | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8254758B2 (en) * | 1994-10-28 | 2012-08-28 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8270812B2 (en) * | 1994-10-28 | 2012-09-18 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8306395B2 (en) * | 1994-10-28 | 2012-11-06 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8340501B2 (en) * | 1994-10-28 | 2012-12-25 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US5995570A (en) * | 1997-06-27 | 1999-11-30 | International Business Machines Corporation | Recovering a clock signal in a multimedia network using time stamps |
| JP2000216760A (ja) * | 1999-01-27 | 2000-08-04 | Nec Eng Ltd | デ―タ伝送システム及びそのシステムにおけるクロック伝送方法 |
| JP2014510426A (ja) * | 2011-01-14 | 2014-04-24 | シリコン イメージ，インコーポレイテッド | パケット通信ネットワークを介して伝送されるコンテンツをストリーミングするためのクロックリカバリ機構 |
| JP2014516489A (ja) * | 2011-04-08 | 2014-07-10 | シリコン イメージ，インコーポレイテッド | データストリームから再生したクロック信号の調整 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781599A (en) | Packet receiving device | |
| EP0763238B1 (en) | Recording and reproduction of an information signal comprising packets that may occur irregularly as a function of time in the serial datastream of the information signal | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| US20080069272A1 (en) | Decoding coded data streams | |
| US5450450A (en) | Asynchronous data transmitting and receiving system | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH06303254A (ja) | ソースクロック再生回路 | |
| US4127878A (en) | Magnetic tape recorder/reproducer for ratio recording with synchronized internal and external clock rates | |
| JP3317742B2 (ja) | スタッフ同期伝送装置 | |
| KR100467322B1 (ko) | 버스트 모드 클럭신호 재생장치 및 방법 | |
| US5715285A (en) | Data transmission apparatus, a data receiving apparatus, and a data transmission system | |
| JP3090591B2 (ja) | クロック再生装置 | |
| JPH06132923A (ja) | デジタルデータ受信回路 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPS6213747B2 (ja) | ||
| JPH01292927A (ja) | データ伝送方式 | |
| JPH05336154A (ja) | Ａｔｍ伝送装置 | |
| JPH0630480B2 (ja) | 速度変換回路 | |
| JP2541679B2 (ja) | 調歩式デ―タ多重化方式 | |
| JP2859111B2 (ja) | クロック同期方法と装置 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH0338931A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JPH10308082A (ja) | データセパレータ |