JPH02288478A

JPH02288478A - テレビ画像表示装置

Info

Publication number: JPH02288478A
Application number: JP10893389A
Authority: JP
Inventors: Zenichiro Hara; 善一郎原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-04-27
Filing date: 1989-04-27
Publication date: 1990-11-28
Anticipated expiration: 2011-02-21
Also published as: JPH0817467B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

この発明は多数の画素がマトリクス状に配列された各種
平面デイスプレィにテレビ画像を表示するためのテレビ
画像表示装置に関するものである。

【従来の技術】

第７図は例えば特開昭５６−４１８５号公報に記載され
た従来のテレビ画像表示装置の要部を示すブロック図で
あり、図において、ｌはスクリーン（図示せず）にマト
リクス状に多数配列された画素の１つ、２は画素１を駆
動する駆動信号を作成する駆動信号作成部であり、デー
タ記憶部としてのダウンカウンタ３とフリップフロップ
４とで構成される。５はダウンカウンタ３でカウントさ
れるクロ７ク、６はダウンカウンタ３及びフリップフロ
ップ４をセットするセット信号、７はダウンカウンタ３
から出力され、フリップフロップ４をリセットするボロ
ー信号、８は駆動信号作成部２で作成された画素１に与
えられるフリップフロップ４のＱ出力としての駆動信号
、９はダウンカウンタ３にロードされるテレビのビデオ
信号であり、６ビツトのデータから成るものである。第８図は従来のテレビ画像表示装置を全体的に示すもの
で、第７図と対応する部分には同一符号が付されている
。第８図において、１０は表示部としてのスクリーンで
あり、多数の画素１がマトリクス状に配列され、各画素
ｌに対してそれぞれ上記駆動信号作成部２が設けられて
いる。１１はアナグロのビデオ信号の入力端子、１２は上記ビ
デオ信号をディジタル化して６ビツトのデータに変換す
るＡ／Ｄ変換器、１３は上記データに変換されたビデオ
信号からデータを間引いてスクリーン１０上の画素１の
個数に応じたデータのみをサンプリングするサンプリン
グ部、１４は上記クロック５、セント信号６その他所定
のタイミング信号を発生するタイミング発生回路、１５
は上記クロック５、セット信号６及びサンプリング部１
３でサンプリングされたデータを伝送して、駆動信号作
成部２に供給する伝送路であり、一般にフラットケーブ
ル等が用いられている。次に動作について説明する。第８図において、入力端子１１から人力されたビデオ信
号はＡ／Ｄ変換器１２で所定のビット数（ここでは６ビ
ツトとして説明を進める）のディジタル信号に変換され
、タイミング発生回路１４から得られる所定のタイミン
グ信号に基づいて、スクリーン１０の画素数に応じたデ
ータのサンプリング処理が施される。サンプリングされ
たデータは、伝送路１５を介して各画素１毎の駆動信号
作成部２へ伝送され、セント信号６により対応するダウ
ンカウンタ３に保持される。第７図は、データ記憶部の一例としてダウンカウンタ３
を利用した例である。セット信号６によりフリップフロ
ップ４がセットされると同時に、６ビツトのビデオ信号
９がダウンカウンタ３にロードされる。直ちに、ダウン
カウンタ３は、クロック５をカウントすると共に、フリ
ップフロップ４のＱ出力、即ち駆動信号８が“１”とな
って画素１が点灯する。ダウンカウンタ３はロードされたデータと対応する時間
だけカウントを行うと、カウント値が（００００００）
となってボロー信号７を出力する。これによってフリッ
プフロップ４及びダウンカウンタ３がリセットされる。従って、駆動信号８が“Ｏ”となって画素１が消灯し、
カウント動作も停止する。以上によれば、フリップフロ
ップ４はダウンカウンタ３にロードされるデータに応じ
て６４段階の時間幅を有する駆動信号８を発生し、画素
ｌを駆動することになる。第９図は第８図の変形例を示すもので、同図と対応する
部分には同一符号が付されている。第９図において、スクリーン１０には画素数と対応した
多数のモジュール２０が２次元的に配列されている。こ
のモジュール２０は第７図における駆動信号作成部２と
その周辺の制御回路及び画素１とにより構成されている
。これらのモジュール２０は列毎（又は行毎でもよい）
に複数（図では３つ）のモジュール群２１を構成し、各
モジュール群２１に対してそれぞれ第２のバス２３が設
けられている。この第２のバス２３の両端には、バッフ
ァ２４及び終端部２５が設けられている。またサンプリング部１３の出力データは第１のバス２２
を通じて３つのバッファメモリ２６に加えられ、各バッ
ファメモリ２６から各モジュール群２１に送られるよう
に成されている。次に動作について説明する。第９図において、入力ビデオ信号はＡ／Ｄ変換器１２に
て所定のビット数（ここでは６ビツト）のディジタル信
号に変換され、次いでサンプリング部１３においてタイ
ミング発生回路１４で得られる所定のタイミング信号に
基づいて、スクリーン１０の画素数に応じたデータのサ
ンプリング処理が施される。サンプリングされたデータ
は、第１のバス２２を介して各バッファメモリ２６へ伝
送され、−旦格納される。バッファメモリ２６では第１
のバス２２から入力される情報の入力速度に対して低速
に変換して各モジュール群２１へ伝送する。第１０図にバッファメモリ２６における伝送速度の変換
の概念図を示す。ここで、同図（＋１）はスクリーン上
の走査線を示し、同図［ｂｌはＨ（水平走査期間）のビ
デオ信号９を示す。同図（Ｃ１のＷＩ＋　Ｗ２＋Ｗ３＋
　（８１，ｎ□、　Ｉ＋、）は、第１のバス２２の各バ
・ソファメモリ２６への書き込み期間を示し、Ｐｌ＋Ｐ
Ｚ＋Ｐ、は各バッファメモリ２６から名筆２のバス２３
へのデータの伝送期間を示している。この第１０図によ
り明らかなように、第１のバス２２がビデオ信号を直接
Ａ／Ｄ変換した高速データバスであるのに対し、第２の
バス２３は、データ伝送速度が低速化されたバスである
。このため、第２のバス２３にフラットケーブルの使用
が可能となっている。第２のバス２３においては、バッ
ファメモリ２６より先頭アドレスが指定され、順次後続
データを伝送する。各モジュール２０では、アドレスを
もとに所定のデータを受信し、このデータは各画素１に
対応する所定のダウンカウンタ３等の記憶部へ保持され
る。第１１図はテレビ信号の走査線と、画素との対応関係を
示す。同図（Ａ）は飛び越し走査の様子を示し、実線で
示す奇数のフィールドの走査線（１）〜（６）と点線で
示す偶数フィールドの走査線（１）′〜（６）′とが交
互に伝送される。同図（Ｂ）、　　（Ｃ）は奇数及び偶
数フィールドの走査線が間引かれた状態を示し、Ｏ１〜
２６．３１〜４６の番号はサンプリングポイントを示す
。同図（Ｄ）はサンプリングされたデータによるスクリ
ーン１０上の表示状態を示す。一般に、テレビ信号は十分な情報量を有しており、スク
リーン１０側は、テレビ信号から、スクリーン１０が有
する画素数に対応したデータをサンプリング部１３で間
引き処理して利用している。この第１１図は、スクリーン１０の垂直方向の画素数に
対応して、走査線（４）、　（４）　’が間引かれた例
を示している。水平方向に対しても同様の間引き、ある
いは、サンプリング周期の変更により、スクリーン１０
の水平方向の画素数に対応した処理が行われる。各画素
１のデータは、テレビ信号に同期して１フイールド（Ｎ
ＴＳＣ方式の場合、１７６０秒）毎に更新されるため、
各画素毎に前述した動作を繰り返すことにより、スクリ
ーン１０には６４階調のテレビ画像が表示される。このように、従来のこの種の表示装置は、入力されるテ
レビ信号が有する情報量の一部を利用している。このた
め、スクリーン１０が有する画素数もテレビ信号の持つ
情報量により制約される。例えば、スクリーン１０の縦方向の画素数は、入力がＮ
ＴＳＣ方式の場合、高々２４０　（ＮＴＳＣ方式におけ
る１フィールド当りの有効走査線の本数）画素程度であ
った。一方、近年のスクリーンの動向として、表示の高密度化
という要求がある。即ち、スクリーンを構成する画素数
が増える傾向にあり、このため、スクリーンの縦方向の
画素数もテレビ信号の走査線の数（ＮＴＳＣ方式の場合
、約２４０本／フィールド）を超えるようになってくる
。その場合の対処の仕方として、次の３通りの対策が考
えられる。（１）　　Ａ／Ｄ変換後、データを補間し、２４０本以
上の走査線に対応するデータを作り出す。（２）飛び越し走査のタイミングに従って、表示データ
部の奇数（あるいは偶数）行のデータを−のフィールド
に書き換え、偶数（あるいは奇数）行のデータを次のフ
ィールドに書き換える。＋３１　１ＤＴＶ、　ＥＤＴＶ等で得られるテレビ信号
のように、飛び越し走査のタイミングに基づくテレビ信
号を、走査線補間を行うことによって順次走査に変換し
た信号を利用する。上記３つの方法はそれぞれ次のような得失がある。まず
上記（１１の方法は、データが伝送路の前段において補
間されるため、伝送すべき情報量がスクリーンの画素数
（スクリーンの情報量）に応じて増加する。一方、スク
リーンのすべてのデータが１フイールド１７６０秒で書
き換えることができるため、なめらかな動画表示が実現
できる。次に上記（２）の方法は、表示データは、各フィールド
で１行飛ばして書き換えるため、スクリーン上のデータ
は実質的に１フレーム（１／３０秒）で書き換えられる
。このため、表示にフリッカが発生する。一方、データ
の伝送速度、即ち、伝送すべき情報量を増やすことなく
、従来に比べてスクリ−ンの縦方向の画素数が２倍の約
４８０画素まで対応できるようになる。なお、この（２）の方法は、さらに（１）の方法におけ
るデータの補間を合わせて行うことによって、さらに大
規模な表示を実現できる可能性がある。そのための具体
的な方法として、（２）の方法に改良を加えた特開昭６
０−１５８７７９号に示された表示装置がある。これは
第７図のダウンカウンタ３の前段にラッチ回路を備えた
ことが特徴である。ここでは飛び越し走査の−のフィー
ルドの走査線上の各画素の駆動に際し、他のフィールド
の走査線上の表示画素を、前のフィールドにラッチされ
たデータを再びダウンカウンタにロードすることにより
、同時に駆動するようにしており、これによって表示は
ｌフィールド周期（１／６０秒）で繰り返されるため、
表示のフリッカをなくすことができる。次に上記（３）ノ方法は、ＩＤＴＶ、　ＥＤＴＶとも１
フィールド当りの走査線は、実質的に２倍の４８０本と
なり、伝送すべき情報量は２倍になるが、高解像度の表
示が得られる。

【発明が解決しようとする課題】

従来のテレビ画像表示装置は上記のように構成されてい
るので、上記（１１の方法は、上述したように伝送路を
通過できる情報量は、特に伝送路１５としてフラットケ
ーブルを使用した場合等では、限られてくるため、対応
可能なスクリーンサイズには限界がある。また上記（２
）の方法のように、飛び越し走査のタイミングに基づい
て各行毎にデータを更新する方法は、大規模な画素数に
対応できると共に、改良を加えることにより、表示のフ
リッカもなくすことができる。ところが行毎に１フイ一
ルド分（１／６０秒）の時間差があるため、静止画に対
しては高解像度の画像が得られるが、動きの早い画像に
対しては、１７６０秒間の動きに相当する走査線間の表
示内容のズレが同時に表示されるため、画像だ乱れるこ
とになる。また、上記（３）の方法は、情報量が２倍に
なるため、伝送が困難となるなどの問題点があった。この発明は、上記のような問題点を解消するためになさ
れたもので特に上記（１１の方法における問題点に関し
、効率的なデータの補間を行うことにより、大規模な画
素数を有するテレビ画像表示装置を得られることを目的
とする。

【課題を解決するための手段］この発明に係るテレビ画像表示装置は、ビデオ信号と垂
直方向の走査線補間を指示する補間フラグとを、第１の
バス及び第２のバスを介して表示部へ伝送すると共に、
第２のバス側において、上記補間フラグに応じてデータ
の補間を行うようにしたものである。【作用】この発明におけるテレビ画像表示装置は、テレビの走査
線の本数を越える垂直方向の画素数を有する大規模は表
示装置に対して効率的なデータ伝送を行い、無理の無い
補間処理を実現するものである。

【実施例】

以下、この発明の一実施例を図について説明する。第１
図においては第９図と対応する部分には同一符号を付し
て説明を省略する。第１図において、２７は走査線の補間を制御する補間制
御部であり、サンプリング部１３からの情報とタイミン
グ発生回路１４からの所定のタイミング信号とに基いて
、垂直方向の走査線補間を指示する補間フラグＦＬＧを
出力する。この補間フラグＦＬＧは、第１のバス２２に
より、サンプリング部１３から出力されるディジタルビ
デオ信号９（以下、データ９と言う）と共にＮ個のパン
ツアメモリ２６に格納される。また、この実施例では、
モジュール群２１としてＮ個のモジュール群２１１〜２
１．ｌが設けられているものとする。なお、入力端子１１　Ａ／Ｄ変換器１２、サンプリング
部１３、タイミング発生回路１４及び補間制御部２７に
より、信号供給手段が構成される。第２図及び第３図は補間の概念を説明するための概念図
である。第４図はこの本発明の詳細な説明するためのタ
イムチャートである。次に動作について説明する。第１図において、入力ビデオ信号は所定のタイミングで
Ａ／Ｄ変換された後、サンプリング処理されて第１のバ
ス２２へ送出される。ここで第２図において、Ａ部は従
来技術により対応してきた画面の規模であり、この部分
は第１１図に示したようにテレビ信号の持つ情Ｉｎの一
部を利用していた。一方、第２図Ｂ郁に示すように、この発明の対象である
垂直方向の画素数がテレビ信号の走査線の本数（２４０
本）を越える大規模な画素数の表示装置においては、情
報の補間が必要となる。ここで、水平方向（Ｘ方向）の
補間に対しては、テレビ信号を高速でサンプリングし、
より多くの情報を取り出すことにより対応できる。これ
により第１のバス２２の伝送速度は高速化されるが、こ
の程度の情報量の増加は第１のバス２２で対応できる。さらに、垂直方向（Ｙ方向）の補間に対してはテレビ信
号の走査線（２４０本）を補間し、スクリーン１０の持
つ画素数に合わせる必要がある。第３図にこのような水平方向の補間と垂直方向の補間と
の概念図を示す。第３図（Ａ）〜（Ｆ）の右側の番号（０）、　（０）　
’〜（４１，（４）　’はテレビ信号の走査線番号を示
し、また０１，０２・・・・・・５５．５６はサンプリ
ングポイントを示す、同図（Ａ）に示すテレビ信号の各
走査線（０）〜（５）の信号を、同図（Ｂ）のように通
常の速度でサンプリングした場合、各サンプリングポイ
ントはスクリーン１０上では同図（Ｅ）に示すように表
示される。この表示部分は第２図のＡ部と対応する。次に、同図（Ｃ）に示すように、各走査線に対して高速
サンプリングを行うことにより、サンプリングポイント
を増やすと共に、同図（Ｄ）に示すように垂直方向に走
査線の補間を行う。図示の場合は、同図（Ａ）の１本置
きの走査線（０）、　（２１゜（４）・・・の内容を２
回づつ用いる補間を行っている。以上によれば、同図（Ｆ）のようにスクリーン１０上に
は拡大された表示部分が得られる。ここにおける補間の原理としては、前述した水平方向（
Ｘ方向）の補間に加えて、垂直方向（Ｙ方向）の補間を
第１のバス２２上で行うと、この第１のバス２２の情報
伝送速度の限界により、データの伝送が制約されるため
、各バッファメモリ２６により伝送速度の低速化が図ら
れた第２のバス２３上で補間処理を行うことである。第４図に第２のバス２３における補間を示すタイムチャ
ートを示す。即ち、第１のバス２２においてはバッファ
メモリ２６に対して、補間すべき走査線の位置のみを指
定する。即ち、補間フラグＦＬＧを“ｌ”にする。バッ
ファメモリ２６は第１のバス２２からデータ９の受信が
終了すると、直ちに各モジュール群２Ｌ　〜２１Ｎに対
して、データ９の伝送を開始する。ここで補間フラグＦ
ＬＧを判別し、補間の有無（ＦＬＧ＝“１”又は“０”
）により、データ伝送は次のような形態となる。即ち、
第４図において、 ■　ＦＬＧ＝“０″の場合Ｔ’ｒ＋〜Ｔ、２の期間に受信したデータ９をそのまま
速度変換を施して、ＴＧＩＩ〜Ｔ、４の期間に順次伝送
する。 ■　ＦＬＧ＝″１”の場合受信した本来の画像のデータに続いて補間データを補間
伝送する。補間の方法は各種考えられるが、最も単純な前値補間（
前の情報をそのまま補間データとして使用する）で説明
すると、同一内容のデータを繰り返し２回送信すること
になる。ここで第２のバス２３においては、データの伝
送速度は十分に低速に変換されており、このような補間
処理が施されることにより、−時的に伝送速度が高速化
されたとしても、伝送は可能である。第４図に第２のバス２３における伝送タイミングの一例
を示している。バッファメモリ２６は、まず伝送先のア
ドレス（スクリーン上のアドレス）を指定し、続いて表
示すべきデータを伝送する。ここでアドレスは補間が無い場合は、伝送終了時に逐次
１ずつ加算され新アドレスが作成されるが、補間がある
場合はバッファメモリ２６にて補間に対応して所定のア
ドレスが作成される。なお、上記実施例では、各画素が独立した画素であり、
個別に駆動すべき表示として示したが、これは、各種の
パネルデイスプレィにおいて見られるように、行、およ
び列毎に駆動手段を有し、両者の交点に位置する画素を
制御する方式（ダイナミック駆動）の表示素子を使用し
ても同様の制御は可能である。第５図はその場合の実施
例を示すもので、画素、および駆動するための電極の関
係を示し、第６図は各電極に印加する信号のタイミング
を示す。第５図において、Ｘ、−Ｘ、％は行方向の電極、Ｙ、〜
Ｙ、、は列方向の電極を示す。これらの電極Ｘ１〜Ｘ、
、とＹ１〜Ｙ７との各交点に画素工が設けられている。そして第６図に示すように、電極Ｘ、−Ｘ、を順次に所
定時間駆動すると共に、電極Ｙ、〜Ｙ７を順に、データ
に応じた時間幅づつ駆動することにより、各画素ｌが駆
動されて表示が行われる。ここで各画素の駆動は、行毎に逐次時分割で制御される
が、本発明の適用は可能である。

【発明の効果】

以上のように、この発明によれば、駆動信号作成部、制
御回路、画素を含む多数のモジュールを二次元的に配列
するとともに、これらのモジュールを列（行）毎に一組
とした複数のモジュール群を構成し、所定のディジタル
信号に変換されたビデオ信号を伝送する第１のバスと、
この第１のバスの情報を一旦格納するためのバッファメ
モリと、バッファメモリの内容を上記モジュール群に伝
送する第２のバスとを有し、上記第２のバス側でデータ
の補間を行うように構成したので、大規模な画素数を有
するスクリーンに対して、効率的な補間が可能となり、
高解像度で、フリッカも無く、しかも動きの早い画像に
対しても画像のみだれのないテレビ画像表示装置を実現
できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるテレビ画像表示装置
を示す構成図、第２図は同装置のスクリーンの表示を説
明するためのスクリーンの構成図、第３図は同装置のデ
ータの変化を説明するためのデータ構成図、第４図は同
装置の動作を示すタイミングチャート、第５図はこの発
明の他の実施例によるテレビ画像表示装置を示す構成図
、第６図は同装置の動作を説明するためのタイミングチ
ャート、第７図は従来のテレビ画像表示装置の要部を示
す構成図、第８図は同装置を全体的に示す構成図、第９
図は従来の同装置の他の例を示す構成図、第１０図は同
装置の動作を示すタイミングチャート、第１１図はテレ
ビ信号の画素とデータとの関係を示す構成図である。 ■は画素、２は駆動信号作成部、８は駆動信号、９はデ
ータ、１０はスクリーン、１１は入力端子、１２はＡ／
Ｄ変換器、１３はサンプリング部、１４はタイミング発
生回路、２ｏはモジュール、２１１〜２１．はモジュー
ル群、２２は第１のバス、２３は第２のバス、２６はバ
ッファメモリ、２７は補間制御部、ＦＬＧは補間フラグ
。なお、図中、同一符号は同一、又は相当部分を示す。第１図ＦＬＧ：　Ｖ亀間フラク１第図第図Ｙ１〜Ｙｎ−ゴ１１−−−−−−丁−ｍ第図第図第図第１０図図テレビ信号（飛び越し走査）スクリーン上の表示秋値はサンプリングポイントに対応する。イ高委欠フィールドの虚Ｉμ製

Claims

【特許請求の範囲】

画素とこの画素を駆動する駆動信号を作成する駆動信号
作成部とをそれぞれ含み２次元的に配列された複数のモ
ジュールと、上記複数のモジュールが列又は行毎に分割
されて成る複数のモジュール群と、上記画素に対応する
データと垂直方向の走査線補間を指示する補間フラグと
を出力する信号供給手段と、上記データと補間フラグと
を伝送する第１のバスと、上記第１のバスを通じて上記
データと補間データとが供給されるバッファメモリと、
上記複数のモジュール群に対してそれぞれ設けられ、上
記バッファメモリから出力されるデータを伝送すると共
に、上記補間フラグに基づいて上記データの補間を行い
、上記データと補間データとを各モジュール群における
対応するモジュールに供給する第２のバスとを備えたテ
レビ画像表示装置。