KR100487867B1 - 플라즈마디스플레이패널을구동하기위한프레임메모리구동방법 - Google Patents

Abstract

본 발명은 풀 페이지 모드(Full Page Mode)를 이용할 수 있는 프레임 메모리로 이용함으로써 고해상도의 AC 플라즈마 디스플레이 패널(PDP)를 구동하는 데 필요한 프레임 메모리의 동작 속도 요건을 만족시키고, 열 전극이 패널의 상,하로 분리되어 있는 3 전극 플라즈마 디스플레이 패널(PDP)에서는 프레임 메모리로 2 Bank 구조의 메모리 2개를 두어 각각 상,하의 열 전극에 필요한 데이터를 저장하게 함으로써 인쇄회로기판(PCB)상에서 프레임 메모리의 배치가 편리하도록 한 AC 플라즈마 디스플레이 패널(PDP)를 구동하기 위한 프레임 메모리 구동방법에 관한 것이다.

이러한, 본 발명은 AC PDP(Plasma Display Panel)의 구동회로에 있어서, 상기 피디피(PDP)에 디스플레이할 영상 데이터를 저장하는 프레임 메모리를 사용하여 한 번의 어드레싱으로 다수개의 데이터를 연속적으로 출력시키게 하는 것이다.

Description

플라즈마 디스플레이 패널을 구동하기 위한 프레임 메모리 구동방법{Driving circuits for frame memory of plasma display panel}

본 발명은 평면 표시장치(Flat Panel Display)중의 하나인 플라즈마 디스플레이 패널(PDP)의 구동에 필요한 프레임 메모리(Frame Memory)관한 것으로, 특히 풀 페이지 모드(Full Page Mode)를 이용할 수 있는 프레임 메모리로 이용함으로써 고해상도의 AC 플라즈마 디스플레이 패널(PDP)를 구동하는 데 필요한 프레임 메모리의 동작 속도 요건을 만족시키고, 열 전극이 패널의 상,하로 분리되어 있는 3 전극 플라즈마 디스플레이 패널(PDP)에서는 프레임 메모리로 2 Bank구조의 메모리 2개를 두어 각각 상,하의 열 전극에 필요한 데이터를 저장하게 함으로써 인쇄회로기판(PCB)상에서 프레임 메모리의 배치에 편리하도록 한 AC 플라즈마 디스플레이 패널(PDP)를 구동하기 위한 프레임 메모리 구동방법에 관한 것이다.

통상적인, 플라즈마 표시 장치(이하, PDP라 약칭함)는 화소를 구성하는 셀(Cell)의 수직 및 수평 전극사이에 인가되는 전압 조절을 통하여 방전을 일으키고, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화시켜서 조절한다.

그리고, 전체화면은 각각의 셀의 수직 및 수평전극에 디지털 영상 신호를 입력시키기 위한 라이트(Write)펄스, 주사를 위한 스캔(Scan)펄스, 방전을 유지시켜 주기 위한 서스테인(Sustain)펄스 및 방전된 셀의 방전을 중지시키기 위한 소거(erase)펄스를 인가하여 매트릭스형으로 구동시켜서 얻는다.

한편, 영상 표시를 위해 필요한 단계적인 계조(gray level)는 전체 영상을 표시하기 위해 필요한 주어진 시간(NTSC TV 신호의 경우 1/30초)내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다.

이때, 화면의 휘도는 각각의 셀을 최대로 구동시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동 회로가 설계되어야 한다.

그리고, 명암의 차이인 콘트라스트(contrast)는 조명등 배경의 계조와 휘도에 의해 결정이 되며, 계조 증가를 위해서는 배경을 어둡게 하여야 할 뿐만 아니라 휘도 또한 증가시킬 필요가 있다.

고밀도 텔리비젼(HDTV)를 위한 평면 표시장치의 경우에는 256 계조(gray level)이 필요하고 해상도는 1280 x 1024 이상이 되어야 하며 200lux 조명하에서의 계조는 100:1 이상이 필요하다.

따라서, 256 계조(gray level)의 영상 표시를 위해서 필요한 영상 디지털신호는 RGB 각각 8비트 신호가 필요하고, 요구 휘도 및 계조를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜 주어야 한다.

계조(Gray level) 구현을 위한 방법으로는 라인 스캔(Line Scanning)방식과 부 화면(Subfield) 주사 방식 등이 있고, 이중 AC 플라즈마 디스플레이 패널(PDP)에서 현재 가장 호환성있는 방식은 부 화면 주사 방식이다.

상기의 부화면 주사 방식은 8비트 디지털 영상 신호를 MSB부터 LSB까지 같은 웨이트(Weight)의 비트끼리 모은 후, MSB는 시간 TA 동안, 하위 비트들은 MSB에 가까운 비트 순으로 각각 TA/2, TA/4, ... , TA/128 동안 주사 시켜서 부 화면을 구성하고, 각각의 부 화면으로부터 방출되는 빛에 대한 눈의 적분 효과를 이용하여 256 계조(gray level)를 구현 시킨다.

그러나 피디피(PDP)은 매트릭스(matrix) 방식으로 구동 되어야 하므로 주어진 수직 전극에 대하여 한번에 1개 이상의 수평 전극에 라이트(write) 펄스를 인가하지 못하는 제약점이 있고, 이로 인해 수평 전극들은 서로 다른 시간에 구동이 되어야 한다.

따라서, 각 부 화면을 구성하기 위해서는 모든 수평 전극들을 주사하는 시간이 필요하고, 각각의 셀은 평균 부 화면에 할당된 시간에서 주사 시간만큼 감소된 시간 동안 만 방전을 유지시킬 수 있다.

한편, 주사에 필요한 시간은 수평 전극의 수가 증가할 수록 증가되며, 이 시간 동안은 방전을 유지시킬 수 없기 때문에 PDP의 휘도 및 콘트라스트(contrast) 저하를 발생시키는 요인이 되어 주사에 필요한 시간은 가능한 한 줄여 줄 필요가 있다.

또한, 부 화면 구성시 상위 비트와 하위 비트들 사이에 방전 시간의 차이가 크고 순차적으로 부 화면을 구성시키기 때문에 방전 시간의 차이로 인한 깜박거림임(flicker) 현상이 많이 발생된다.

이 깜박거림(Flicker) 현상을 줄여주기 위해서는 방전 시간이 긴 상위 비트부 화면과 방전 시간이 짧은 하위 비트 부 화면을 적절한 순서로 구성시켜 줄 필요가 있다.

도 1은 일반적인 3전극 방전 AC PDP 기판의 상부구조와 하부구조로 구성되는데, 상부구조는 상부기판(1)과, 상기 상부기판(1)에 형성되는 유지전극(3)과, 상기 전극 방전시에 발생한 표면 전하를 유지하기 위한 유전체층(5)과, 보호층(6)으로 이루어지며, 하부구조는 하부기판(2)과, 상기 하부기판(2) 상에 형성되는 어드레스전극(4)은 유지전극(3)과 수직한 방향으로 이루어지고, 하부기판(2) 사이에는 격벽(7)을 어드레스전극(4)과 평행하게 형성하며, 상기 격벽(7)의 표면에는 형광체(8)를 도포하여 구성한다.

이러한 전극 구조를 지니는 AC PDP의 경우 방전을 유지시켜 주기 위해서는 극성이 계속적으로 반전되는 AC 전압을 전극 사이에 인가시켜야 한다.

보호층(6)은 유전체(5)에 덮혀있고, 이 보호층(6)은 유전체(5)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO박막을 사용하여 제작된다.

형광체(8)는 유전체(5)위에 도포되어 있으므로, 방전에 의해 발생된 자외선에 의해 여기 되어 적색, 녹색, 청색(RGB) 가시광선을 발생시킨다.

방전영역(도면상의 미도시)은 방전이 진행되는 셀의 공간이며, 자외선 방출 효율을 높여 주기 위해 주로 Ar과 Xe 혼합 가스로 충진시킨다.

도 2는 도 1의 전극 배치도를 나타낸 것으로서, 이에 도시된 바와 같이 행전극들과 열전극들이 서로 직각으로 교차하는 지점에서 각각의 셀(9)이 구성되며, 행 전극들은 화면의 주사를 위해 주로 사용되는 S1~Sm 스캔 전극그룹과 방전을 유지시켜 주기 위해 주로 사용되는 (C1~Cm) 공통 전극 그룹으로 이루어져 있고, 열 전극들은 데이터 입력에 주로 사용되고, 실링부(12)는 PDP 전체의 진공 유지를 위하여 사용된다.

도 3은 256 계조(gray level) 구현을 위한 기존의 부 화면 구동법의 주사 방식을 도시 하였다.

한 화면은 8개의 부 화면으로 이루어져 있고, 각 부 화면 시간은 TA로 일정하다. 따라서 하나의 화면을 구성 시키는데 필요한 시간 TFIELD는 8TA가 된다.

각 부 화면에 할당된 시간 TA 중 방전에 사용되는 시간은 MSB부터 LSB순으로 각각 TA, TA/2, TA/4, TA/8, TA/16, TA/32, TA/64, TA/128 동안 만이 사용된다.

따라서, 한 화면을 구성 시키기 위한 시간 8TA중 방전에 사용될 수 있는 시간 Ts는 2TA이고 방전에 사용될 수 없는 시간 T_NS는 6TA이다. 따라서 효율(Efficiency)은 하기의 수학식 1과 같다.

[수학식 1]

이 수치는 부 화면 구동법을 사용한 AC PDP의 경우 실제로 방전에 사용될 수 있는 시간이 전체 시간의 25% 미만임을 보여 주고 있으며, 부 화면 구동법을 사용한 AC PDP에서 휘도(Brightness)를 현격히 저하시키는 주 요인으로 작용한다.

도 4는 도 3의 기존의 부 화면 구동법의 주사 방식을 구현기하기 위한 구동 파형으로 C1 ~ Cm 공통 전극들에는 셀의 방전을 유지시키기 위한 서스테인 펄스(Sustain Pulse)를 인가하고, S1 ~ Sm 스캔 전극들에는 C1 ~ Cm 공통 전극들의 펄스들과 모양은 같지만 위치가 다른 서스테인 펄스를 인가한다.

그리고, S1 ~ Sm 스캔 전극 각각에는 화면의 주사를 위해 사용되는 스캔 펄스(Scan Pulse)와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스(Erase Pulse)들이 추가로 입력되어 셀의 점멸을 제어한다.

한편, 열 전극들(D1 ~ Dn)에는 스캔전극에 입력되어지는 스캔 펄스와 동기화가 된 데이터(Data) 펄스들을 입력시켜서 라이트(write) 펄스를 얻는다.

만약, 셀 (S1, D1)이 방전 되어야 할 경우, Positive인 데이터 펄스가 D1 에 입력되고 스캔 펄스가 데이터 펄스와 동기화가 되어 S1에 입력되어 지면 S1 전극과 D1 전극 사이의 전압이 방전을 일으키기 위해 필요한 임계 전압 이상이 되어 방전이 발생된다.

이 상태는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 S1 과 C1의 서스테인 펄스에 의해 발생된 전계에 의해 다음 소거 펄스가 인가될 때 까지 유지되며, 주사 펄스보다 진폭이 낮은 소거 펄스가 인가되면 하전 입자에 의한 전계와 소거 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다.

이상 기술한 각 전극들의 역할을 정리하면 스캔전극들은 서스테인과 화면 주사 역할을 하는 반면 공통 전극들은 서스테인 기능만 수행한다.

그리고 데이터전극들은 화면 구성을 위한 데이터 입력을 담당한다. 그러나 고 해상도인 경우 이 방식으로는 구동이 불가능한 문제점이 있었다.

예를 들어 1280 x 1024 해상도 AC PDP의 경우 도 3의 방식으로 구동하려고 한다면 하기의 수학식 2와 같다.

[수학식 2]

이므로 패널의 한 라인을 어드레싱 하는데 주어진 시간인 서스테인 펄스 주기는 하기의 수학식 3과 같다.

[수학식 3]

이 시간은 2개의 서스테인 펄스 폭과 1개의 주사 펄스 폭을 더한 시간보다 짧기 때문에 구동이 불가능한 문제점이 있었다.

따라서 본 발명은 풀 페이지 모드(Full Page Mode)를 이용할 수 있는 프레임 메모리로 이용함으로써 고해상도의 AC 플라즈마 디스플레이 패널(PDP)를 구동하는데 필요한 프레임 메모리의 동작 속도 요건을 만족시키고, 열 전극이 패널의 상,하로 분리되어 있는 3 전극 플라즈마 디스플레이 패널(PDP)에서는 프레임 메모리로 2 Bank구조의 메모리 2개를 두어 각각 상,하의 열 전극에 필요한 데이터를 저장하게 함으로써 인쇄회로기판(PCB)상에서 프레임 메모리의 배치가 편리하도록 한 AC 플라즈마 디스플레이 패널(PDP)를 구동하기 위한 프레임 메모리 구동방법을 제공하는데 그 목적이 있다.

이하, 본 발명의 일 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.

도 5는 1280 x 1024 해상도 AC PDP의 구동 파형으로 해상도가 높아짐에 따라 한 프레임당 처리해야할 데이터 양이 늘어나게 되고, 따라서 필요한 프레임 메모리의 속도도 증가하게 된다.

즉, 고해상도 AC PDP의 구동회로에서는 저해상도 AC PDP의 구동회로에서 필요로 하는 프레임 메모리보다 빠른 액세스 타임을 갖는 메모리가 필요하게 된다. 도 5에서 데이터 펄스 폭은 1.2μs인데, 이 시간 안에 패널의 한 라인 데이터가 열 드라이버(Column Driver)에 준비되어 있어야 한다.

패널의 한 라인 RGB 데이터는 1,280 x 3 = 3,840개 이므로 프레임 메모리와 행 드라이버 사이의 버스 폭이 128 bits 이라면 필요한 프레임 메모리의 클럭 주파수는 하기의 수학식 4와 같다.

[수학식 4]

따라서, 필요한 메모리의 액세스 타임(Access Time)은 하기의 수학식 5와 같다.

[수학식 5]

이 액세스 타임은 기존의 640 x 480 해상도에서는 2배인 80ns 미만이 되어 일반 디램(DRAM)을 프레임 메모리로 사용하는 것이 가능하였으나 고 해상도에서는 현재의 가장 빠른 디램(DRAM)인 50ns으로는 구현이 불가능하다.

따라서, 40ns 미만의 액세스 타임을 만족시켜주며 패널의 한 라인 데이터를 연속으로 출력해야 하는 PDP 구동회로의 프레임 메모리 성질을 이용할 수 있는 메모리가 에스디램(SDRAM)이다.

이 에스디램(SDRAM)의 풀 페이지 모드(Full Page Mode)를 이용하면 처음 주소(Row Address + Column Address)를 인가할 경우, 외부에서 인가하는 클럭에 동기하여 패널의 한 라인 데이터를 연속으로 출력하여 1.2μs 안에 열 드라이버(Column Driver)에 데이터를 정렬할 수 있다.

도 6은 1280 x 1024 해상도 3 전극 면 방전 AC PDP의 RGB 데이터 전극과 행 드라이버 배치도를 나타낸 것이다.

패널의 상,하로 나와있는 열 전극은 각 열에 데이터 펄스를 인가하는 열 드라이버에 연결되어 있다.

열 드라이버는 프레임 메모리와 연결되어 프레임 메모리로부터 영상 데이터를 받아 각 열의 순서로 데이터를 정렬하게 된다.

도 7은 도 6의 상,하 각 열 드라이브로 출력되는 데이터를 각 Bank에 저장하는 2개의 Bank를 갖는 프레임 메모리를 보여주고 있다. 상,하 데이터를 따로 저장함으로써 PCB에서 프레임 메모리A, B의 배치를 따로 할 수 있어서 열 드라이버로 연결되는 버스의 꼬임이 없이 Routing이 가능하다.

도 8는 도 7의 프레임 메모리와 같이 2 Bank구조를 갖는 2개의 프레임 메모리의 기능을 표로 나타내 주고 있다.

즉, 프레임 메모리를 2개를 두어 각각 상, 하의 열 드라이버에 정렬될 데이터를 저장하고, 각 메모리는 2개의 Bank를 가지고 있어서 Bank 1에 저장된 n번째 프레임이 PDP에 디스플레이되는 동안 Bank 2에 n+1번째 프레임이 저장되고, n번째 프레임의 데이터가 모두 디스플레이되면 Bank 2에 저장된 n+1번째 프레임의 데이터가 디스플레이가되고 그 동안 Bank 1에는 n+2번째 프레임 데이터를 새로이 저장하게 되는 것이다.

이상에서 상세히 설명한 바와 같이 본 발명은 고 해상도 AC PDP를 구동하기 위한 프레임 메모리 구동을 에스디램(SDRAM)의 풀 페이지 모드(Full Page Mode), 램버스 디램(DRAM)의 버스트 모드(Burst Mode), 또는 디램(DRAM)의 패스트 페이지 모드(Fast Page Mode)를 이용함으로써 고 해상도의 AC PDP를 구동하는 데 필요한 프레임 메모리의 동작 속도 요건을 만족시키고, 열 전극이 패널의 상,하로 분리되어 있는 3 전극 AC PDP에서는 프레임 메모리로 2 Bank구조의 메모리 2개를 두어 각각 상,하의 열 전극에 필요한 데이터를 저장하게 함으로써 PCB에서 프레임 메모리의 배치에 편리한 효과가 있다.

도 1은 일반적인 3전극 방전 AC PDP 기판의 상부구조와 하부구조도.

도 2는 도 1의 전극 배치도.

도 3은 256 gray level 구현을 위한 기존의 부 화면 구동법의 주사 방식

도 4는 도 3의 기존의 부 화면 구동법의 주사 방식을 구현기하기 위한 구동 파형도.

도 5는 1280 x 1024 해상도 AC 피디피(PDP)의 구동 파형도.

도 6은 1280 x 1024 해상도 3 전극 면 방전 AC PDP의 RGB 데이터 전극과 열 드라이버 배치도.

도 7은 2개의 뱅크(Bank)를 갖는 프레임 메모리와 피디피(PDP)의 버스(BUS)배치도.

도 8은 도 7의 프레임 메모리와 같이 2 Bank구조를 갖는 2개의 프레임 메모리의 기능표.

Claims (1)

1. 각각의 셀들이 2개의 행 전극과 1개의 열 전극으로 구성된 3전극면방전 AC 피디피(PDP)에 있어서,

   프레임 메모리의 칩 내부에 1 쌍의 메모리를 두어 제 1 메모리에 저장되어 있던 한 프레임의 영상 데이터를 피디피(PDP)에 디스플레이함과 동시에 제 2 메모리에 다음 프레임의 영상 데이터를 저장하는 제 1 단계와,

   상기 제 2 메모리에 저장된 영상데이터를 피디피(PDP)에 디스플레이함과 동시에 상기 제 1 메모리에 다음 프레임의 영상 데이터를 저장하는 제 2 단계로 이루어지는 AC 플라즈마 디스플레이 패널(PDP)를 구동하기 위한 프레임 메모리 구동방법에 있어서,

   상기 프레임 메모리로 2개의 메모리 칩을 사용하여 각각의 칩에 피디피(PDP)의 상위 열 드라이버와 하위 열 드라이버의 데이터를 저장하는 것을 특징으로 하는 AC 플라즈마 디스플레이 패널(PDP)를 구동하기 위한 프레임 메모리 구동방법.