JPH04204496A - 表示制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶デイスプレィ等のフラットディスプレイ
などを用いたワークステーション等の情報処理装置に用
いる表示制御装置、及びその表示データの制御方式に関
する。

Ｃ従来の技術〕 現在、ワークステーションに代表される高精細な表示制
御装置では、特公昭５４−３７９４３号公報に記載のよ
うな、ルックアップテーブルによる多色化及び表示色変
更の高速化が一般的に行なわれている。

以下、上記従来技術を第３図及び第４図を用いて説明す
る。

第３図は従来の表示制御装置を示すブロック図である。

第３図において、１は１ドツト単位の基準クロックを発
生する発振器、２は発振器１から出力される基準クロッ
クのドツトクロック、３はドツトクロック２に従って各
種タイミング信号を生成するタイミング信号発生回路で
ある。４はタイミング信号発生回路から出力される８ド
ツト単位の基準クロックであるキアラクタクロック、５
はキアラクタクロツク４に従って１画面分の表示アドレ
スを順次繰り返し生成する表示アドレス発生回路である
。、６は表示アドレス発生回路５から出力される表示ア
ドレスであるメモリアドレス、７１．７２は表示情報を
格納する表示メモリ、８１．８２は８ビツト幅の表示デ
ータである。

表示メモリ７１．７２に格納される表示情報は、各々ｌ
対ｌに対応しており、各メモリから読み出される８ビツ
ト幅の表示データ８１．８２も各ビット単位に１対１で
対応している。

１０は８ビツト幅の表示データ８１．８２を１ドツト単
位で１ビツト幅に変換するパラレル／シリアル変換回路
、１１１．１１２はパラレル／シリアル変換回路１０に
よって１ビツト幅に変換された表示データであるドツト
データ、１２は多色化や表示色の変更を行うルックアッ
プテーブルであり、この例では２ビツト入力、４ビツト
出力のものを示している。

このルックアップテーブル１２の構成を示すのが第４図
である。

第４図において、２６１は不図示の計算機からの色情報
、２６２は不図示の計算機からの書き込みアドレス、１
２１は書き込みアドレス２６２をデコードし４種のデコ
ード出力を生成するデコーダ、＋２２ａ〜１２２ｄはデ
コーダ１２１が出力するデコード出力である書き込み信
号、１２３ａ〜１２３ｄは表示すべき色を記憶する４ビ
ツトのレジスタであり、書き込み信号１２２ａ　−１２
２ｄによって選択された時のみ色情報２６１が書き込ま
れる。つまり、不図示の計算機は、書き込みアドレス２
６２を所定の値にすることによってレジスタ１２３ａ〜
１２３ｄのいづれか１つを選択して、色情報２６１を設
定することが可能である。

１２４ａ　〜１２４ｄはレジスタ１２３ａ　〜１２３ｄ
から出力される４ドツト幅の色情報、１２５はドツトデ
ータｉｌｌ　。

１１２を２ビツトの値として４つの入力（色情報＋２４
ａ〜１２４ｄ）から１つを選択して出力するセレクタ、
１３はセレクタ１２５が出力する選択された４ドツト幅
の色データである。これにより、ルックアップテーブル
１２に入力されるドツトデータＩＩＩ、　１１２の値か
ら、レジスタ１２３ａ−１２３ｄに設定されている色情
報のうちの１つが選択され、色データ１３として出力さ
れる。

さて、第３図に戻り、］７はＣＲＴデイスプレィであり
、ルックアップテーブル１２から出力される色データ１
３を、ｍドツト×ｎラインの可視情報として表示する。

１８は垂直同期信号、１９は水平同期信号であり、タイ
ミング発生回路３はドツトクロック２に従い前記垂直同
期信号１８、水平同期信号１９を生成する。

次に、このように構成された表示制御装置の動作につい
て説明する。

表示アドレス発生回路５から出力されるメモリアドレス
６の示す番地に格納されている表示情報が、表示メモリ
７１．７２から読み出される。読み出された各々の情報
は８ビツトであり、表示データ８１．８２としてパラレ
ル／シリアル変換回路１０に与えられる。パラレル／シ
リアル変換回路ｌＯでは、８ビツトの表示データ８１．
８２をｊドツト単位で１ドツト幅に変換し、ドツトデー
タＩＩＩ、　１１２としてルックアップテーブル１２に
与える。

ルックアップテーブル１２には、上述のようにあらかじ
め不図示の計算機によって４組の色情報が設定されてお
り、ドツトデータ１１１．１１２の値に応じて４組の中
から１組の色情報を色データ１３としてＣＲＴデイスプ
レィ１７へ出力する。

従って、表示アドレス発生回路５は、１画面分の表示ア
ドレスを順次発生するため、ＣＲＴデイスプレィ１７へ
は１画面分の表示データが色データ３０として与えられ
ることになる。ＣＲＴデイスプレィ１７は、色データ３
０を１ドツトごとに可視情報として表示し、ｍドツト表
示後に出力される水平同期信号１９により次のラインか
ら表示が始まる。

この動作をｎライン分繰り返し、その後に出力される垂
直同期信号１８により先頭ラインから表示が始まる。

以上説明した動作を繰り返すことでＣＲＴデイスプレィ
１７上に、表示メモリ７１．７２に格納した表示情報を
表示する。

又、一方、一般にワークステーション、パーソナルコン
ピュータ等の情報処理装置に用いる表示装置では、画面
上に表示データを出力する期間（以下、表示期間と略記
する）中に、ＭＰＵが、表示データを記憶するメモリ（
以下、ＶＲＡＭと略言己する）から読出されたデータを
表示装置に出力するデータ形式に変換するルックアップ
テーブルに対して、リードアクセスを行った場合、表示
画面上に発生するノイズを減少させるために、従来の表
示制御装置では、特開昭６２−１６１１９４号公報にさ
れているような構成をとることが考えられていた。

〔発明が解決しようとする課題〕

近年、ワークステーションは、ＣＲＴデイスプレィを用
いたデスクトップ形のものから、液晶デイスプレィを用
いて小形、省スペースなラップトツブ形へと市場ニーズ
が高まっている。このようなニーズに対応するために、
従来の表示制御装置に液晶デイスプレィ用のインターフ
ェース回路を追加し、さらに／ｈ形化を図るために周辺
回路を含めＬＳＩ化することが考えられる。しかしなが
ら上記従来技術はＬＳＩ化、特に低消費電力、高集積化
に適したＣ　Ｍ　ＯＳ　（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
　ＭｅｔａｌＯｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
）　Ｌ　Ｓ　Ｉ化する場合に問題があった。

この問題点について第５図を用いて説明する。

第５図は、従来例第３図に液晶デイスプレィなどのフラ
ットディスプレイ用のインターフェース回路を追加した
ブロック図である。第３図と対応する部分には同じ符号
をつけており、構成及び動作も同一であるため説明を省
略する。１５はルックアップテーブル１２から出力され
た色データ１３を、ドツトクロック２に従ってフラット
ディスプレイ用のデータ幅に変換するシリアル／パラレ
ル変換回路、１６１〜１６４はシリアル／パラレル変換
回路１５から出力される色データであって、この例では
４ドツトパラレル、つまり４ドツト幅の色データ１３の
各ビットが、４ドツト分集まったものが色データ１６１
〜１６４として出力されている。

１７１はｍドツト×ｎラインの表示領域を持つフラット
ディスプレイ、２０は表示期間を示す表示イネーブル信
号、２１はデータシフト信号であり、フラットディスプ
レイ１７１は、データシフト信号２１に従って、色デー
タ１６１〜１６４を順にラッチし、１ライン分の色デー
タｍドツトをランチした後に１ラインに１クロツク出力
する水平同期信号１９により可視情報として表示する。

この動作をｎライ２分繰り返し、１フレ一ム分の表示を
行う。

さて、プラントデイスプレィ１７１の解像度が１２８０
ドントＸ　１０２４ライン、フレーム周波数が７０Ｈｚ
だとする。すると、必要となるドツトクロック２の周波
数ｆ　ＤＣＬＫは ｆ　ＤＣＬＫ　　≧　＋２８０ＸＩ０２４Ｘ７０　　＃
　　９２［ＭＨ２１となり、１００ＭＨｚ程度のドツト
クロックが必要となる。従って、タイミング信号発生回
路３、パラレル／シリアル変換回路１０、ルックアップ
テーブル１２及びシリアル／パラレル変換回路１５は１
００Ｍ玉相当で動作させる必要があり、一般的なＣＭＯ
Ｓゲートアレイ等を使用しての回路の高″集積化は、ス
ピードが速すぎるため、タイミング設計が困難（又は不
可能）であり、また、消費電力が増大するという問題が
発生する。

本発明の目的は、かかる従来技術の問題点を解決し、Ｃ
ＭＯＳゲートアレイ等による高集積化時に、タイミング
や消費電力の問題が発生しない表示制御方法及び装置を
提供することにある。

本発明の他の目的は、表示期間中の１ノードアクセスに
よって発生する画面上のノイズを減少させる表示データ
制御方法及び装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、ルックアップテーブルに設定されている色
情報を、同時に複数系列読み出すための手段を設け、表
示制御装置内部を全てパラレル動作させることにより達
成される。

上記目的は、例えばにビットパラレル（ｋ≧２）の回路
構成の場合、表示期間中ＭＰＵのリードアクセスが起こ
った時に、ＭＰＵが読出しを行うｎ番目（ｎ≦ｋ）のル
ックアップテーブルに対応する表示データにはｎ＋１番
目またはｎ−１番目のルックアップテーブルの表示デー
タを出力することで達成される。また、ｎ番目のルック
アップテーブルに対応する表示データにはｎ＋１番目と
ｎ−１番目のルックアップテーブルの表示データの平均
値を出力することで達成される。または、ｌ。

２、　・−、ｎ−１，ｎ＋１．に−１，に番目のルック
アップテーブルの表示データからｎ＠目のルックアップ
テーブルに対応する表示データを補間して求め、出力す
ることで達成される。

〔作用〕

ルックアップテーブルから、表示用の色情報をパラレル
動作で読み出すことができるため、表示制御装置内部で
シリアル動作する部分が無（なる。

従って、ドツトクロックを相対的に低い周波数にするこ
とができ、タイミングや消費電力のマージンが増え、高
集積化が可能になる。

又、ｋビットパラレル（ｋ≧２）の回路構成のの表示回
路において、表示期間中にＭＰＵのリードアクセスが発
生した場合には、リードアクセスの発生を検知し、Ｍ　
Ｐ　Ｕの読出しが行われるｎ番目のルックアップテーブ
ルに対応した表示データとしてはｎ＋１番目またはｎ−
１番目のルックアップテーブルの表示データを出力する
ことにより、ｎとｎ＋１またはｎとｎ−１番目の表示デ
ータは同一データとなり、画面上のノイズ発生を減少さ
せることが可能となる。

また、ｎ番目のルックアップテーブルに対応した表示デ
ータとして、ｎ＋１番目とｎ−１番目のルックアップテ
ーブルの表示データを平均したものを出力することによ
り、ｎ−１とｎとｎ＋１番□目の表示データ間の階調ま
たは色の変化量が同一となり、画面上のノイズ発生を減
少させることが可能となる。

また、１，２．−、　ｎ　−１、ｎ＋　１　、−、　ｋ
　−１。

に番目のルックアップテーブルの表示データからｎ番目
のルックアップテーブルに対応した表示データを補間し
て求め、出力することにより、本来表示すべきであるｎ
番目のルックアップテーブルの表示データに近似した表
示データで表示を行うため画面上のノイズ発生を減少さ
せることが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は本発明による表示制御装置の一実施例を示すブ
ロック図である。

第１図において、１ａはＸ（Ｘは２以上の整数）ドツト
単位の基準クロックを発生する発振器、２ａは発振器１
ａから出力される基準クロックのマスタクロツタ、３ａ
はマスタクロック２ａに従って各種タイミング信号を生
成するタイミング生成回路である。２２はデータ幅変換
回路、２３１．２３２はＸドツト幅の表示データである
ブロックデータ、２４はパラレルルックアップテーブル
である。２５】〜２５４は色データ、２７は、色データ
２５１〜２５４をフラットディスプレイ１７１へ出力す
るデイスプレィＩ／Ｆである。

２９は、システムの制御を司どるＭＰＵ、３０はパスで
あり、ＭＰＵ２９は、アドレス、データ及び各種データ
信号を、バス３０とやりとりする。３１は表示メモリ７
１．７２に与えるアドレス及びデータであり、表示デー
タはＭＰＵ２９によって表示メモリ７１゜７２に書き込
まれる。第３図及び第５図と対応する部分には同じ符号
をつけており、構成及び動作は同一であるため説明を省
略する。また、説明を簡単にするために、Ｘを４として
以下話しを進める。

データ幅変換回路２２は、表示メモリ７１．７２から読
み出された８ビツト幅の表示データ８１．８２をマスタ
クロック２ａに従って４ドツト単位で４ビツト幅に変換
し、ブロックデータ２３１．２３２としてパラレルルッ
クアップテーブル２４に与える。パラレルルックアップ
テーブル２４は、４ビツト幅のブロックデータ２３１．
２３２の重み付けを各々２１，２°とみなし、各々のｒ
ＯＮＪ　　ｒＯＦＦＪによって得られる４通りの組合せ
に従い、設定されている４種類の色情報の中から１つを
選択して４ビツト幅の色データ２５１〜２５４として出
力する。

このパラレルルックアップテーブル２４の構成を示すの
が第２図である。

第２図の説明を第１図を参照しながら行う。第２図にお
いて、２６１はＭＰＵ２９からの色情報、２６２はＭＰ
Ｕ２９からのアドレス及び制御信号、１２１はアドレス
及び制御信号２６２をデコードし、４種のデコード出力
を生成するデコーダ、１２２ａ〜１２２ｄはデコーダ１
２１が出力するデコーダ出力である書き込み信号、１２
３ａ〜１２３ｄは表示すべき色を託憶する４ビツトのレ
ジスタであり、書き込み信号１２２ａ〜１２２ｄによっ
て選択された時のみ色情報２６１が書き込まれる。つま
り、ＭＰＵ２９は、アドレス及び制御信号２６２を所定
の値にすることによってレジスタ１２３ａ　−１２３ｄ
のいづれか１つを選択して、色情報２６１を設定するこ
とが可能である。

１２４ａ　〜１２４ｄはレジスタ１２３ａ−１２３ｄか
ら出力される４ビツト幅の色情報、３２１はブロックデ
ータ２３１゜２３２の各々の最上位ビット（Ｄ３ビット
）からなる２ビツトの選択信号、以下同様に、３２２は
各々のＤ２ビット、３２３は各々のＤ１ビット、３２４
は各々の最下位ビット（Ｄｏビット）からなる、２ビツ
トの選択信号である。１２５は選択信号３２１を２ビツ
トの値として４つの入力から１つを選択して出力するセ
レクタ、以下同様に１２６は選択信号３２２を、１２７
は選択信号３２３を、＋２８は選択信号３２４を２ビツ
トの値として４つの入力から１つを選択して出力するセ
レクタである。色情報１２４ａ　−＋２４ｄは、４つの
セレクタ１２５〜＋２８に共通に入力され、ブロックデ
ータ２３１．２３２の重み付けを２１，２°とした時、
各々が「○ＦＦＪ　　ｒＯＦＦＪで色データ２５１〜２
５４へは色情報１２４ａが、「ＯＦＦ」「ＯＮＪで色情
報１２４ｂが、「ＯＮＪ　「０ＦＦｊで色情報＋２４ｃ
が、「ＯＮ」ｒＯＮＪで色情報１２４ｄが、出力される
。つまり、セレクタ１２５〜１２８は同一回路であるが
、各々に入力される選択信号３２１〜３２４の各々の２
ビツト値が異なれば、色データ２５１〜２５４へ出力さ
れる色情報も各々異なる。ここで、ブロックデータ２３
１．２３２のＤ３〜ＤＯビットが、それぞれ４１ドツト
目。

４Ｃ＋１ドツト目、　　４４１！＋２ドツト目、　　４
で＋３ドツト目（では０以上の整数）の表示データであ
るとすれば、色データ２５１は４ρドツト目の色データ
、色データ２５２は４忍＋１ドツト目の色データ、色デ
ータ２５３は４で＋２ドツト目の色データ、色データ２
５４は４で＋３ドツト目の色データとなる。

このような回路構成によって、４ビツト分の色データを
同時に、かつ独立して読み出すことができる。

第１図に戻り、デイスプレィＩ／Ｆ２７は、パラレルル
ックアップテーブル２４から読み出された色データ２５
１〜２５４を、データシフト信号２１に同期化して色デ
ータ１６１〜１６４としてフラットディスプレイ１７１
に出力する。フラットディスプレイ１７１は、色データ
１６１〜１６４を、各々４１ドツト目、４ｅ＋１ドツト
目、４ｇ＋２ドツト目、４ｊ２＋３ドツト目（Ｃは０以
上の整数）の表示データとし、かつ各々の４ビツトを１
６種類の色情報として、表示する。

以上、本実施例によれば、表示制御装置の内部処理を４
ビツトパラレルにすることができるため、必要となる基
準クロックの周波数を１／４にすることができる。また
、本実施例では４ビット？ベラレル動作の場合について
述べてきたが、例えばパラレルルックアップテーブル２
４の中のセレクタをｘ（ｘは２以上の整数）系列用意し
、発振器１ａがＸドツト単位の基準クロックを発生し、
データ幅変換回路２２が表示データ８１．８２をＸドツ
ト単位でＸビット幅に変換するようにすれば、Ｘピッ１
へパラレル動作にすることも可能であり、必要となる基
準クロックの周波数も１／ｘにすることができる。

また、フラットディスプレイ］７１のデータ幅とＸを合
わせることにより、シリアル／パラレル変換回路が不要
となり、回路構成が簡単になると０うメリットもある。

また、本実施例ではパラレルルックアップテーブル２４
をレジスタやセレクタにて構成したが、これに限定する
ものではなく、ＭＰＵによる色情報の設定と、その読み
出しを複数系列同時にできるような構成のハードウェア
（例えばメモリ等）であれば良い。

さて、次に本発明の第２の実施例を詳述する。

上述したように、ルックアップテーブル（以下、パレッ
トと略記する場合がある。）に対して、リードアクセス
を行った場合、表示画面上に発生するノイズを減少する
ために本出願人は完配特開昭６２−１６１１９４号公報
の構成を提示しているが、以下の実施例はＸビットパラ
レルの回路構成において、画面上のノイズを減少する工
夫が明らかにされる。

第６図は、高精細の表示装置の表示データ制御方式の本
発明の第２実施例を示すブロック図である。同図におい
て、基本的な構成は第１図と共通している。２００１は
ＭＰＵ、２００３はバス、２００８はアドレス生成回路
であり、先の表示アドレス発生回路５に対応している。

Ｖ　ＲＡ　Ｍ２Ｏ１０１は先の表示メモリＡ、　Ｂ７１
．７２に対応し、表示制御回路２０２１は先のデータ幅
変換回路２２、タイミング信号発生回路３ａ等に対応す
る。パレット２１４０〜２１４３は先のパラレルルック
アップテーブル２４に対応する。

ＬＣＤインタフェース（Ｉ　／　Ｆ　）　２０３１は先
のデイスプレィＩ／Ｆ２９に対応し、Ｌ　ＣＤ２０３３
はフラットディスプレイ１７１に対応することは言うま
でもない。

本実施例の特徴は、全てのパレット２１４０〜２１４３
とＬ　ＣＤ　ｌ／Ｆ２０３１との間にパレット出力デー
タの切換えを行う表示データセレクタ２０３４を配置し
たものである。

第７図に、第６図の表示データセレクタ２０３４の具体
的な構成を示す。２０３９はＭＰＵのパレットへのリー
ド信号２００６およびチップセレクト信号２００７を検
出するための論理積ゲート、４２は論理積ゲート２０３
９の出力結果によって出力するパレット出力データを切
換えるセレクタである。

第８図（ａ）は、第７図に示す表示データセレクタの動
作を示すタイミングチャートである。

第６図において、ＶＲＡＭｌ０に記憶されている表示デ
ータ２０１１をＬ　ＣＤ２０３３に表示を行う場合、Ｖ
　ＲＡ　Ｍ２Ｏ１０に記憶されている表示データを読出
し、表示制御回路２０２１において、ブリンクやマスク
等の処理を行った後、パレット２１４０〜２１４３に入
力し、入力された表示データ２０２２〜２０２５に対応
したデータ２０２６〜２０２９がパレット２１４０〜２
１４３から出力される。ここで、表示期間中にパレット
２１４３に対してＭＰＵがリードアクセスを行った場合
の動作について、第７図と第８図を用いて説明する。

リード信号２００６とチップセレクト信号２００７が有
効になった時、論理積ゲート２０３９が有効となり、セ
レクタ２０４２が切換わって、表示データ２０３８には
パレット出力データ２０２８のデータが出力される。す
なわち、第８図（ａ）に示す例では、Ａ点でパレットア
クセスが始まっているので本来“表示７″が出力される
所には“表示６”、“表示１１″が出力される所には“
′表示１０“′が出力される。このようにして表示デー
タを切換えることにより、表示データがＭＰＵのリード
アクセスによるデータにつぶされることを防ぎ、アクセ
スされたパレットの隣のパレットの表示データを、アク
セスされたパレットに対応する表示データとして出力す
るため、画面上のノイズ発生を減少させることができる
。また、この例ではパレット１４３からＭＰＵのリード
アクセス時のデータの読出しを行う構成となっているた
め、パレット出力データ２０２８とパレット出力データ
２０２９を切換えて表示データ２０３８として出力して
いるが、ＭＰＵのリードアクセスによって読出すパレッ
トを変更すれば、セレクタに入力するパレット出力デー
タもそれに伴い変更しなければならない。この時、ＭＰ
Ｕのリードアクセス中に切換えて出力するパレット出力
データは、読出すパレットの前、後いずれかのパレット
であればどちらでも良い。

本発明の第３実施例としては、第２実施例で示した第６
図の表示制御装置において、表示データセレクタ３４の
構成を第９図に示すような構成とすることで実現できる
ものである。第８図（ｂ）は、第４図に示す表示データ
セレクタを用いた場の動作を示すタイミングチャートで
ある。

第９図において、２０３９はＭＰＵのパレットへのリー
ド信号およびチップセレクト信号２００７を検出するた
めの論理積ゲート、２０４３はＭＰＵのリードアクセス
を行う読出しパレットの前後のパレットのパレット出力
データ２０２９．２０２７を加算する回路、２０４５は
加算されたデータ２０４４を１／２にする回路、２０４
２は論理積ゲート２０３９の出力結果によって出力する
パレット出力データを切換えるセレクタである。第２実
施例においては、ＭＰＵの、リードアクセス時パレット
出力データ２０２８を出力するパレット１４２からパレ
ットデータの読出しを行うものとする。

ここで、表示期間中にパレット２１４２に対してＭＰＵ
がリードアクセスを行った場合の動作について、第９図
と第８図（ｂ）を用いて説明する。リード信号２００６
とチップセレクト信号２０２７が有効になった時、論理
積ゲート２０３９が有効となり、セレクタ２０４２が切
換わって、表示データ２０３７には読出しパレット２１
４２の前後のパレット２１４１．２１４３のパレット出
力データ２０２７．２０２９を加算してｌ／２した表示
データ、すなわちパレット出力データ２０２７゜２０２
９の平均値が出力される。第８図（ｂ）に示す例ではＡ
点からパレットアクセスが始まっているため、本来“表
示６”が出力される所には゛′表示７”と“表示５″の
平均値゛表示６”、°゛表示１０’“が出力される所に
は“表示１１”“と“′表示９″の平均値“表示１０”
が出力される。このように、リードアクセス時のＭＰＵ
の読出しパレットに対応する出力表示データは第２実施
例では、読出しパレットに隣接するパレットの表示デー
タのうちいずれかをそのまま出力していたのに対し、第
３実施例では隣接するパレットの表示データの平均値を
出力することにより、表示データ間の階調の変化量が等
しくなるため、画面上のノイズ発生を減少させることが
可能となる。また、第９図に示す例では、パレット２１
４２からリードアクセス時のデータの読出しを行う場合
の構成となっているため、出力データ２０３７にはパレ
ット出力データ２０２８とパレット出力データ２０２７
．２０２９の平均値が切換えて出力されるが、リードア
クセス時にＭＰＵが読出しを行う読出しパレットを変更
すれば、セレクタに入力するパレット出力データもそれ
に伴い変更しなければならない。この時、ＭＰＵのリー
ドアクセス中に切換えて出力するパレット出力データは
、読出しパレットの前後に隣接するパレットの出力デー
タの平均値でなければならない。また、本実施例におけ
る回路構成はモノクロの表示データの時のみ有効なもの
であり、カラーの表示データには対応できない。

本発明の第４実施例としては、第３実施例に示した表示
制御装置において、表示データセレクタ２０３４の構成
を第１Ｏ図に示すような構成とすることで実現できるも
のである。第８図（’ｂ）は、第１０図に示す表示デー
タセレクタを用いた場合の動作を示すタイミングチャー
トである。

第３実施例と第４実施例の違いは、第３実施例の表示デ
ータセレクタ２０３４がモノクロ表示データ用の回路構
成であるのに対し、第３実施例の表示データセレクタ２
０３４はカラー表示データ用の回路構成となっているこ
とである。第１０図に示すようにカラー表示データは１
表示データがＲ（Ｒｅｄ）　。

Ｇ　（Ｇｒｅｅｎ）　、　Ｂ　（Ｂｌｕｅ）　３つの独
立した色成分から構成されているため、Ｒ，Ｇ、Ｂの成
分ごとに平均値を求める回路を用意し、表示期間中にパ
レット２１４２に対してリードアクセスを行った場合の
表示データ２０３７には、読出しパレット１４２の前後
のパレット２１４１．２１４３のパレット出力データ２
０２７゜２０２９のＲ，Ｇ、Ｂの成分ごとに求めた平均
値を出力する。このように、第４実施例ではカラー表示
データに対しても、ＭＰＵのリードアクセス時のＭＰＵ
の読出しパレットに対応する出力表示データは隣接する
パレットの表示データの平均値をＲｌＧ、Ｂごとに求め
て出力することにより、表示データ間の色の変化量が等
しくなるため、画面上のノイズ発生を減少させることが
可能となる。また、第１Ｏ図に示す例では、パレット２
１４２からＭＰＵのリードアクセス時のデータの読出し
を行う場合の構成となっているため、出力データ２０３
７はパレット出力データ２０２８とパレット出力データ
２０２７　。

２０２９の平均値を切換えて出力しているが、リードア
クセス時にＭＰＵが読出しを行う読出しパレットを変更
すれば、セレクタに入力するパレット出力データもそれ
に伴い変更しなければならない。

この時、ＭＰＵのリードアクセス中に切換えて出力する
パレット出力データは、読出しパレットの前後に隣接す
るパレットの出力データの平均値でなければならない。

本発明の第５実施例としては、第３実施例に示した表示
装置において、表示データセレクタ３４の構成を第１１
図に示すような構成とすることで実現できるものである
。第８図（ｂ）は、第１１図に示す表示データセレクタ
を用いた場合の動作を示すタイミングチャートである。

第１１図において、２０３９はパレットへのアクセスを
検出するための論理積ゲート、２０４７はパレット出力
データ２０２９．２０２７．２０２６の値からパレット
出力データ２０２８の値を補間によって求める回路、２
０４２は論理積ゲート２０３９の出力結果によって出力
するパレット出力データを切換えるセレクタである。こ
のような構成の回路において、表示期間中にパレット２
１４２に対してＭＰＵがリードアクセスを行った場合、
パレットへのリードアクセスを検出する論理積ゲート２
０３９が有効となり、セレクタ２０４２が切換わって、
表示データ２０３７には、読出しを行わない全てのパレ
ットの出力データ２０２９　。

２０２７、２０２６から補間によって求めた補間データ
２０４８が出力される。第８図（ｂ）に示す例では、Ａ
点からパレットアクセスが始まっているため、本来“表
示６”が出力される所には“表示４”、“表示５”、“
表示７”から補間によって求めた“表示６”。

“表示１０″が出力される所にはパ表示８”、“表示９
″。

“表示１１″から補間によって求めたパ表示１０”が出
力される。このように、リードアクセス時のＭＰＵの読
出しパレットに対応する出力表示データには、近接する
パレットの表示データから補間によって求めたデータを
出力することにより、本来出力すべき表示データに近似
したデータが出力されるため、画面上のノイズ発生を減
少させることが可能となる。また、第１１図に示す例で
はパレット２１４２からＭＰＵのリードアクセス時のデ
ータの読出しを行う場合の構成となっているため、出力
データ２０３７はパレット出力データ２０２８と補間デ
ータ２０４８を切換えて出力しているが、リードアクセ
ス時にＭＰＵが読出しを行う読出しパレットを変更すれ
ば、セレクタに入力するパレット出力データもそれに伴
い変更しなければならない。また、本実施例における回
路構成は、モノクロの表示データの時のみ有効なもので
あり、カラーの表示データには対応できない。

本発明の第６実施例としては、第４実施例に示した表示
装置において、表示データセレクタ２０３４の構成を第
１２図に示すような構成とすることで実現できるもので
ある。第８図（ｂ）は、第１２図に示す表示データセレ
クタを用いた場合の動作を示すタイミングチャートであ
る。

第５実施例と第６実施例の違いは、第５実施例の表示デ
ータセレクタ２０３４がモノクロ表示データ用の回路構
成であるのに対し、−第６実施例の表示データセレクタ
２０３４はカラー表示データ用の回路構成となっている
ことである。第１２図に示すように、カラー表示データ
は１表示データが、Ｒ（Ｒｅｄ）　、　Ｇ　（Ｇｒｅｅ
ｎ）　、　Ｂ　（Ｂｌｕｅ）　３つの独立した色成分か
ら構成されているため、Ｒ，Ｇ、Ｈの成分ごとに表示デ
ータ補間回路２０４７を用意し、表示期間中にパレット
２１４２に対してＭＰＵがリードアクセスを行った場合
の表示データ２０３７には、ＭＰＵが読出しを行わない
パレットの出力データ２０２９　。

２０２７、２０２６のＲ，Ｇ、Ｈの成分ごとに補間によ
って求めた補間データ２４８１．２４８２．２４８３が
出力される。このように、第６実施例ではカラー表示デ
ータに対しても、ＭＰＵのリードアクセス時のＭＰＵの
読出しパレットに対応する出力表示データには、近接す
るパレットの表示データからＲ，Ｇ。

Ｂの成分ごとに補間によって求めたデータを出力するこ
とにより、本来出力すべき表示データに近似したデータ
が出力されるため、画面上のノイズ発生を減少させるこ
とが可能となる。

また、第１２図に示す例では、パレット２１４２からＭ
ＰＵのリードアクセス時のデータの読出しを行う場合の
構成となっているため、出力データ２０３７はパレット
出力データ２０２８と補間データ２４８１゜２４８２、
２４８３を切換えて出力しているが、リードアクセス時
にＭＰＵが読出しを行う読出しパレットを変更すれば、
セレクタに入力するパレット出力データもそれに伴い変
更しなければならない。

以上説明してきた実施例では、４ビツトパラレルの回路
構成の場合を例として説明してきたが、これに限らず、
６ビツトパラレル、８ビツトパラレルというように２ビ
ツト以上のパラレル回路であれば本発明は適用可能であ
る。

〔発明の効果］ 以上詳述した本発明によれば、表示回路の基本クロック
の周波数を、ドツトクロックの１／２（２ビツトパラレ
ル動作時）、１／４　（４ビツトパラレル動作時）、１
／ｘ（ｘビットパラレル動作時）と下げること可能なた
め、１００ＭＨｚ相当のドツトクロックが必要な高精細
表示制御装置においても、回路のＬＳＩ化が容易にでき
るという効果がある。

又、本発明によれば、ｋビットパラレル（ｋ≧２）の回
路構成の表示回路において、表示期間中にＭＰＵのルッ
クアップテーブルリードアクセスが発生した場合には、
ＭＰＵの読出しが行われるｎ番目（ｎ≦ｋ）のルックア
ップテーブルに対応した表示データとして、ｎ＋１番目
またはｎ−１番目のルックアップテーブルの表示データ
を出力することで、画面上のノイズ発生を減少させるこ
とが可能という効果がある。

本発明によれば、ｎ番目のルックアップテーブルに対応
した表示データとして、ｎ＋１番目とｎ−１番目の表示
データを平均したものを出力することで、ｎ−１とｎと
ｎ＋１番目の表示データ間の階調または色の変化量が同
一となり、画面上のノイズ発生を減少させることが可能
となるという効果がある。

本発明によれば、ｌ、・・・、ｎ−１，ｎ＋１．・・・
。

ｋ番目のルックアップテーブルの表示データからｎ番目
のルックアップテーブルに対応した表示データを補間し
て求め、出力することにより、本来表示すべきであるｎ
番目のルックアップテーブルの表示データに近似した表
示データで表示を行うため、画面上のノイズ発生を減少
させることが可能となるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図で示したパラレルルックアップテーブルの構成を
示すブロック図、第３図及び第５図は従来例のブロック
図、第４図は第３図及び第５図で示したルックアップテ
ーブルの構成を示すブロック図、第６図は本発明の第２
の実施例を示すブロック図、第７図は第６図の実施例に
おける表示データセレクタの構成を示すブロック図、第
８図は表示データセレクタの動作を示すタイミングチャ
ート、Ｍ９図は本発明の第３実施例における表示データ
セレクタの構成を示すブロック図、第１０図は本発明の
第４実施例における表示データセレクタの構成を示すブ
ロック図、第１１図は本発明の第５実施例における表示
データセレクタの構成を示すブロック図、第１２図は本
発明の第６実施例における表示データセレクタの構成を
示すブロック図である。 ２２・・データ幅変換回路、２４・・パラレルルックア
ップテーブル、２ａ・・・マスタクロック、２６１・・
・色情報、２５１〜２５４・・・色データ、１２３ａ〜
＋２３ｄ・・・レジスタ、１２５〜１２８・・・セレク
タ、２３１．２３２・・・ブロックデータ、２９．２０
０１・・・ＭＰＵ、３０．２００３・・・パス、２００
５・・・パレットアドレス及びデータ、２００６・・リ
ード信号、２００７・・・チップセレクト信号、２００
８・・アドレス生成回路、２００９・・アドレス、２０
１Ｏ・・・ＶＲＡＭ、２０１１・・・表示データ、２０
１２・・・表示データのブリンクやマスクを行う表示制
御回路、２０１４・・・パレット、２０１６・・・デー
タ保持回路、２０１７・・表示データ、２０１８・・・
Ｌ　ＣＤ　Ｉ／Ｆ、２０２０・・・ＬＣＤ、２０２１・
・表示制御回路、２０３３・・・高精細ＬＣＤ、２０３
４・・表示データセレクタ、　２０３９・・・パレット
アクセスを検知する論理積ゲート、２０４２・・・セレ
クタ、２０４３・・・加算器、２０４５・・除算器、２
０４７・・・表示データ保管回路。 躬　１　図 躬　３０ 第４層 衣ｔＪＬｉｆＴ　　　　　　、、、　、１２第　５　図 第　７　口 第８■ 第　９　口 筋／θ口 躬　１１　　匿 躬　７２厘

Claims (1)

1. 【特許請求の範囲】 １、表示装置に色情報を送出するための表示制御装置に
   おいて、該色情報を記憶するｎ個（ｎは２以上の整数）
   の記憶手段と、ｎ個から１個を選択して出力するｍ個（
   ｍは２以上の整数）のセレクト手段とから成り、該記憶
   手段に記憶されているｎ個の色情報を該ｍ個のセレクト
   手段により選択して同時にｍ個の色情報を出力すること
   を特徴としたルックアップテーブル。 ２、前記ｍ個のセレクト手段がそれぞれ独立したｍ個の
   セレクト信号により動作することを特徴とした請求項１
   記載のルックアップテーブル。 ３、請求項１又は２記載のルックアップテーブルにおい
   て、セレクタの数ｍを２のｌ乗（ｌは１以上の整数）個
   としたことを特徴としたルックアップテーブル。 ４、請求項１又は２記載のルックアップテーブルにおい
   て、セレクタの数ｍを２ｌ＋１個としたことを特徴とし
   たルックアップテーブル。 ５、１個の書き込みアドレス及び書き込みデータのポー
   トとｍ個の読み出しアドレス及び読み出しデータのポー
   トを設けたマルチポートメモリ。 ６、請求項１又は２記載のルックアップテーブルを使用
   し、ｍ個のセレクト信号として表示データを使用するこ
   とを特徴とした表示制御装置。 ７、請求項６記載の表示制御装置において、表示デバイ
   スとしてフラットディスプレイを用い、ルックアップテ
   ーブル内のセレクタ数ｍを該フラットディスプレイのデ
   ータ幅と等しくすることを特徴とする表示制御装置。 ８、順次表示アドレスを出力する表示アドレス生成回路
   と、表示データを記憶する表示メモリと、表示データに
   対して処理を行う表示制御回路と、表示データを表示装
   置に出力するデータ形式に変換するルックアップテーブ
   ルと、該テーブルの出力データを切換える表示データセ
   レクタを備え、該表示アドレス生成回路から供給される
   表示アドレスに従って該表示メモリから読み出された表
   示データに対して処理を行い、前記テーブルに入力し、
   前記テーブルから出力された表示データを該表示データ
   セレクタで切換えて出力する表示制御方式において、ｋ
   （ｋ≧２）系列で並行に処理を行い、ｋ個の前記ーブル
   のうち、１つのテーブルだけは外部からのリードアクセ
   スが可能なように表示データと該リードアドレスを切換
   えて入力するような構成とし、表示期間中に前記リード
   アクセスが行われた時、前記リードアクセスが行われる
   ｎ（ｎ≦ｋ）番目のテープに対応した表示データとして
   、隣接するｎ＋１番目またはｎ−１番目のテーブルのい
   ずれかの出力データを出力することを特徴とする表示制
   御方式。 ９、前記リードアクセスが行われるｎ番目のテーブルに
   対応した表示データとして、隣接するｎ＋１番目とｎ−
   １番目のテーブルの表示データを平均したデータを出力
   することを特徴とする請求項８記載の表示制御方式。 １０、前記リードアクセスが行われた場合、前記リード
   アクセスが行われるｎ番目のテーブルに対応した表示デ
   ータとして、近接する１、・・・、ｎ−１、ｎ＋１、・
   ・・、ｋ番目のテーブルの表示データから補間によって
   求めたデータを出力することを特徴とする請求項８記載
   の表示制御方式。