DE4139704A1 - Anzeigesteuerungsvorrichtung fuer ein flachanzeigegeraet - Google Patents

Description

Diese Erfindung bezieht sich auf eine Anzeigesteuerungsvorrichtung für ein Flachanzeigegerät, welches sich eignet für Informationsverarbeitungs­ geräte, wie Datenstationen, die Flachanzeigetafeln, wie z. B. Flüssig­ kristallanzeigetafeln verwenden.

In derzeitig erhältlichen Anzeigesteuerungsvorrichtungen, die für eine feine Anzeige von Information gedacht sind, wie in Datenstationen und dergleichen verwendet, ist es eine allgemeine Übereinkunft, die auf einer Nachschlagetabelle basierenden multiplen Farb- und variablen Farbfunk­ tionen zu beschleunigen, wie in der japanischen Patentveröffentlichung Nr. 54-37 943 beschrieben. Das Folgende erklärt den oben erwähnten Stand der Technik mit Bezug auf Fig. 1 und 2.

Fig. 1 ist ein Blockdiagramm einer konventionellen Anzeigesteuerungsvor­ richtung. In Fig. 1 ist ein Oszillator, welcher einen Grundtakt (Punkttakt) 2 erzeugt, wobei jeder Taktimpuls einem Bildelement bzw. Pixel (Punkt) der Anzeige entspricht und ein Zeitgabesignal-Erzeugungsschaltkreis 3, welcher verschiedene Zeitgabesignale von dem Punkttakt 2 erzeugt. 4 ist ein Buchstabentakt eines 8-Punkt-Intervalles, welches durch den Zeitga­ besignal-Erzeugungsschaltkreis erzeugt wird, und 5 ist ein Anzeigeadres­ sen-Erzeugungsschaltkreis, welcher wiederholt die Anzeigeadressen für einen Datenübertragungsblock in Übereinstimmung mit dem Buchstaben­ takt 4, erzeugt. 6 ist die Speicheradresse (Anzeigeadresse), welche durch den Anzeigeadressen-Erzeugungsschaltkreis 5 erzeugt wird, 71 und 72 sind Anzeigespeicher, welche von einem Computer MPU (nicht gezeigt) bereitgestellte Information speichern, und 81 und 82 sind 8-Bit-Anzeige­ daten, welche aus den Anzeigespeichern (A, B) 71 und 72 in Übereinstimmung mit der Anzeigeadresse 6 ausgelesen werden. Jede Adresse der beiden Anzeigespeicher 71 und 72 ist einem Anzeigepunkt auf der Flüssigkristallanzeige(LCD)-Tafel zugeordnet, und entsprechend werden 8- Bit-Anzeigedaten 81 und 82 aus diesen Speichern in einer Bit-für-Bit- Übereinstimmung ausgelesen.

Mit 10 angedeutet ist ein Parallel-/Seriell-Umwandlungsschaltkreis, wel­ cher die 8-Bit-Anzeigedaten in bit-serielle Punktdaten (Anzeigedaten) 111 und 112 umwandelt, und 12 ist eine Nachschlagetabelle mit 2-Bit Ein­ gabe und 4-Bit Ausgabe in diesem Beispiel, welche verwendet wird für multiple Farb- und variable Farbanzeige.

Fig. 2 zeigt die Struktur der Nachschlagetabelle 12. In der Figur wird durch 261 durch den Computer MPU (nicht gezeigt) bereitgestellte Bildinformation angedeutet, 262 ist eine durch den Computer MPU bereitgestellte Schreibadresse, 121 ist ein Decodierer, welcher die Schreib­ adresse 262 decodiert, um vier Arten von Ausgaben zu erzeugen, 122a bis 122d sind Schreibsignale, welche die decodierten Ausgaben des Decodierers 121 sind, und 123a bis 123d sind 4-Bit-Register, welche Anzeigefarbinformation 261 enthalten, indem sie jeweils durch die Schreibsignale 122a bis 122d mit Impulsen beaufschlagt werden. Dement­ sprechend wählt der Computer MPU eines der Register 123a bis 123d aus, indem er die Schreibadresse 262 eines gewissen Wertes ausgibt, wodurch die Farbinformation 261 in ihr eingestellt wird.

Dargestellt durch 124a bis 124d ist 4-Bit-Farbinformation, welche aus den Registern 123a bis 123d ausgelesen wird, 125 ist ein Selektor, welcher selektiv eine der vier Eingaben durchführt (Farbinformation 124a bis 124d) als Antwort auf einen 2-Bit-Wert der Punktdaten 111 und 112, und 13 sind 4-Bit-Farbdaten, welche durch den Selektor 125 ausgewählt werden. Entsprechend, basierend auf den an die Nachschlagetabelle 12 bereitgestellten Werten der Punktdaten 111 und 112, wird eine der in den Registern 123a bis 123d enthaltenen Farbinformationen ausgewählt und als Farbdaten 13 geliefert.

Kehrt man zu Fig. 1 zurück, so ist durch 17 eine Kathodenstrahlröh­ ren(CRT)-Anzeigeeinheit gezeigt, welche die Farbdaten 13 von der Nachschlagetabelle 12 als visuelle Information von m Punkten mal n Zeilen anzeigt. 18 und 19 sind vertikale und horizontale Synchronisations­ signale, welche von dem Punkttakt 2 durch den Zeitgabeerzeugungs­ schaltkreis 3 erzeugt werden.

Als nächstes wird der Betrieb der wie oben angeordneten Steuerungsvor­ richtung erklärt. Anzeigeinformation, welche in Orten gespeichert ist, auf welche durch die Anzeigenadresse 6 gezeigt wird, welche durch den Anzeigeadressen-Erzeugungsschaltkreis 5 bereitgestellt wird, wird aus den Anzeigespeichern 71 und 72 ausgelesen. Die beiden Informationen in 8- Bit-Länge werden in den Parallel-/Seriell-Umwandlungsschaltkreis 10 als Anzeigedaten 81 und 82 eingespeist. Der Parallel-/Seriell-Umwandlungs­ schaltkreis 10 wandelt die 8-Bit-Anzeigedaten 81 und 82 in bit-serielle Daten um, wobei jedes Bit einen Punkt darstellt, und die sich ergeben­ den Punktdaten 111 und 112 werden in die Nachschlagetabelle 12 einge­ speist.

Die Nachschlagetabelle 12 speichert vier Sätze von Farbinformation, welche durch den Computer MPU (nicht gezeigt), wie oben erwähnt, voreingestellt worden sind, und sie sendet selektiv einen von vier Sätzen von Farbinformation als Farbdaten an die CRT-Anzeigeeinheit 17 als Antwort auf den Wert der Punktdaten 111 und 112.

Der Anzeigeadressen-Erzeugungsschaltkreis 5 erzeugt die Anzeigeadressen für einen Datenübertragungsblock sequentiell, und folglich wird die CRT- Anzeigeeinheit 17 mit Anzeigedaten für einen Datenübertragungsblock als Farbdaten 13 versorgt. Die CRT-Anzeigeeinheit 17 zeigt die punktartigen Farbdaten 13 als visuelle Information an, und in Antwort auf das hori­ zontale Synchronisationssignal 19, welches erzeugt wird, nachdem m Punkte angezeigt worden sind, zeigt sie Daten auf der nächsten Zeile an. Dieser Betrieb wird für n Zeilen wiederholt, und die Sequenz kehrt auf die obere Zeile zurück als Antwort auf das vertikale Synchronisations­ signal 18. Durch die Iteration der obigen Operationen wird in den Anzeigespeichern 71 und 72 gespeicherte Anzeigeinformation auf der CRT-Anzeigeeinheit 17 angezeigt.

Im allgemeinen sorgen konventionelle Anzeigegeräte, welche für Informa­ tionsverarbeitungsapparaturen, wie Datenstationen und Personalcomputer verwendet werden, dafür, daß ihre Anzeigesteuerungsvorrichtung sich mit der Verringerung von an dem Anzeigeschirm erzeugtem Rauschen befaßt während eines Lesezugriffs, der von der MPU auf die Nachschlagetabelle getätigt wird, welche die aus dem Anzeigedatenspeicher (wird als "VRAM" bezeichnet) ausgelesenen Daten in Daten umwandelt, welche das Format der Anzeigeeinheit während der Zeitdauer haben, während der Anzeigedaten in den Schirm eingespeist werden (wird als "Anzeige­ periode" bezeichnet), wie in der ungeprüften japanischen Patentveröffentli­ chung Nr. 62-1 61 194 beschrieben.

In letzter Zeit machen Datenstationen einen Übergang der Nachfrage durch von dem Typ, den man auf den Schreibtisch stellt, unter Ver­ wendung einer CRT-Anzeigeeinheit zu dem Typ, den man auf dem Schoß hält, welcher kompakter und raumsparender ist durch Verwenden einer Flüssigkristallanzeigetafel. Um der Nachfrage gerecht zu werden, kann man sich vorstellen, daß die konventionelle Anzeigesteuerungsvor­ richtung mit einem zusätzlichen Schnittstellenschaltkreis für die Flüssig­ kristalltafel versehen wird und als ein LSI-Schaltkreis einschließlich der peripheren Schaltkreise hergestellt wird, wobei eine weitergehende Kom­ paktheit erreicht wird. Der oben erwähnte Stand der Technik birgt jedoch Schwierigkeiten der LSI-Herstellung, insbesondere CMOS (Com­ plementary Metal Oxide Semiconductor) LSI-Herstellung. Die Probleme werden mit Bezug auf Fig. 3 erklärt, welche ein Blockdiagramm einer von Fig. 1 abgeleiteten Anzeigesteuerungsvorrichtung ist, mit einem Schnittstellenschaltkreis für eine derartige Flachanzeigetafel, wie eine daran angefügte Flüssigkristallanzeigetafel. Abschnitte, die identisch sind mit denen von Fig. 1, werden mit den gleichen Symbolen bezeichnet, und ihre gleiche Anordnung und Betrieb werden nicht erklärt.

In der Figur wird durch 15 ein Seriell-/Parallel-Umwandlungsschaltkreis dargestellt, welcher die aus der Nachschlagetabelle 12 ausgelesenen Farbdaten 13 umwandelt in Daten einer gewissen Anzahl von Bits für die Flachanzeigetafel in Übereinstimmung mit dem Punkttakt 2, und 161 bis 164 sind Farbdaten, die durch den Seriell-/Parallel-Umwandlungs­ schaltkreis 15 bereitgestellt sind, d. h. 4-Bit-Farbdaten für vier Punkte in diesem Beispiel. Durch 171 angedeutet ist eine Flachanzeigetafel mit einer Schirmfläche von m Punkten mal n Zeilen, 20 ist ein Anzeigeer­ möglichungssignal, welches die Anzeigeperiode anzeigt, und 21 ist ein Datenverschiebungssignal. Die Flachanzeigetafel 171 arbeitet so, daß die Farbdaten 161 bis 164 sequentiell speichernd gesetzt werden als Antwort auf das Datenverschiebungssignal 21 und, nachdem Farbdaten von m Punkten für eine Linie speichernd gesetzt worden sind, zeigt sie Daten als visuelle Information als Antwort auf das horizontale Synchronisations­ signal 19 an, welches für eine Taktperiode für jede Zeile erzeugt wird. Diese Operation wird für n Linien wiederholt, um dadurch einen Daten­ übertragungsblock eines Bildes anzuzeigen.

Angenommen, die Flachanzeigetafel 171 hat eine Auflösung von 1280 Punkten mal 1024 Linien und eine Bildfrequenz von 70 Hz, benötigt der Punkttakt 2 eine Frequenz f_DCLK wie folgt:

f_DCLK 1280 × 1024 × 70 = 92 MHz.

Dementsprechend müssen der Zeitgabesignalerzeugungsschaltkreis 3, der Parallel-/Seriell-Umwandlungsschaltkreis 10, die Nachschlagetabelle 12 und der Seriell-/Parallel-Umwandlungsschaltkreis 15 mit einer mit 100 MHz vergleichbaren Geschwindigkeit arbeiten, was für die Schaltkreisintegration hoher Dichte, welche auf den gewöhnlichen CMOS-Gatteranordnungen oder dergleichen basiert, aufgrund von Schwierigkeiten in dem Zeitgabe­ entwurf (wenn nicht unmöglich) und auch wegen erhöhter Leistungsdis­ sipation zu schnell ist.

Die vorliegende Erfindung hat die Absicht, die vorhergehenden Unzuläng­ lichkeiten des Standes der Technik zu überwinden, und ihr erstes Ziel ist, ein Anzeigesteuerungsverfahren und -gerät bereitzustellen, welche nicht die Probleme der Zeitgabe und Leistungsdissipation aufgrund einer hohen Betriebsfrequenz aufweisen, wenn sie entworfen sind für eine Integration hoher Dichte mit CMOS-Gatteranordnungen oder dergleichen.

Ein anderes Ziel der Erfindung besteht darin, ein Anzeigedatensteue­ rungsverfahren und eine Apparatur bereitzustellen, welche ein Schirmrau­ schen verringern, das erzeugt wird durch Vermischen von anderen als den korrekten Anzeigedaten in der Anzeigeausgabe aufgrund eines Lesezugriffs, der durch die MPU während der Anzeigeperiode getätigt wird.

Das erste Ziel wird erreicht durch die Bereitstellung einer Einrichtung zum gleichzeitigen Lesen mehrfacher Sätze von Farbinformation aus der Nachschlagetabelle und durch den parallelen Betrieb von Schaltkreissyste­ men in der Anzeigesteuerungsvorrichtung.

Das zweite Ziel wird erreicht durch den derartigen Betrieb der Nach­ schlagetabelle, daß für eine Schaltkreiskonfiguration des k-Bit-Parallelbe­ triebs (k 2) ein Lesezugriff zu der n-ten (n k) Nachschlagetabelle durch die MPU während der Anzeigeperiode erfüllt wird durch die Bereitstellung von Anzeigedaten von der (n+1)-ten oder (n-1)-ten Nachschlagetabelle. Alternativ wird es erreicht durch das Aussenden eines Mittelwertes von Anzeigedaten von der (n+1)-ten und (n-1)-ten Nachschlagetabelle für Anzeigedaten für die n-te Nachschlagetabelle. Alternativ wird es erreicht durch das Aussenden von Anzeigedaten für die n-te Nachschlagetabelle durch deren Abschätzung, basierend auf Interpolation von Anzeigedaten der ersten, zweiten, . . . (n-1)-ten, (n+1)-ten, (k-1)-ten und k-ten Nachschlagetabelle.

Der parallele Lesebetrieb der Nachschlagetabellen für Farbinformation für die Anzeige eliminiert seriellen Betrieb in der Anzeigesteuerungsvor­ richtung, und er gestattet eine niedrigere Punkttaktfrequenz und gestattet es, sich mit den Problemen der Zeitgabe und Leistungsdissipation zu befassen beim Erzielen einer Integration hoher Dichte.

In der Schaltkreiskonfiguration des k-Bit (k 2) Parallelbetriebs, wird ein Lesezugriff auf die n-te Nachschlagetabelle durch die MPU während der Anzeigeperiode erfaßt, und dann werden Anzeigedaten der (n+1)- ten oder (n-1)-ten Nachschlagetabelle zu ihr gesendet, was zu densel­ ben Anzeigedaten der n-ten, (n+1)-ten und (n-1)-ten Nachschlageta­ bellen führt, und folglich kann ein Bildschirmrauschen verringert werden.

Durch das Bereitstellen eines Mittelwertes von Anzeigedaten der (n+ 1)-ten und (n-1)-ten Nachschlagetabelle für die Anzeigedaten der n-ten Nachschlagetabelle, werden die Differenzen der Töne oder Farben zwi­ schen den (n-1)-ten und n-ten Anzeigedaten und den n-ten und (n+1)-ten Anzeigedaten gleichgemacht, und folglich kann ein Schirm­ rauschen verringert werden.

Durch das Bereitstellen von Anzeigedaten durch deren Abschätzen, basierend auf der Interpolation von Anzeigedaten der ersten, zweiten, (n-1)-ten, (n+1)-ten, . . . (k-1)-ten und k-ten Nachschlagetabelle, werden Anzeigedaten dargestellt, welche näherungsweise den inhärenten Anzeigedaten der n-ten Nachschlagetabelle gleich sind, und folglich kann ein Bildschirmrauschen verringert werden.

Fig. 1 ist ein Blockdiagramm, das die Anordnung einer konventionellen Anzeigesteuerungsvorrichtung zeigt;

Fig. 2 ist ein Blockdiagramm der Nachschlagetabelle, welche in der Anordnung der Fig. 1 verwendet wird;

Fig. 3 ist ein Blockdiagramm, welches eine andere konventionelle Anzeigesteuerungsvorrichtung zeigt;

Fig. 4 ist ein Blockdiagramm der Anzeigesteuerungsvorrichtung für eine Flachanzeigetafel, die sich auf ein Ausführungsbeispiel der Erfin­ dung stutzt;

Fig. 5 ist ein Blockdiagramm der parallelen Nachschlagetabelle, welche in der Anordnung von Fig. 4 verwendet wird;

Fig. 6 ist ein Blockdiagramm, welches eine modifizierte parallele Nach­ schlagetabelle als das zweite Ausführungsbeispiel der Erfindung zeigt;

Fig. 7 ist ein Blockdiagramm der Anzeigesteuerungsvorrichtung, welche sich auf das dritte Ausführungsbeispiel der Erfindung stützt;

Fig. 8 ist ein detailliertes Blockdiagramm der parallelen Nachschlageta­ belle, welche in der Anordnung von Fig. 7 verwendet wird;

Fig. 9 ist ein Blockdiagramm des Anzeigedatenselektors, welche in der Anordnung von Fig. 7 verwendet wird;

Fig. 10 ist ein Zeitgabediagramm, welches den Betrieb des Anzeige­ datenselektors zeigt;

Fig. 11 ist ein Blockdiagramm des Anzeigedatenselektors, welches sich auf das vierte Ausführungsbeispiel der Erfindung stützt;

Fig. 12 ist ein Blockdiagramm des Anzeigedatenselektors, gestützt auf das fünfte Ausführungsbeispiel der Erfindung;

Fig. 13 ist ein Blockdiagramm des Anzeigedatenselektors, gestützt auf das sechste Ausführungsbeispiel der Erfindung;

Fig. 14 ist ein Blockdiagramm des Anzeigedatenselektors, gestützt auf das siebte Ausführungsbeispiel der Erfindung;

Fig. 15 und 16 sind ein Blockdiagramm der Anzeigesteuerungsvor­ richtung, gestützt auf das achte Ausführungsbeispiel der Erfin­ dung und ein detailliertes Blockdiagramm der in ihr verwende­ ten parallelen Nachschlagetabelle.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird beschrieben mit Bezugnahme auf die Zeichnungen.

Fig. 4 ist ein Blockdiagramm der Anzeigesteuerungsvorrichtung für ein Flachanzeigegerät, welches sich auf ein Ausführungsbeispiel dieser Erfin­ dung stützt. In der Figur ist durch 1a ein Oszillator gezeigt, welcher einen Grundhaupttakt 2a erzeugt, wobei jeder Impuls erzeugt wird für jeden x-ten Punkt (x ist eine ganze Zahl größer als 1), und 3a ist ein Zeitgabesignal-Erzeugungsschaltkreis, welcher verschiedene Zeitgabesignale von dem Haupttakt 2a erzeugt. 22 ist ein Datenbreite-Umwandlungs­ schaltkreis, 231 und 232 sind Anzeigeblockdaten einer x-Punktbreite und 24 ist eine parallele Nachschlagetabelle. 251 bis 254 sind Farbdaten, und 27 ist eine Anzeigeschnittstelle zum Bereitstellen der Farbdaten 251 bis 254 an eine Flachanzeigetafel 271.

Durch 29 angezeigt ist eine MPU, welche das Gesamtsystem steuert, 30 ist ein Signalbus, durch welchen die MPU 29 die Adresse, Daten- und Steuersignale zwischen den Schaltkreisblöcken hin- und herschiebt. 31 sind die Adressen und Daten, welche an die Anzeigespeicher 71 und 72 angelegt werden, wobei Anzeigedaten sequentiell in diesen Anzeigespei­ chern durch die MPU 29 gespeichert werden, z. B. während jeder ver­ tikalen Austastperiode. Auf Abschnitte, die zu Fig. 1 und Fig. 3 identisch sind, wird durch die gleichen Symbole verwiesen, und ihre gleiche Anord­ nung und Betrieb werden nicht erklärt. Für die Einfachheit der folgen­ den Erklärung wird die Anzahl von Punkten x auf vier festgelegt.

Der Datenbreite-Umwandlungsschaltkreis 22 wandelt die aus den Anzeige­ speichern 71 und 72 ausgelesenen 8-Bit-Anzeigedaten 81 und 82 in 4-Bit- Daten für alle vier Punkte um, um dem Eingabedatenformat der Flach­ anzeigetafel 171 als Antwort auf den Haupttakt 2a gerecht zu werden, und sendet die sich ergebenden Blockdaten 231 und 232 an die parallele Nachschlagetabelle 24. Die parallele Nachschlagetabelle 24 spricht auf jede der vier Kombinationen der vier Bit von Blockdaten 231 und 232 an, wobei jedes Bit-Werte von 21 und 20 hat, um selektiv eine der vier Arten von 4-Bit-Farbdaten 251 bis 254 auszusenden.

Fig. 5 zeigt die Anordnung der parallelen Nachschlagetabelle 24, und sie wird zusammen mit Fig. 4 erklärt. In Fig. 5 wird durch 261 durch die MPU 29 bereitgestellte Bildinformation dargestellt, 262 sind die von der MPU 29 bereitgestellten Adreß- und Steuersignale, 121 ist ein Dekodie­ rer, welcher die Adreß- und Steuersignale 262 dekodiert, um vier Arten von dekodierten Ausgaben zu erzeugen, 122a bis 122d sind von dem Dekodierer 121 erzeugte Schreibsignale, und 123a bis 123d sind 4-Bit- Register, welche jeweils Bildinformation 261 speichernd setzen, indem sie durch die entsprechenden Schreibsignale 123a bis 123d mit Impulsen beaufschlagt werden. Dementsprechend stellt die MPU 29 gewisse Werte für die Adreß- und Steuersignale 262 bereit, um Farbinformation 261 aus 16 Farben von 4-Bit-Daten selektiv an eines der Register 123a bis 123d zu setzen.

Durch 124a bis 124d angezeigt ist aus den Registern 123a bis 123d ausgelesene Farbinformation. 321 ist ein 2-Bit-Auswahlsignal, welches von einem Bit höchster Ordnung (Bit 3) der Blockdaten 231 und 232 erzeugt wird, und ähnlich sind 322, 323 und 324 jeweils 2-Bit-Auswahlsignale, welche von Bit 2, bzw. Bit 1 bzw. Bit 0 der Blockdaten erzeugt werden. Durch 125 angezeigt ist ein Selektor, welcher selektiv eine seiner vier Eingaben 124a bis 124d als Antwort auf das 2-Bit-Auswahlsignal 321 führt, und ähnlich sind 126, 127 und 128 Selektoren zum Bereitstellen einer der vier Eingaben als Antwort auf die entsprechenden Auswahlsi­ gnale 322, 323 und 324. Die Bildinformation 124a bis 124d wird in die vier Selektoren 125 bis 128 parallel eingespeist, und einer von ihnen sendet Bildinformation als eine der Bilddaten 251 bis 254 aus als Ant­ wort auf eine spezifische Bit-Kombination der Bits 3 bis 0 der Block­ daten 231 und 232, d. h. Bildinformation 124a für "00", 124b für "01", 124c für "10" und 124d für "11". Entsprechend senden die parallel an­ geordneten Selektoren 125 bis 128 unterschiedliche Bildinformation aus, und zwar als Bilddaten 251 bis 254 als Antwort auf verschiedene 2-Bit- Werte der Auswahlsignale 321 bis 324. Angenommen, daß Bit 3 bis Bit 0 der Blockdaten 231 und 232 Anzeigedaten für den 4l-ten Punkt, (4l+1)-ten Punkt, (4l+2)-ten Punkt und (4l+3)-ten Punkt sind (wobei l eine positive ganze Zahl ist), dann gehören die Bilddaten 251 zu dem 4l-ten Punkt, Bilddaten 252 zu dem (4l+1)-ten Punkt, Bild­ daten 253 zu dem (4l+2)-ten Punkt und Bilddaten 254 zu dem (4l+3)-ten Punkt. Diese Schaltkreisanordnung ermöglicht es, Bilddaten von vier aufeinanderfolgenden Punkten gleichzeitig und unabhängig ausge­ lesen zu werden.

Wieder bezugnehmend auf Fig. 4 synchronisiert die Anzeigeschnittstelle 27 die von der parallelen Nachschlagetabelle 24 mit dem Datenverschie­ bungssignal ausgelesenen Bilddaten 251 bis 254, und sendet die verblei­ benden Bilddaten 161 bis 164 zu der Flachanzeigetafel 171. Die Flach­ anzeigetafel 171 empfängt die Bilddaten 161 bis 164 als Anzeigedaten für den 4l-ten Punkt, (4l+1)-ten Punkt, (4lf+2)-ten Punkt und (4l+3)- ten Punkt (wobei l eine positive ganze Zahl ist), und zeigt die Daten an, welche sich auf 16 Arten von Bildinformation gründen, die durch die vier Bit jeder Daten getragen wird.

Entsprechend diesem Ausführungsbeispiel macht die Steuerungsvorrichtung ihren internen Prozeß 4-Bit-parallel, und die Grundtaktfrequenz kann auf ein Viertel verringert werden. Obwohl dieses Ausführungsbeispiel der Fall des 4-Bit-Parallelbetriebs ist, ist es möglich, den x-Bit-Parallelbetrieb durch die Bereitstellung von x Sätzen von Selektoren in der parallelen Nachschlagetabelle 24 zu haben (wo x eine ganze Zahl größer als 1 ist), und um durch den Betrieb des Oszillators 1a einen Grundtaktimpuls für jeden x-ten Punkt zu erzeugen und durch den Betrieb des Datenbreite- Umwandlungsschaltkreises 22 die Anzeigedaten 81 und 82 in x-Bit-Breiten für jeden x-ten Punkt umzuwandeln, und folglich kann die Grundtaktfrequenz auf 1/x verringert werden.

Indem man die Flachanzeigetafel 171 so entwirft, daß ihre Eingabedaten­ breite der Anzahl von Punkten x der parallelen Verarbeitung gleichge­ macht ist, kann der Seriell-/Parallel-Umwandlungsschaltkreis eliminiert werden. Obwohl in diesem Ausführungsbeispiel die parallele Nachschlage­ tabelle 24 aus Registern und Selektoren gebildet ist, ist die Erfindung nicht auf diese Anordnung beschränkt, sondern eine andere Hardware- Anordnung (z. B. Speicher), welche gleichzeitig eine Vielzahl von Sätzen von Bildinformation ausliest, welche durch die MPU eingestellt worden sind, kann verwendet werden.

Fig. 6 zeigt das zweite Ausführungsbeispiel der vorliegenden Erfindung, das eine Modifikation der in Fig. 5 gezeigten parallelen Nachschlageta­ belle ist. Die parallele Nachschlagetabelle 24 von Fig. 6 stellt einen unabhängigen Selektor 129 bereit für einen durch die MPU 29 getätigten Lesezugriff. Der grundlegende Betrieb der parallelen Nachschlagewelle 24 ist dem der Fig. 5 identisch. Der Dekodierer 1211 dekodiert die Adreß­ und Steuersignale 262 und sendet die Schreibsignale 122a bis 122d an die entsprechenden Register 123a bis 123d aus und das Leseauswahlsignal 125 an den Selektor 129.

Der Selektor 129 sendet selektiv eine der vier Bildinformationen 124a bis 124d als Antwort auf den Wert des Auswahlsignals 325 aus, was ver­ gleichbar ist zu den Auswahlsignalen 321 bis 324, und zwar zu den verbleibenden vier Selektoren 125 bis 128. Die MPU 29 stellt gewisse Werte für die Adreß- und Steuersignale 262 ein, wobei eines der Regi­ ster 123a bis 123d zum Schreiben oder Lesen der Bildinformation 261 dafür ausgewählt wird. Gemäß dem zweiten Ausführungsbeispiel kann die Grundtaktfrequenz durch den parallelen Betrieb gesenkt werden, und das Auftreten von Anzeigerauschen aufgrund eines MPU-Lesezugriffs kann unterdrückt werden.

Im folgenden wird das dritte Ausführungsbeispiel der Erfindung im Detail beschrieben. Der Anmelder der vorliegenden Erfindung hat in der zuvor erwähnten ungeprüften japanischen Patentveröffentlichung Nr. 62-1 61 194 die Anordnung zum Verringern von Bildschirmrauschen vorgeschlagen, welche in einem Lesezugriff auf die Nachschlagetabelle auftreten. Das folgende Ausführungsbeispiel der vorliegenden Erfindung ersinnt die Verringerung von Bildschirmrauschen, welches durch einen MPU-Lesezu­ griff in einer x-Bit-Parallelschaltkreis-Konfiguration verursacht wird.

Fig. 7 ist ein Blockdiagramm, welches das dritte Ausführungsbeispiel der Erfindung zeigt, welche die Grundanordnung mit Fig. 4 teilt. Durch 2001 angedeutet ist eine MPU, 2003 ist ein Signalbus und 2008 ist ein Adres­ senerzeugungsschaltkreis, welcher mit dem Anzeigeadressen-Erzeugungs­ schaltkreis 5 in dem vorhergehenden Ausführungsbeispiel vergleicht. Ein VRAM 2010 vergleicht mit dem Anzeigespeicher (A, B) 71 und 72, und ein Anzeigesteuerungsschaltkreis 2021 vergleicht mit dem Datenbreite-Um­ wandlungsschaltkreis 22 und dem Zeitgabesignal-Erzeugungsschaltkreis 3a, etc., des vorhergehenden Ausführungsbeispiels. Die Paletten 2140 bis 2143 stellen die parallele Nachschlagetabelle 24 in dem vorhergehenden Aus­ führungsbeispiel dar. Eine LCD-Schnittstelle 2031 vergleicht mit der Anzeigeschnittstelle 29, und eine LCD-Tafel 2033 vergleicht mit der Flachanzeigetafel 171 des vorhergehenden Ausführungsbeispiels. Ein Merkmal dieses Ausführungsbeispiels ist die Bereitstellung eines Anzeige­ datenselektors 2034 zum Schalten von Palettenausgabedaten zwischen den Paletten 2140 bis 2143 und der LCD-Schnittstelle 2031.

Fig. 8 zeigt die Anordnung der parallelen Nachschlagetabelle, welche von den Paletten 2140 bis 2143 gebildet ist. Jede Palette hat ein Paar von Schreib- und Leseanschlüssen und einen Speicher 2240 (bis 2243) gleicher Kapazität. Dargestellt durch 20051 ist das Adressensignal, 20052 ist die Schreibfarbinformation, 20053 ist die Lesefarbinformation, 1006 ist das Schreibsignal und 1042 ist ein Selektor zum Schalten der Leseadressen 2125 des Speichers 2243 in Abhängigkeit von der Ausgabe des UND- Gatters 1039. Wenn die MPU 2001 einen Lesezugriff auf die parallele Nachschlagetabelle 24 tätigt, werden das Schreibsignal 1006 und das Chip-Auswahlsignal 2007 aktiv, das Speicherschreibsignal 1007 wird durch das UND-Gatter 104-0 aktiviert, und die gleiche Bildinformation wird in die gleiche Adresse der Speicher 2040 bis 2043 in die parallele Nach­ schlagetabelle 24 geschrieben. Wenn die MPU 2001 einen Lesezugriff auf die parallele Nachschlagetabelle 24 tätigt, werden das Lesesignal 2006 und Chip-Auswahlsignal 2007 aktiv, der Selektor 1042 schaltet, die MPU sendet eine Adresse 20051 für die Leseadresse 2125 aus, und die Farb­ information 20053 (2029) wird ausgelesen.

Fig. 9 zeigt eine spezifische Anordnung des Anzeigedatenselektors 2034 in Fig. 7. Durch 2039 angezeigt ist ein UND-Gatter zum Erfassen des Lesesignals 2006 und Chip-Auswahlsignals 2007, welches durch die MPU an die Paletten ausgesendet wird, und 2042 ist ein Selektor zum Schalten der Palettenausgabedaten in Abhängigkeit von der Ausgabe des UND- Gatters 2039.

Fig. 10 (b) ist ein Zeitgabediagramm, welches den Betrieb des in Fig. 9 gezeigten Anzeigedatenselektors zeigt.

Beim Anzeigen der Anzeigedaten 2011, die in dem VRAM 2010 durch die MPU 2001 gespeichert worden sind, auf der LCD-Tafel 2033 in Fig. 7 werden die Anzeigedaten von der VRAM 2010 ausgelesen und, nach­ dem der Austast- und Maskiervorgang durch den Anzeigesteuerungsschalt­ kreis 2021 durchgeführt worden ist, in die Paletten 2140 bis 2143 einge­ geben, welche dann Daten 2026 bis 2029 aussenden, die den eingegebe­ nen Anzeigedaten 2022 bis 2025 entsprechen.

Der Betrieb, dem ein durch die MPU 2001 auf die Palette 2143 wäh­ rend der Anzeigeperiode getätigter Lesezugriff folgt, wird mit Bezug auf Fig. 9 und 10 erklärt. Wenn das Lesesignal 2006 und Chip-Auswahlsignal 2007 aktiv werden, wirkt das UND-Gatter 1039 auf den Selektor 2042 ein, um die Ausgabedaten 2028 für die Anzeigedaten 2038 auszusenden. Im Unterschied zu dem gewöhnlichen in Fig. 10(a) gezeigten Auslesebe­ trieb läßt der in Fig. 10(b) gezeigte Betrieb den Palettenzugriff am Punkt A beginnen, und "Anzeige 6" und "Anzeige 10" werden an einen Ort gebracht, wo die Auslese-Farbinformation bei 0053 der MPU (Fig. 10(a)) gewöhnlich hingebracht wird. Indem man die Anzeigedaten der Palette, auf die durch die MPU 2001 zugegriffen wird, mit den Anzeige­ daten einer anderen Palette ersetzt, werden die Anzeigedaten daran gehindert, durch die Daten zusammenzubrechen, welche das Ergebnis eines Lesezugriffs durch die MPU sind. Auf diese Weise werden die Anzeigedaten einer Palette, neben einer zugegriffenen Palette als die Anzeigedaten für die zugegriffene Palette ausgesendet, und das Auftreten von Bildschirmrauschen kann verringert werden. In diesem Ausführungs­ beispiel, in welchem Daten von der Palette 2143 ausgelesen werden für die Daten des MPU-Lesezugriffs, werden die Anzeigedaten 2038 bereitge­ stellt, indem man die Palettenausgabedaten 2028 und 2029 vertauscht. Jedoch ist diese Erfindung nicht auf dieses Schema beschränkt. In einer Schaltkreisanordnung z. B., in der die Palette, von der als Antwort auf den MPU-Lesezugriff ausgelesen wird, die Palette 2142 ist, werden die Palettenausgabedaten 2027 und 2028, oder 2029 und 2028 in den Selek­ tor eingegeben. Die Palettenausgabedaten, welche durch Schalten während des MPU-Lesezugriffs ausgesendet werden, sind von einer Palette, welche sich entweder vor oder nach der Palette befindet, von der ausgelesen werden soll.

Das vierte Ausführungsbeispiel der Erfindung ist die Anordnung des Anzeigedatenselektors 2034, wie in Fig. 11 gezeigt, für die Anzeigesteue­ rungsvorrichtung des in Fig. 7 gezeigten dritten Ausführungsbeispiels. Fig. 10(c) ist ein Zeitgabediagramm, welches den Anzeigebetrieb zeigt, welcher sich auf den Anzeigedatenselektor von Fig. 11 gründet.

In Fig. 11, angegeben durch 2039, ist ein UND-Gatter zum Erfassen des Lesesignals und Chip-Auswahlsignals 2007, welches von der MPU an die Palette ausgesendet wird, 2043 ist ein Addierer, welcher die Paletten­ ausgabedaten 2029 und 2027 der Paletten summiert, welche vor und nach der Palette des MPU-Lesezugriffs liegen, 2045 ist ein Schaltkreis, welcher die summierten Daten 2044 halbiert, und 2042 ist ein Selektor; welcher die auszusendenden Palettenausgabedaten in Abhängigkeit von der Aus­ gabe des UND-Gatters 2039 schaltet. In dem zweiten Ausführungsbeispiel wird angenommen, daß die MPU einen Lesezugriff tätigt, um Paletten­ daten von der Palette 2142 auszulesen, welche die Palettenausgabedaten 2028 bereitstellt.

Der Anzeigebetrieb, wenn die MPU einen Lesezugriff auf die Palette 2142 während der Anzeigeperiode getätigt hat, wird mit Bezugnahme auf Fig. 11 und Fig. 10(c) erklärt. Wenn das Lesesignal 2006 und Chip­ auswahlsignal 2007 aktiv werden, schaltet das UND-Gatter 2039 den Selektor 2042 so, daß er die Anzeigedaten 2037 bereitstellt, indem er die Palettenausgabedaten 2027 und 2029 summiert und das Ergebnis durch 2 teilt, d. h. ein Mittelwert gebildet wird von diesen Palettenausgabedaten der Paletten 2141 und 2143, welche vor und nach der Palette 2142 sind. In dem Beispiel von Fig. 10(c) beginnt der Palettenzugriff bei Punkt A, und eine Mittelwert-"Anzeige 6′" der "Anzeige 7" und "Anzeige 5", und eine Mittelwert "Anzeige 10′" der "Anzeige 11" und "Anzeige 9" werden an einen Ort gebracht, wo die Ausleseinformation 20053 gewöhnlich hingebracht wird. In dem zweiten Ausführungsbeispiel werden Anzeige­ daten einer Palette neben der Auslesepalette intakt für die MPU-Lesezu­ griff Anzeigedaten bereitgestellt, während in dem dritten Ausführungsbei­ spiel ein Mittelwert von Anzeigedaten beider danebenliegender Paletten bereitgestellt wird, was die Änderung des Tons zwischen beiden daneben­ liegenden Anzeigedaten gleichmacht, und folglich wird es möglich, das Auftreten von Bildschirmrauschen zu verringern. In dem in Fig. 11 gezeigten Beispiel, in welchem Daten von der Palette 2142 bei einem Lesezugriff ausgelesen werden, werden die Anzeigedaten 2037 bereitge­ stellt durch Schalten zwischen Ausgabedaten 2028 und einem Mittelwert der Palettenausgabedaten 2027 und 2029, und die durch den MPU-Lese­ zugriff ausgelesene Palette und die Palettenausgabedaten, welche in den Selektor eingegeben werden sollen, sind nicht auf dieses Ausführungs­ beispiel beschränkt. Vielmehr kann die Schaltkreisanordnung so sein, daß die Palettenausgabedaten, welche durch Schalten während des MPU-Lese­ zugriffs bereitgestellt sind, ein Mittelwert der Ausgabedaten beider Palet­ ten sind, welche sowohl vor als auch nach der Auslesepalette liegen. Jedoch ist die Schaltkreisanordnung dieses Ausführungsbeispiels nur wirksam für monochrome Anzeigedaten, und sie kann sich nicht mit Farbanzeigedaten auseinandersetzen.

Das fünfte Ausführungsbeispiel dieser Erfindung ist die Anordnung des Anzeigedatenselektors 2034, wie in Fig. 12 für die Anzeigesteuerungsvor­ richtung des vierten Ausführungsbeispiels gezeigt. Das Zeitgabediagramm von Fig. 10(c) zeigt auch den Anzeigebetrieb, welcher sich auf den Anzeigedatenselektor von Fig. 12 stützt. Das fünfte Ausführungsbeispiel unterscheidet sich von dem vierten Ausführungsbeispiel durch den Anzei­ gedatenselektor 2034, welcher auf Farbanzeigedaten abzielt, im Gegensatz zu dem des vorhergehenden Ausführungsbeispiels für monochrome Anzei­ gedaten. Farbanzeigedaten bestehen aus drei Farbkomponenten einschließ­ lich rot (R), grün (G) und blau (B), wie in Fig. 12 gezeigt. In diesem Zusammenhang sind die Paletten dazu entworfen, die RGB-Komponenten bereitzustellen, und Mittelschaltkreise sind bereitgestellt, um sich der R-, G- und B-Komponenten unabhängig anzunehmen. Für einen Lesezugriff auf die Palette 2142 während der Anzeigeperiode werden Mittelwerte der Palettenausgabedaten 2027 und 2029 der Paletten 2141 und 2143 vor und hinter der Auslesepalette 2142, welche für die R-, G- und B-Komponen­ ten getrennt bewertet werden, für die Anzeigedaten 2037 ausgesendet.

Entsprechend dem vierten Ausführungsbeispiel werden Mittelwerte und Anzeigedaten benachbarter Paletten für die R-, G- und B-Komponenten getrennt bewertet und für die Ausgabeanzeigedaten der Palette bei dem MPU-Lesezugriff ausgesendet, und folglich wird es möglich, das Auftreten von Bildschirmrauschen zu verringern. In dem Beispiel von Fig. 12, in welchem Daten von der Palette 2142 bei dem MPU-Lesezugriff ausgele­ sen werden, werden die Anzeigedaten 2037 ausgesendet, indem man zwischen den Palettenausgabedaten 2028 und dem Mittelwert der Palet­ tenausgabedaten 2027 und 2029 schaltet, aber die Palette von der für den MPU-Lesezugriff ausgelesen wird und die in den Selektor einzuge­ benden Palettenausgabedaten sind nicht auf die Art und Weise dieses Ausführungsbeispiels beschränkt. Dafür kann die Schaltkreisanordnung so sein, daß die Palettenausgabedaten welche durch Schalten während dem MPU-Lesezugriff ausgesendet werden, ein Mittelwert von Ausgabedaten beider Paletten sind, welche vor und hinter der Auslesepalette sind.

Das sechste Ausführungsbeispiel dieser Erfindung ist die Anordnung des Anzeigedatenselektors 34, wie in Fig. 13 gezeigt, für die Anzeigesteue­ rungsvorrichtung des vierten Ausführungsbeispiels. Das Zeitgabediagramm von Fig. 10(c) zeigt auch den Anzeigebetrieb, der sich auf den Anzeige­ datenselektor von Fig. 13 stützt.

In Fig. 13 ist durch 2039 ein UND-Gatter zum Erfassen eines Zugriffs auf eine Palette dargestellt, 2047 ist ein Schaltkreis, der den Wert der Palettenausgabedaten 2028 durch die Interpolation von Werten der Palettenausgabedaten 2029, 2027 und 2026 bewertet, und 2042 ist ein Selektor, welcher auszusendende Palettenausgabedaten in Abhängigkeit von der Ausgabe des UND-Gatters 2029 schaltet. Wenn in diesem Schaltkreisaufbau die MPU einen Zugriff auf die Palette 2142 während der Anzeigeperiode tätigt, wirkt das UND-Gatter 2039, welches einen Lesezugriff auf die Palette erfaßt, auf den Selektor 2042 ein, so daß Daten 2048, welche durch Interpolation von Ausgabedaten 2029, 2027 und 2026 aller nicht ausgelesenen Paletten erzeugt werden, für die Anzeigedaten 2037 bereitgestellt werden. In dem Beispiel von Fig. 10(c) beginnt der Palettenzugriff bei Punkt a, und die "Anzeige 6′", welche sich von der Interpolation von "Anzeige 4", "Anzeige 5" und "Anzeige 7" ergibt, und "Anzeige 10′", welche sich von der Interpolation von "Anzeige 8", "Anzeige 9" und "Anzeige 11" ergibt werden an den Ort gebracht, wo Ausleseinformation 20053 der MPU gewöhnlich hingebracht wird. Auf diese Art und Weise werden die Ausgabeanzeigedaten für die Palette des MPU-Lesezugriffs ersetzt durch Daten, welche durch Interpolation von Anzeigedaten benachbarter Paletten bewertet werden, so daß Daten, welche ungefähr gleich den inhärenten Ausgabeanzeigedaten sind, bereit­ gestellt werden, wodurch das Auftreten von Bildschirmrauschen verringert werden kann. In dem Beispiel von Fig. 11, in welchem Daten aus der Palette 2142 bei dem MPU-Lesezugriff ausgelesen werden, werden die Ausgabedaten 2037 durch Schalten zwischen den Palettenausgabedaten 2028 und den interpolierten Daten 2048 bereitgestellt. Die Palette, welche für den MPU-Lesezugriff ausgelesen wird, und die Palettenausga­ bedaten, welche in den Selektor eingegeben werden sollen, sind jedoch nicht auf die Art und Weise dieses Ausführungsbeispiels beschränkt. Dennoch ist die Schaltkreisanordnung dieses Ausführungsbeispiels nur wirksam für monochrome Anzeigedaten, und sie kann sich nicht mit Farbanzeigedaten auseinandersetzen.

Das siebte Ausführungsbeispiel dieser Erfindung ist die Anordnung des Anzeigedatenselektors 34, wie in Fig. 14 für die Anzeigesteuerungsvor­ richtung des sechsten Ausführungsbeispiel gezeigt. Das Zeitgabediagramm von Fig. 10(c) zeigt auch den Anzeigebetrieb, der sich auf den Anzeige­ datenselektor von Fig. 14 stützt.

Das siebte Ausführungsbeispiel unterscheidet sich von dem sechsten Ausführungsbeispiel durch den Anzeigedatenselektor 2034, welcher auf Farbanzeigedaten abzielt, im Gegensatz zu dem des vorhergehenden Ausführungsbeispiels für monochrome Anzeigedaten. Farbanzeigedaten bestehen aus drei Farbkomponenten einschließlich rot (R), grün (G) und blau (B), wie in Fig. 14 gezeigt. Dabei werden Anzeigedaten Inter­ polationsschaltkreise 2047 bereitgestellt, um mit den R-, G- und B-Kom­ ponenten unabhängig zu arbeiten. Für einen Lesezugriff auf die Palette 2142 während der Anzeigeperiode werden Daten 2481, 2482 und 2483, welche durch Interpolation für R-, G- und B-Komponenten der Ausgabe­ daten 2029, 2027 und 2026 von nicht durch die MPU ausgelesenen Palet­ ten erzeugt werden, für die Anzeigedaten 2037 bereitgestellt. Entspre­ chend dem siebten Ausführungsbeispiel werden Daten, welche sich aus Interpolation von Anzeigedaten benachbarter Paletten ergeben, getrennt für die R-, G- und B-Komponenten bewertet und für die Ausgabeanzei­ gedaten der Palette bei dem MPU-Lesezugriff bereitgestellt, so daß Daten, welche ungefähr gleich den inhärenten Ausgabeanzeigedaten sind, bereitgestellt werden, und es schließlich möglich wird, das Auftreten von Bildschirmrauschen zu verringern. In dem Beispiel von Fig. 14 in wel­ chem Daten aus der Palette 2142 bei dem MPU-Lesezugriff ausgelesen werden, werden die Anzeigedaten 2037 bereitgestellt, in dem man zwi­ schen den Palettenausgabedaten 2028 und den interpolierten Daten 2481, 2482 und 2483 schaltet. Dennoch sind die Palette, welche für den MPU- Lesezugriff ausgelesen wird, und die in den Selektor einzugebenden Palettenausgabedaten nicht auf die Art und Weise dieses Ausführungsbei­ spiels beschränkt. Statt dessen kann die Schaltkreisanordnung so sein, daß die Palettenausgabedaten, welche durch Schalten während des MPU-Lese­ zugriffs bereitgestellt werden, Daten sind, welche durch Interpolation von den R-, G- und B-Komponenten anderer zu der Auslesepalette benach­ barter Paletten bewertet werden.

Fig. 15 und Fig. 16 zeigen das achte Ausführungsbeispiel der Erfindung. Ein Merkmal dieses Ausführungsbeispiels ist in der parallelen Nach­ schlagetabelle 24 die Bereitstellung einer Palette 2144, welche sich dem Zugriff von der MPU 2001 widmet. In der im Detail in Fig. 16 gezeig­ ten Anordnung der parallelen Nachschlagetabelle 24 ist die nur für den MPU-Zugriff bestimmte Palette 2144 unabhängig von den vier Paletten 2140 bis 2143 bereitgestellt, welche Anzeigefarbinformation der Flach­ anzeigetafel bearbeiten, und daher beeinträchtigt der durch die MPU 2001 getätigte Lesezugriff nicht die Anzeigefarbinformation. Demgemäß sind die UND-Gatter 1039 und 1042, welche für die Palette, auf welche zugegriffen wird, wie in Fig. 8 gezeigt, nicht mehr nötig. Darüber hinaus kann die Ausgabe der parallelen Nachschlagtabelle 24 intakt an die Flachanzeigetafel 2203 ausgesendet werden, und daher ist der in Fig. 7 gezeigte Anzeigedatenselektor 2034 nicht notwendig.

Obwohl die vorhergehenden Ausführungsbeispiele den Fall einer 4-bit parallelen Schaltkreisanordnung darstellt, ist die vorliegende Erfindung gleichermaßen anwendbar auf andere parallele Schaltkreisanordnungen von 2 Bits oder mehr, wie zum Beispiel von 6-Bit Parallel- und 8-Bit Parallelbetrieb.

Gemäß dem oben im Detail beschriebenen Ausführungsbeispiel dieser Erfindung wird bei dem Anzeigeschaltkreis die Grundtaktfrequenz gesenkt auf 1/2 der Punkttaktfrequenz (bei 2-Bit Parallelbetrieb), 1/4 der Punkt­ taktfrequenz (bei 4-Bit Parallelbetrieb), oder 1/x der Punkttaktfrequenz (bei x-Bit Parallelbetrieb), wobei eine Feinanzeigesteuerungsvorrichtung, welche einen Punkttakt bis zu 100 MHz benötigt, leicht als ein LSI- Bauteil hergestellt werden kann.

Wenn in dem Anzeigeschaltkreis der k-Bit (k 2) Parallelkonfiguration die MPU einen Lesezugriff auf die Nachschlagetabelle während der Anzeigeperiode tätigt, werden die Anzeigedaten für die n-te (n k) Nachschlagetabelle beim MPU-Lesezugriff ersetzt durch die Anzeigedaten der (n+1) -ten oder (n-1)-ten Nachschlagetabelle, und das Auftreten von Bildschirmrauschen kann verringert werden.

Alternativ werden die Anzeigedaten der n-ten Nachschlagetabelle ersetzt mit einem Mittelwert der (n+1)-ten und (n-1)-ten Anzeigedaten, was die Änderung des Tons oder der Farbe zwischen den (n-1)-ten und n- ten Anzeigedaten und zwischen den n-ten und (n+1)-ten Anzeigedaten gleichmacht, und das Auftreten von Bildschirmrauschen kann verringert werden.

Alternativ werden durch Bereitstellen der Anzeigedaten für die n-ten Nachschlagetabelle durch die Interpolation der Anzeigedaten der ersten, zweiten, .., (n-1)-ten, (n+1)-ten, .., und k-ten Nachschlagetabelle Anzeigedaten angezeigt, welche ungefähr gleich den Anzeigedaten der n- ten inhärent anzuzeigenden Nachschlagetabelle sind, und das Auftreten von Bildschirmrauschen kann verringert werden.

Claims (12)

1. Anzeigesteuerungsvorrichtung für ein Flachanzeigegerät mit einem Anzeige­ adressenerzeugungsschaltkreis, welcher Anzeigeadressen sequentiell erzeugt, einem Anzeigespeicher (71, 72, 2010), welcher Anzeigedaten speichert und Anzeigedaten ausliest als Antwort auf eine Anzeigeadresse, welche durch den Anzeigeadressenerzeugungsschaltkreis (5, 2008) bereitgestellt wird,- einer Nach­ schlagetabelle (24), welche aus dem Anzeigespeicher ausgelesene Anzeigedaten in Daten umwandelt mit einem Datenformat, um an eine Anzeigevorrichtung gesendet zu werden, und einer Flachanzeigevorrichtung (171, 2033), welche die von der Nachschlagetabelle bereitgestellten Anzeigedaten anzeigt, wobei die Nachschlagetabelle eine parallele Nachschlagetabelle aufweist einschließlich Speichereinrichtungen (123a-c, 2140-2143) der Anzahl n (wobei n eine ganze Zahl größer als 1 ist) zum Speichern von Farbinformation; und Selektoren (125-128, 2034) der Anzahl m zum unabhängigen Empfangen von n Stücken von aus den n Speichereinrichtungen ausgelesener Farbinformation und Aus­ senden von m Farbinformationen gleichzeitig, indem jede eine von n Stücken von Farbinformation auswählt.

2. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die m Selektoren (125- 128, 2034) der parallelen Nachschlagetabelle jeweils ein Stück Farbinformation unabhängig auswählen als Antwort auf Auswahlsignale der Anzahl m in den von dem Anzeigespeicher ausgelesenen Anzeigedaten.

3. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die Anzahl m der Selektoren (125-128, 2034) der parallelen Nachschlagetabelle gleich 2^l ist (wobei l eine ganze Zahl größer als Null ist).

4. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die parallele Nachschla­ getabelle (24) weiterhin einen Selektor (129) aufweist, welcher unabhängig ist von den m Selektor, zum Empfangen von n Stücken an aus den n Speicher­ einrichtungen ausgelesener Farbinformation, und selektives Aussenden von aus einer willkürlichen Speichereinrichtung ausgelesener Farbinformation als Ant­ wort auf einen durch einen Prozessor getätigten Lesezugriff, welcher die Systemsteuerung für die Anzeigesteuerungsvorrichtung des Flachanzeigegerätes implementiert.

5. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die m Stücke an Farb­ information der parallelen Nachschlagetabelle (24) eine Datenbreite haben, welche gleich der Eingabendatenbreite der Flachanzeigevorrichtung ist.

6. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die parallele Nachschla­ getabelle (24) aufweist:
Paletten (2140-2143) der Anzahl k (wobei k 2), welche parallel angeordnet sind, wobei jede angepaßt ist, um Farbinformation zu speichern und ein Stück Farbdaten unabhängig auszuwählen durch Empfangen von Anzeigedaten von dem Datenspeicher (2010), und um k Stück von Farbinformation gleichzeitig auszusenden, und wobei die Anzeigesteuerungsvorrichtung einen Datenselektor (2034) aufweist, welcher Ausgabedaten von den k Paletten empfängt und die Ausgabe von anderen Paletten (2140-2143) anstelle der Palette, auf welche der Lesezugriff getätigt wird, an die Flachanzeigevorrichtung sendet.

7. Anzeigesteuerungsvorrichtung nach Anspruch 6, wobei der Datenselektor (2034) für Anzeigedaten der n-ten (wobei n k) Palette (2140-2143), auf welche der Lesezugriff getätigt wird, Ausgabedaten aussendet von entweder der (n+ 1)-ten oder (n-1)-ten Palette neben der n-ten Palette.

8. Anzeigesteuerungsvorrichtung nach Anspruch 6, wobei der Datenselektor (2034) für Anzeigedaten der n-ten (wobei n k) Palette (2140-2143), auf welche der Lesezugriff getätigt wird, die folgenden Daten aussendet:
gemittelte Daten der Anzeigedaten der benachbarten (n+1)-ten Palette und (n-1)-ten Palette, gemittelte Daten der Anzeigedaten der benachbarten (n+1)-ten Palette und (n+2)-ten Palette, oder gemittelten Daten der Anzeigedaten der benachbarten (n-1)-ten Palette und (n-2)-ten Palette.

9. Anzeigesteuerungsvorrichtung nach Anspruch 8, wobei die Farbinformation für die R-, G- und B-Signale unabhängig bearbeitet wird, und der Mittelungsvor­ gang für die Palette (2140-2143), auf welche der Lesezugriff getätigt wird, für die R-, G- und B-Signale unabhängig implementiert ist.

10. Anzeigesteuerungsvorrichtung nach Anspruch 6, wobei der Datenselektor für Anzeigedaten der n-ten (wobei n k) Palette, auf welche der Lesezugriff getätigt wird, Daten aussendet, welche durch die Interpolation von Ausgabe­ daten aller Paletten außer n-ten Palette (2140-2143) erzeugt werden.

11. Anzeigesteuerungsvorrichtung nach Anspruch 10, wobei die Farbinformation für die R-, G- und B-Signale unabhängig verarbeitet wird, und der Mittelungsvor­ gang für die Palette (2140-2143), auf welche der Lesezugriff getätigt wird, für die R-, G- und B-Signale unabhängig implementiert ist.

12. Anzeigesteuerungsvorrichtung nach Anspruch 1, wobei die parallele Nachschla­ getabelle (24) aufweist:
Paletten (2140-2143) der Anzahl k (wobei k 2), welche parallel angeordnet sind, wobei jede angepaßt ist, Farbinformation zu speichern und ein Stück von Farbdaten unabhängig auszuwählen durch Empfangen von Anzeigedaten von dem Anzeigespeicher (2010), und um k Stück von Farbinformation gleichzeitig auszusenden, und eine unabhängige Palette (2140-2143), welche Farbinforma­ tion aussendet, welche gespeichert worden ist als Antwort auf einen Lesezugriff durch einen Prozessor, der die Systemsteuerung der Anzeigesteuerungsvor­ richtung des Flachanzeigegeräts implementiert, und zwar an den Prozessor.