KR20040070325A - 표시구동 제어장치 및 표시장치를 구비한 전자기기 - Google Patents

표시구동 제어장치 및 표시장치를 구비한 전자기기 Download PDF

Info

Publication number
KR20040070325A
KR20040070325A KR1020040006050A KR20040006050A KR20040070325A KR 20040070325 A KR20040070325 A KR 20040070325A KR 1020040006050 A KR1020040006050 A KR 1020040006050A KR 20040006050 A KR20040006050 A KR 20040006050A KR 20040070325 A KR20040070325 A KR 20040070325A
Authority
KR
South Korea
Prior art keywords
display
image data
liquid crystal
circuit
data
Prior art date
Application number
KR1020040006050A
Other languages
English (en)
Inventor
우치다타카토시
사카마키고로
다나베케이
구로카와야수히토
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
가부시키가이샤 히타지 디스플레이 디바이시즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지, 가부시키가이샤 히타지 디스플레이 디바이시즈 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040070325A publication Critical patent/KR20040070325A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
    • B01D29/50—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor with multiple filtering elements, characterised by their mutual disposition
    • B01D29/52—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor with multiple filtering elements, characterised by their mutual disposition in parallel connection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
    • B01D29/60—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor integrally combined with devices for controlling the filtration
    • B01D29/606—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor integrally combined with devices for controlling the filtration by pressure measuring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D61/00—Processes of separation using semi-permeable membranes, e.g. dialysis, osmosis or ultrafiltration; Apparatus, accessories or auxiliary operations specially adapted therefor
    • B01D61/02—Reverse osmosis; Hyperfiltration ; Nanofiltration
    • B01D61/025—Reverse osmosis; Hyperfiltration
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/44—Treatment of water, waste water, or sewage by dialysis, osmosis or reverse osmosis
    • C02F1/441—Treatment of water, waste water, or sewage by dialysis, osmosis or reverse osmosis by reverse osmosis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2221/00—Applications of separation devices
    • B01D2221/08—Mobile separation devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Abstract

컬러 액정패널과 그것을 구동하는 액정표시 구동 제어장치와 마이크로 프로세서를 구비한 시스템에서 마이크로 프로세서의 부담을 경감함과 동시에 소비전력을 저감한다.
액정패널에 표시되는 화상데이터를 기억하는 메모리(206)를 내장하고 그 메모리로부터 순차 화상데이터를 판독하여 컬러 액정패널의 각 화소의 3원색의 화상신호를 각각 생성하여 외부 출력단자로부터 출력하는 액정표시 구동 제어장치에, 내장 메모리로부터 판독된 2개의 화상데이터를 연산 처리하여 투과표시용의 데이터를 생성하는 투과 연산회로(211)를 설치하고, 그 투과 연산회로에 의해 생성된 표시데이터를 드라이버 회로(218)로 공급하여 그 드라이버 회로에 의해 액정패널의 구동신호를 생성하여 출력하도록 하였다.

Description

표시구동 제어장치 및 표시장치를 구비한 전자기기{Display drive control device and electric device including display device}
본 발명은, 표시장치를 구동 제어하는 표시구동 제어장치 더 구체적으로 반도체 집적회로화된 표시구동 제어장치에 적용하는 유용한 기술에 관한 것으로, 예컨대 휴대전화기 등의 휴대용 전자기기에 이용되는 컬러 액정패널을 구동하는 액정표시 구동 제어장치 및 그것을 이용한 휴대전화기 등의 전자기기에 이용하는 유용한 기술에 관한 것이다.
근래, 휴대전화기나 PDA(Personal Digital Assistant) 등의 휴대용 전자기기의 표시장치로서는, 일반적으로 복수의 표시화소가 매트릭스 형태로 2차원 배열된 도트 매트릭스형 액정패널이 이용되고 있고, 기기 내부에는 이 액정패널의 표시 제어를 행하는 반도체 집적회로화된 액정표시 제어장치(액정 컨트롤러)와 그 제어장치의 제어하에서 액정패널을 구동하는 액정 드라이버 혹은 액정 컨트롤러와 액정 드라이버를 내장한 액정표시 구동 제어장치(액정 컨트롤러 드라이버)가 탑재되어 있다.
종래, 휴대용 전자기기에 이용되는 액정패널은, 흑백 정지화상 표시의 것이 많았다. 그렇지만, 근래, 휴대용 전자기기의 고기능화에 따라 표시부에 표시되는 내용의 다양화가 진행되고 있고, 컬러 표시와 동화상 표시를 행하는 것이 주류로 되고 있다.
그런데, 컬러 액정패널을 가지는 기기에 있어서는, 컬러 표시의 이점을 활용하여 배경 화상의 일부에 문자와 기호 등의 정보 화상을 투과하도록 한 상태로 표시시키거나, 메모리에 기억되어 있는 화상데이터에서 그 화상을 축소한 화상의 데이터를 생성하는 리사이즈 기능 등, 최초의 화상데이터를 처리하여 여러가지 종류의 다양한 표시가 행해지고 있다. 종래, 이와 같은 처리는 전자기기에 탑재되어 있는 마이크로 프로세서의 소프트웨어 처리에 의해 행하는 것이 일반적이었다.
액정패널의 컬러화와 표시화면의 대형화에 수반하여 화상데이터의 증가, 동화상 표시의 도입에 따라 마이크로 프로세서에 요구되는 처리내용이 점점 더 많아지게 된다. 그 때문에, 투과표시를 위한 데이터 처리를 마이크로 프로세서의 소프트웨어 처리에 의해 행하는 경우에는, 전자기기에 탑재되는 마이크로 프로세서로서 고기능 또 고속처리 가능한 것이 요구되어, 시스템의 비용 증가를 초래하는 요인이 됨과 동시에, 처리를 개시(開始)한 후 실제로 투과화상이 표시될 때까지의 시간이 길게 된다는 문제가 있었다.
더구나, 마이크로 프로세서의 소프트웨어 처리에 의해 투과표시를 행하는 경우, 제1 화상의 투과율을α라 하면, 제1 화상데이터에 대해서는α를 곱하는 곱셈을, 또한 제2 화상데이터에 대해서는 (1-α)를 곱하는 곱셈을 행하고 또 그것을 가산하는 처리(이하,α블렌딩(blending)이라 한다)를 행할 필요가 있어, 처리내용이 복잡하다.
또한, 소프트웨어 처리에 의한 투과표시에서는, 외부 메모리에 기억되어 있는 최초의 화상데이터를 판독해서 데이터를 처리하여 액정 컨트롤러 드라이버 LSI로 전송하게 되기 때문에, 투과표시와 비투과 표시를 반복해서 행하기 위해서는 표시를 전환할 때마다 마이크로 프로세서가 일일이 외부 메모리에서 화상데이터를 판독하여 액정 컨트롤러 드라이버 LSI에 표시데이터를 전송할 필요가 있어, 소비전력과 처리시간의 증가를 회피할 수 없다는 과제가 있다.
또한, 휴대용 전자기기에 탑재되는 액정 컨트롤러 드라이버 LSI에는, 액정패널에 표시하는 화상데이터를 저장하는 메모리를 내장한 것이 많이 사용되고 있지만, 액정패널의 컬러화와 표시화면의 대형화에 따라 내장 메모리의 대용량화가 필요하게 된다. 그렇지만, 내장 메모리의 대용량화는 칩 사이즈의 증대 더 나아가서는 칩 비용의 증가를 초래하기 때문에, 적은 기억용량으로 소망의 표시를 행하도록 하기 위해 효율 좋은 메모리 관리방법이 요구된다.
게다가, 근래의 휴대전화기에는, 본체의 내측(內側)과 외측(外側) 양쪽에 각각 액정패널을 가지는 것이 출현하고 있지만, 이와 같이 2개의 액정패널을 가지는 전자기기에서는, 각각의 액정패널에 대응하여 액정 컨트롤러 드라이버 LSI를 설치한 것만으로는 비용이 매우 높게 되기 때문에 하나의 액정 컨트롤러 드라이버 LSI로 2개의 액정패널을 구동할 수 있는 기술이 요구된다. 그렇지만, 2개의 액정패널을 구동 가능한 액정 컨트롤러 드라이버 LSI를 실현하고자 하면, 메모리에 필요하게 되는 기억용량이 많게 되거나 어느 한쪽 패널의 표시가 불필요한 경우에서의 소비전력의 억제 등 해결해야 할 과제가 많아지게 된다.
본 발명의 목적은, 컬러 액정패널과 그것을 구동 제어하는 액정표시 구동 제어장치와 마이크로 프로세서를 구비한 시스템에서 마이크로 프로세서의 부담을 경감할 수 있는 표시구동 제어장치를 제공하는데 있다.
본 발명의 다른 목적은, 컬러 액정패널과 그것을 구동 제어하는 액정표시 구동 제어장치와 마이크로 프로세서를 구비한 시스템에서의 소비전력을 저감하는 것이 가능한 표시구동 제어장치를 제공하는데 있다.
본 발명의 또 다른 목적은, 컬러 액정패널과 그것을 구동 제어하는 액정표시 구동 제어장치를 구비한 시스템에 있어서, 내장 메모리를 효율 좋게 관리하여 칩사이즈 더 나아가서는 비용을 저감할 수 있는 표시구동 제어장치를 제공하는데 있다.
본 발명의 또 다른 목적은, 2 이상의 액정패널을 구비한 시스템에 있어서, 1개의 표시구동 제어장치에 의해 2 이상의 액정패널을 제어하고 더구나 각각의 패널에 따라서 최적의 구동을 실행할 수 있는 표시구동 제어장치를 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징에 대해서는, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1은 본 발명에 관한 표시구동 제어장치를 적용한 액정 컨트롤러 드라이버의 제1 실시예를 나타내는 블록도이다.
도 2는 제1 실시예의 액정 컨트롤러 드라이버에 의해 구동 가능한 액정표시 디바이스의 구성예와 표시메모리의 화상데이터 기억영역과의 대응을 나타내는 설명도이다.
도 3은 2개의 표시패널을 가지는 액정표시 디바이스의 한쪽 화면에 투과화상을 표시하는 경우 표시영역과 화상데이터 기억영역과의 대응을 나타내는 설명도이다.
도 4는 제1 실시예의 액정 컨트롤러 드라이버내의 타이밍 제어회로에 설치되는 판독 어드레스 생성부의 구성예를 나타내는 블록도이다.
도 5는 제1 실시예의 액정 컨트롤러 드라이버내의 표시메모리의 후단에 설치되는 투과 연산회로의 구성예를 나타내는 블록도이다.
도 6은 제1 실시예의 투과 연산회로에서의 신호의 타이밍을 나타내는 타이밍차트이다.
도 7은 제1 실시예의 액정 컨트롤러 드라이버에서 취급되는 1화소의 화상데이터의 데이터 포맷을 나타내는 설명도이다.
도 8은 제1 실시예의 액정 컨트롤러 드라이버를 구성하는 계조전압 생성회로의 구성예를 나타내는 블록도이다.
도 9는 종래의 액정 컨트롤러 드라이버와 제1 실시예를 적용한 액정 컨트롤러 드라이버에 의해 구동되는 액정패널의 화면의 표시타이밍을 나타내는 설명도이다.
도 10은 제1 실시예를 적용한 액정 컨트롤러 드라이버에 의해 구동되는 2개의 액정패널의 표시화면의 구동타이밍을 나타내는 타이밍차트이다.
도 11은 제2 실시예를 적용한 액정 컨트롤러 드라이버의 기록계 회로의 구성을 나타내는 블록도이다.
도 12는 제2 실시예를 적용한 액정 컨트롤러 드라이버를 구성하는 리사이즈 처리회로의 구성예를 나타내는 블록도이다.
도 13은 제2 실시예의 리사이즈 처리회로에서 신호의 타이밍을 나타내는 타이밍차트이다.
도 14의 (A)는 제2 실시예의 리사이즈 처리의 원리를, (B)는 축소된 화상데이터의 이미지를 나타내는 설명도이다.
도 15는 제2 실시예의 리사이즈 처리에 의한 1/3 축소의 3개 패턴을 나타내는 설명도이다.
도 16은 제2 실시예에서의 리사이즈 처리 전의 화상데이터와 리사이즈 처리 후의 메모리내의 압축데이터의 저장상태를 나타내는 설명도이다.
도 17은 액정패널의 γ특성을 보정하는 계조전압을 나타내는 도면이다.
도 18은 제3 실시예를 적용한 액정 컨트롤러 드라이버에서의 인터벌(interval) 스캔 동작타이밍을 나타내는 타이밍차트이다.
도 19는 본 발명을 적용한 액정 컨트롤러 드라이버의 응용시스템의 일예로서 휴대전화기의 전체 구성을 나타내는 블록도이다.
* 도면의 주요 부분에 대한 간단한 부호의 설명 *
100 표시장치(액정 디바이스), 110 제1 액정패널,
120 제2 액정패널, 130 플렉시블 배선케이블(FPC),
200 표시구동 제어장치(액정 컨트롤러 드라이버),
201 제어부,
202 클록신호 생성회로(펄스 제너레이터),
203 타이밍 제어회로, 206 표시메모리,
207 비트 처리회로, 210 기록 어드레스 생성회로,
211 투과 연산회로.
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 설명하면, 하기와 같다.
즉, 액정패널에 표시되는 화상데이터를 기억하는 메모리를 내장하고, 그 메모리로부터 순차 화상데이터를 판독하여 컬러 액정패널의 각 화소의 3원색의 화상신호를 각각 생성하여 외부 출력단자로부터 출력하는 액정표시 구동 제어장치에, 내장 메모리에서 판독된 2개의 화상데이터를 처리하여 투과표시용의 데이터를 생성 가능한 화상데이터 처리회로를 설치하고, 그 화상데이터 처리회로에 의해 생성된 표시데이터를 드라이버 회로로 공급하여 그 드라이버 회로에 의해 액정패널의 구동신호를 생성하여 출력시키도록 한 것이다.
상기한 수단에 의하면, 마이크로 프로세서의 소프트웨어 처리를 행하지 않아도 투과표시를 실현할 수 있다. 또한, 내장 메모리의 후단에 투과표시용의 데이터를 생성 가능한 화상데이터 처리회로가 설치되어 있기 때문에, 투과표시와 비투과표시를 반복해서 행하고 싶은 경우에도, 표시를 전환할 때마다 마이크로 프로세서가 일일이 액정 컨트롤러 드라이버 LSI에 표시데이터를 전송할 필요가 없게 되어, 시스템 전체로서의 소비전력을 저감할 수 있다.
또한, 바람직하게는, 상기 화상데이터 처리회로는, 화상데이터를 비트 시프트하는 1세트(組)의 비트 시프터와, 그 비트 시프터에 의해 각각 비트 시프트된 제1 화상데이터와 제2 화상데이터를 가산하는 가산기로 구성한다. 이러한 수단에 의하면, 비트 시프터라는 비교적 간단한 회로에 의해 투과표시에 필요한 투과율 50%와 25%, 12.5%....와 같은 화상데이터를 얻을 수 있고, 비트 시프터와 가산기로 화상데이터 처리회로를 구성할 수 있기 때문에, 복잡한 연산회로가 불필요하고, 표시구동 제어장치의 비용 증가를 회피하면서 마이크로 프로세서에 부담을 주지 않고 투과표시를 실현할 수 있다.
또한, 바람직하게는, 상기 내장 메모리는 액정패널의 1화면분의 화상데이터량 보다도 큰 기억용량을 갖도록 구성하고, 1화면분의 화상데이터를 기억한 내장 메모리의 나머지 영역에 그 1화면분의 화상데이터와 중첩되는 다른 화상데이터를 기억시키도록 한다. 이것에 의해, 적은 기억용량의 내장 메모리에 효율 좋게 투과표시에 필요한 화상데이터를 유지시킬수 있다.
또한, 2 이상의 액정패널용의 구동신호를 생성하여 출력하는 액정표시 구동 제어장치에 있어서, 어느 한쪽의 액정패널을 표시 구동하고 다른쪽의 패널은 비표시하도록 한 제어를 행함과 동시에, 내장 메모리의 기억용량을 각 패널에 대응한 화상데이터를 합계한 크기로 하고, 비표시의 패널에 대응한 기억영역을 이용하여투과표시를 위해 중첩되는 다른 화상데이터를 기억시키도록 한다. 이것에 의해, 비교적 작은 기억용량의 내장 메모리에 효율 좋게 투과표시에 필요한 화상데이터를 유지시킬수 있다.
게다가, 외부에서 공급되는 화상데이터를 처리하여 그 화상을 축소한 화상의 데이터를 생성하는 리사이즈 기능을 설치하고, 그 리사이즈 기능에 의해 생성된 화상데이터를 1화면분의 화상데이터를 기억하고 있는 내장 메모리의 나머지 영역 또는 어느 하나의 비표시 패널에 대응한 기억영역에 저장시키도록 한다. 이것에 의해, 비교적 작은 기억용량의 내장 메모리에 표시화면 혹은 배경 화상의 일부(윈도우 영역)에 다른 화상을 축소 표시시키는 경우에 필요한 화상데이터를 유지시킬수 있다. 여기서, 바람직하게는, 리사이즈 기능을 유효하게 하는가 무효하게 하는가 지정할 수 있는 레지스터를 설치한다. 이것에 의해, 마이크로 프로세서측에 리사이즈 기능을 갖는 시스템 또는 마이크로 프로세서측에 리사이즈 기능을 갖지 않는 시스템의 어느 것에도 적용할 수 있는 액정표시 구동 제어장치를 얻을 수 있다.
이하, 본 발명의 바람직한 실시형태를 도면에 의거해서 설명한다.
도 1은, 본 발명에 관한 액정표시 구동 제어장치(액정 컨트롤러 드라이버)의 일실시예를 나타내는 블록도이다. 특별히 제한되는 것은 아니지만, 실시예의 액정 컨트롤러 드라이버는 1개의 반도칩 위에 반도체 집적회로로서 형성된다.
본 실시예의 액정 컨트롤러 드라이버(200)는, 외부의 마이크로 프로세서 혹은 마이크로 컴퓨터(이하, 마이컴이라 한다) 등에서의 지령에 의거해서 칩 내부 전체를 제어하는 제어부(201), 외부에서의 발진신호 혹은 외부단자에 접속된 진동자에서의 발진신호에 의거해서 칩 내부의 기준클럭펄스를 생성하는 펄스 제너레이터(202), 이 클럭펄스에 의거해서 칩 내부의 여러가지 회로의 동작타이밍을 주는 타이밍신호를 발생하는 타이밍 제어회로(203), 도시하지 않은 시스템 버스를 통해서 마이컴 등과의 사이에서 주로 인스트럭션(instruction)과 정지 화상데이터 등 데이터의 송수신을 행하는 시스템 인터페이스(204), 도시하지 않은 표시데이터 버스를 통해서 주로 어플리케이션 프로세서 등에서의 동화상 데이터와 수평 수직 동기신호(HSYNC, VSYNC)를 받는 외부표시 인터페이스(205)가 설치되어 있다. 상기 어플리케이션 프로세서에서의 동화상 데이터는, 도트 클럭신호(DOTCLK)에 동기하여 공급된다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)에는, 표시데이터를 비트 맵 방식으로 기억하는 SRAM(Static Random Access Memory) 등의 판독 기록 가능한 휘발성 메모리로 이루어지는 표시메모리(206), 마이컴에서의 기록데이터의 비트의 재배열 등의 비트 처리를 행하는 비트변환회로(207), 비트변환회로(207)에서 변환된 화상데이터 또는 외부표시 인터페이스(205)를 통해서 입력된 화상데이터를 받아 들여 유지하는 기록데이터 래치회로(208), 표시메모리(206)에서 판독된 화상데이터를 유지하는 판독데이터 래치회로(209), 상기 표시메모리(206)에 대한 기록 어드레스를 생성하는 어드레스 카운터 등으로 이루어지는 기록 어드레스 생성회로(210), 액정패널로의 표시를 위해 표시메모리(206)에서 판독된 화상데이터에 의거해서 투과표시를 위한 연산을 행하는 투과연산수단(211), 그 투과연산수단(211)에서 출력된 표시데이터를 받아들여 유지하는 래치회로(212)가 설치되어 있다.투과연산수단(211)은 투과 연산을 하지 않고 표시데이터를 그대로 통과시키는 것도 가능하다.
특별히 제한되는 것은 아니지만, 본 실시예에서는 표시메모리(206)에서 화상데이터를 판독하기 위한 판독 어드레스를 생성하는 카운터는 타이밍 제어회로(203)내에 설치되어 있다. 표시메모리(206)는 복수의 메모리셀을 포함하는 메모리 어레이와, 기록 어드레스 생성회로(210)와 타이밍 제어회로(203)에서 공급되는 어드레스를 디코드하여 메모리 어레이내의 워드선과 비트선을 선택하는 신호를 생성하는 어드레스 디코더와, 메모리셀에서 판독된 신호를 증폭하거나, 기록데이터에 따라서 메모리 어레이내의 비트선에 소정의 전압을 인가하거나 하는 센스 앰프를 가진다.
게다가, 본 실시예의 액정 컨트롤러 드라이버(200)에는, 표시데이터 래치회로(212)에 래치된 표시데이터에서 액정의 열화를 방지하는 교류구동을 위한 데이터로 변환하는 교류화회로(213), 그 회로에서 변환된 데이터를 유지하는 래치회로(214), 액정패널의 구동에 필요한 복수 레벨의 전압을 발생하는 액정구동레벨 발생회로(215), 그 액정구동 레벨 발생회로(215)에서 생성된 전압에 의거해서 컬러 표시와 계조 표시에 적합한 파형신호를 생성하는데 필요한 계조전압을 생성하는 계조전압 생성회로(216), 액정패널의 γ특성을 보정하기 위해 도 17에 나타낸 특성의 계조전압을 설정하는 γ조정회로(217), 상기 계조전압 생성회로(216)에서 공급되는 계조전압중에서 래치회로(214)에 래치되어 있는 표시데이터에 따른 전압을 선택하여 액정패널의 신호선으로서의 소스선에 인가되는 전압(소스선 구동신호)(S1~S396)을 출력하는 소스선 구동회로(215), 액정패널의 선택선으로서의게이트선(공통선이라고도 한다)에 인가되는 전압(게이트선 구동신호)(G1~G272)을 출력하는 게이트선 구동회로(219), 액정패널의 게이트선을 1개씩 순번으로 선택레벨로 구동하기 위한 스캔데이터를 생성하는 시프트 레지스터 등으로 이루어지는 스캔데이터 발생회로(220) 등이 설치되어 있다.
또, 도 1에 있어서, SEL1, SEL2, SEL3은 데이터 셀렉터이고, 각각 타이밍 제어회로(203)에서 출력되는 전환신호에 의해 제어되며, 복수의 입력신호중 어느 하나를 선택적으로 통과시킨다.
제어부(201)에는, 액정 컨트롤러 드라이버(200)의 동작모드 등 칩 전체의 동작상태를 제어하기 위한 컨트롤 레지스터(CTR)와, 그 컨트롤 레지스터(CTR)와 상기 표시메모리(206)의 참조를 위한 인덱스 정보를 기억하는 인덱스(IXR) 등의 레지스터가 설치되어 있고, 외부의 마이컴 등이 인덱스 레지스터(IXR)에 기록을 행하는 것으로 실행하는 인스트럭션을 지정하면, 제어부(201)가 지정된 인스트럭션에 대응한 제어신호를 생성하여 출력한다. 또한, 제어부(201)가 실행하는 인스트럭션은, 외부에서 공급되는 레지스터 선택신호(RS)와 기록 제어신호(WR)와 16비트의 데이터 버스신호(DB0~DB15)에 의해 지정되도록 구성되어 있다.
이와 같이 구성된 제어부(201)에 의한 제어에 따라, 액정 컨트롤러 드라이버(200)는, 마이컴 등에서의 지령 및 데이터에 의거해서 도면 밖의 액정패널에 표시를 행할 때, 화상데이터를 표시메모리(206)에 순차 기록해 가는 묘화처리를 행함과 동시에, 표시메모리(206)에서 주기적으로 표시데이터를 판독하는 판독처리를 행해 액정패널의 소스선에 인가하는 신호와 게이트선에 인가하는 신호를 생성하여 출력한다.
시스템 인터페이스(204)는, 마이컴 등의 시스템 제어장치와의 사이에서 표시메모리(206)로의 묘화시 등에 필요해지는 레지스터로의 설정데이터와 표시데이터 등의 신호의 송수신을 행한다. 본 실시예에서는, IM3-1 및 IM0/ID 단자의 상태에 따라 80계(系) 인터페이스로서 18비트, 16비트, 9비트, 8비트의 패러럴 입출력 또는 시리얼 입출력의 어느 하나가 선택 가능하게 구성되어 있다.
또한, 마이컴과 시스템 인터페이스(204)와의 사이에는, 상기 레지스터 선택신호(RS)와 기록 제어신호(WR) 이외에, 데이터 송신처의 칩을 선택하는 칩 셀렉트신호(CS*), 판독을 허가하는 판독 인에이블신호(RD*) 등이 송신되는 제어신호선, 레지스터 설정데이터와 표시데이터 등 18비트의 데이터신호(DB0~DB17)가 송수신되는 데이터 신호선이 설치된다. 여기서, 부호에 *가 붙어 있는 신호는 로레벨이 유효레벨로 되는 신호인 것을 의미하고 있다.
또, 데이터 신호선(DB0~DB17)중 DB0와 DB1은 시리얼 데이터 통신선을 겸용하도록 구성되어 있다. 기록 제어신호(WR)의 입력단자는, 시리얼 인터페이스가 지정된 경우에 동기용의 시리얼 클럭(SCL)이 입력되는 단자와 겸용되어 있고, 시리얼 데이터는 시리얼 클럭신호(SCL)와 동기하여 입출력된다. 시리얼 인터페이스를 선택하는 것에 의해 데이터 신호선(DB2~DB18)이 불필요하게 되어, 기판 위에 설치되는 시스템 버스의 폭을 작게 할 수 있다.
본 실시예의 액정 컨트롤러 드라이버(200)에 입력된 신호로서는, 상기 이외에 예컨대 칩 내부를 초기상태로 하는 리셋신호(RESET*)와 내부회로의 시험을 위한테스트 신호(TEST1, TEST2), 테스트용 클럭신호(TSC) 등이 있다. 또한, 본 실시예의 액정 컨트롤러 드라이버(200)의 칩에는 이들 신호의 입출력단자 이외에, 액정구동 레벨 발생회로(215)와 계조전압 생성회로(216)에서 생성된 전압을 출력하는 단자, 액정구동 레벨 발생회로(215)의 제어신호를 입력하는 단자 등이 설치되어 있지만, 이들은 본 발명에 직접 관계없는 것이므로 설명은 생략한다.
본 실시예의 액정 컨트롤러 드라이버(200)는, 2개 이상의 액정패널을 가지는 시스템에 있어서 2개의 액정패널을 1개의 액정 컨트롤러 드라이버 칩으로 구동할 수 있도록 구성되어 있고, 예컨대 구동 대상인 2개의 액정패널의 특성이 다른 경우에 각각의 액정패널의 γ특성을 보정하는 계조전압을 발생할 수 있도록 상기 γ조정회로(217)가 구성되어 있다. 이것과 함께, 구동 대상인 2개의 액정패널의 γ특성을 설정하기 위한 레지스터(221, 222)가 설치되며, 각각의 액정패널의 구동시에 셀렉터(SEL3)에 의해 소망의 γ특성 데이터가 설정되어 있는 레지스터(221, 222)가 선택되고, 그 레지스터에 설정되어 있는 γ특성 데이터가 γ조정회로(217)로 공급되며, γ조정회로(217)에서의 제언신호에 의해 계조전압 생성회로(216)에서 생성되는 계조전압을 동적으로 변화시킬수 있도록 구성되어 있다. γ특성 데이터를 유지하는 레지스터(221, 222) 대신에 불휘발성 메모리소자로 이루어지는 설정수단을 이용하도록 하여도 된다.
셀렉터(SEL3)는, 타이밍 제어회로(203)에서 출력되는 메인 화면과 서브 화면의 전환신호(MSC)에 의해 제어되고, 타이밍 제어회로(203)는 메인 화면 구동시와 서브 화면 구동시에 전환신호(MSC)를 변화시킨다. γ레지스터(221, 222)는, 외부의마이컴 등이 상기 시스템 인터페이스(204)를 통해서 설정할 수 있도록 되어 있다. 이 γ레지스터(221, 222)도 제어부(201)의 컨트롤 레지스터(CTR)에 설치할 수 있다.
특별히 제한되는 것은 아니지만, 본 실시예의 계조전압 생성회로(216)는 32단계의 계조전압(V31~V0)을 생성할 수 있도록 구성되어 있다. 발생하는 전압을 전환 가능한 계조전압 생성회로(216)는, 예컨대 도 8과 같이 전원 전압단자 Vcc-Vss 사이에 접속된 래더(ladder) 저항(61)과, 그 래더 저항(61)으로 저항 분할된 임의의 전압을 선택하는 스위치소자를 가지는 복수의 선택회로(62)와, 각 선택회로(62)에 의해 선택된 전압을 임피던스 변환하여 출력하는 복수의 버퍼 앰프(63)로 이루어지고, 2개의 γ레지스터(221, 222)의 설정치로 각 선택회로(62)내의 스위치소자를 전환하는 것에 의해 소망의 레벨의 전압을 출력하는 구성으로 함으로써 실현할 수 있다. 또한, 도 8의 계조전압 생성회로(216)에 있어서는, 사용하는 액정패널의 γ특성에 따라 γ레지스터(221, 222)의 설정치를 변경하는 것에 의해 최적의 표시화질을 얻을 수 있다. γ레지스터(221, 222)의 비트 수가 충분하지 않은 경우에는, 셀렉터(SEL3)의 후단에 디코더를 설치하도록 하여도 된다.
도 1에 나타나 있는 γ조정회로(217)는 도 8의 선택회로(62)에 상당한다. 또, 계조전압 생성회로(216)에서 생성된 32단계의 계조전압(V31~V0)을 이용하여, 소스선 구동회로(218)에 있어서 어느 하나에 인접하는 2개의 전압(예컨대 V21과 V22)을 1 수평기간의 전반(前半)과 후반(後半)에서 각각 선택함으로써 실효적으로 중간의 전압(V21+V22)/2를 발생시키는 것에 의해, 실질적으로 64단계의 계조표시가가능하다.
도 2에는 본 실시예의 액정 컨트롤러 드라이버(200)에 의해 구동되는 액정 표시 디바이스의 구성예가 나타나 있다. 도 2에 나타나 있는 액정표시 디바이스(100)는, 2개의 액정패널(110, 120)이 FPC라 불리는 플렉시블 프린트 배선케이블(130)에 의해 결합되고, 한쪽의 액정패널(120)의 유리기판(121) 위에 실시예의 액정 컨트롤러 드라이버(200)가 실장되며, 제1 액정패널(110)의 소스선과 제2 액정패널(120)의 소스선은 FPC(130) 위의 배선(131)에 의해 각각 대응하는 것끼리가 접속되어 있다. 2개의 액정패널(110, 120)이 FPC(130)에 의해 결합되어 있기 때문에, FPC(130)를 만곡시키는 것으로 예컨대 각각의 액정패널의 배면끼리가 대향하는 표시면이 각각 180°다른 방향을 향하도록 한 상태로 배치시키는 실장이 가능하게 된다.
또, 액정패널(110, 120)이 컬러 패널인 경우, RGB(적색, 녹색, 청색)의 3도트로 구성된 화소가 매트릭스 형태로 배열되며, 예컨대 각 라인(행)마다 RGB의 화소가 순서대로 반복해서 배치되며, 열방향으로는 동일한 색의 화소가 나열되도록 배치된 것이 사용된다. 액정패널의 각 화소는, TFT(박막 트랜지스터)로 이루어지는 스위치소자와 화소전극으로 구성되고, 화소전극과 액정을 사이에 두고 대항하는 공통전극과의 사이에 화상데이터에 따른 전압이 인가된다. 그리고, 동일한 행의 화소의 스위치소자의 게이트 전극이 연속하도록 형성되어 게이트선을 구성하고, 동일한 열의 화소의 스위치소자의 소스단자는 상기 게이트선과 교차하는 방향으로 배열 설치된 소스선에 접속된다.
도 2에 나타나 있는 액정표시 디바이스는, 예컨대 폴딩(folding)식의 휴대전화기에 적용된 경우, 한쪽은 상부 덮개 케이스의 내측에서 덮개를 개방한 상태로 대기 화면 등을 표시하고, 다른쪽은 상부 덮개 케이스의 외측에서 통상은 시각 등을 표시하고 착신이 있으면 착신표시를 하거나 하는데 사용된다. 이러한 휴대전화기에 있어서는, 상부 덮개를 개방한 상태에서 보이는 내측의 화면이 중요하고, 내측의 액정패널은 TFT 등을 사용한 고정밀의 컬러 액정패널로 구성되며 또 백라이트에 의해 밝게 표시되는 일이 많은 한편, 덮개를 닫은 상태에서 보이는 배면 화면은 보조적인 것이고 그와 같은 화면을 표시하는 외측의 액정패널은 흑백 표시와 백라이트가 없는 반사형의 것이 사용되는 일이 많다.
이와 같이 2개의 액정패널의 표시품질이 다른 경우, 각 액정패널의 γ특성도 다른 것이 된다. 본 실시예의 액정 컨트롤러 드라이버(200)는, 상기와 같이 특성이 다른 2개의 액정패널을 구동하는 경우에, 한쪽의 액정패널의 구동상태로부터 다른쪽의 액정패널의 구동상태로 이행할 때 상기 셀렉터(SEL3)를 전환하여, γ조정회로(217)로 공급되는 레지스터(221, 222)의 설정치를 바꾸는 것에 의해, 계조전압 생성회로(216)가 각각의 패널의 특성에 따라서 다른 32계조의 계조전압을 발생시켜 소스선 구동회로(218)로 공급하고, 소스선 구동회로(218)가 그들의 계조전압중에서 표시데이터에 따른 전압을 선택함으로써 액정 구동신호를 생성하여 출력할 수 있도록 구성되어 있기 때문에, 각 액정패널에 있어서 최적의 표시화질을 얻는 것이 가능해진다.
게다가, 본 실시예의 액정 컨트롤러 드라이버(200)에는, 도 1에 나타나 있는바와 같이, 표시메모리(206)내의 데이터 기록위치를 지정하는 어드레스(시점(始點) 및 종점(終點))를 설정하는 레지스터(BSA, BEA; OSA, OSE)와 화면 상으로의 표시위치를 설정하는 레지스터(ODP) 등이 설치되어 있고, 타이밍 제어회로(203)가 이들 레지스터의 설정치에 의거해서 타이밍 제어신호를 생성하도록 구성되어 있다. 도 1에는 나타나 있지 않지만, 이들 레지스터(BSA, BEA; OSA, OSE와 ODP)를 유효하게 하는가 무효하게 하는가 설정 가능한 인에이블 레지스터(도 4 참조)도 설치되어 있다. 또한, 타이밍 제어회로(203)는 프레임 동기신호(FLM)도 생성하여 출력한다.
또, 도 1에 있어서는, 도시의 편의상, 상기 어드레스 설정용 레지스터(BSA, BEA; OSA, OSE)와 표시위치 레지스터(ODP)가 타이밍 제어회로(203)의 근방에 나타나 있지만, 실시예의 액정 컨트롤러 드라이버에서는, 이들 레지스터는 컨트롤 레지스터(CTR)내에 설치되어 있다.
어드레스 설정용 레지스터가 2세트 있는 것은, 배경이 되는 베이스 화상데이터의 저장위치를 지정하는 어드레스 및 이것과 중첩되어 표시되는 화상(이하, OSD 화상이라 한다)데이터의 저장위치를 지정하는 어드레스를 각각 임의로 설정할 수 있도록 하기 위함이다. 표시위치 레지스터(ODP)는 1세트이다. 이것은, 베이스 화상의 표시위치는 액넝패널의 화면 전체에 고정되어 있고, OSD 화상의 표시위치를 가변으로 하기 위함이다. OSD 화상을 복수 표시시킬수 있도록 하고 싶은 경우에는, 어드레스 설정 레지스터(OSA, OSE)와 표시위치 레지스터(ODP)를 각각 복수 설치하도록 하면 된다.
본 실시예의 액정 컨트롤러 드라이버(200)에 있어서는, 2개의 액정패널을 가지는 시스템에 있어서 2개의 액정패널을 1개의 액정 컨트롤러 드라이버로 구동하고, 2개의 액넝패널의 각각에 베이스 화상을 표시할 수 있도록 하기 위해, 베이스 화상의 어드레스 설정용 레지스터가 2세트 설치되어 있다. 즉, 제1 베이스 화상의 개시 어드레스를 설정하는 시점 레지스터(BSA0)와 종료 어드레스를 설정하는 종점 레지스터(BEA0) 및 제2 베이스 화상의 개시 어드레스를 설정하는 시점 레지스터(BAS1)와 종료 어드레스를 설정하는 종점 레지스터(BEA1)이다.
또한, 본 실시예의 액정 컨트롤러 드라이버(200)에는 OSD 화상을 동시에 3개 표시 가능하게 하기 위해, OSD 화상의 어드레스 설정용 레지스터가 3세트 설치되어 있다. 즉, 제1 OSD 화상의 개시 어드레스를 설정하는 시점 레지스터(OSA0)와 종료 어드레스를 설정하는 종점 레지스터(OEA0), 제2 OSD 화상의 개시 어드레스를 설정하는 시점 레지스터(OSA1)와 종료 어드레스를 설정하는 종점 레지스터(OEA1) 및 제3 OSD 화상의 개시 어드레스를 설정하는 시점 레지스터(OSA2)와 종료 어드레스를 설정하는 종점 레지스터(OEA2)이다. 표시위치 레지스터도 3개의 OSD 화상에 대응하여 3개(ODP0, ODP1, ODP2) 설치되어 있다.
본 실시예의 액정 컨트롤러 드라이버(200)에 있어서는, 도 2에 나타낸 2개의 액정패널을 가지는 표시 디바이스의 2개의 표시화면(DPF1, DPF2)에 표시 가능한 2개의 베이스 화상데이터를 기억 가능한 용량을 가지도록 표시메모리(206)가 구성되어 있다. 표시화면(DPF1)은 상기 액정패널(110)에 대응하고, 표시화면(DPF2)은 상기 액정패널(120)에 대응한다.
2개의 화상을 중첩시켜 액정패널(120)에 투과표시를 행하는 경우에는, 도 3에 나타내는 바와 같이, 2개의 표시화면(DPF1, DPF2)중 한쪽의 화면(도면에서는 제1 화면)에 대응하는 화상데이터의 기억영역에, OSD 화상데이터를 기억하도록 구성되어 있다. 또, 제1 화면의 기억영역에 OSD 화상데이터를 기억한 경우, 액정패널(110)의 표시화면(DPF1)에는 유효한 표시(베이스 화상의 표시)가 행해지지 않는 구동 제어가 행해진다.
반대로, 액정패널(110)의 표시화면(DPF1)에 투과표시를 행하고, 액정패널(120)의 표시화면(DPF2)에는 표시를 행하지 않는 경우에는, 표시메모리(206)의 표시화면(DPF1)의 화상데이터 기억영역에 베이스 화상데이터를 기억하고, 표시화면(DPF2)의 화상데이터 기억영역에 OSD 화상데이터를 기억하도록 하여도 된다.
휴대전화기에 있어서는, 덮개를 개방한 상태에서는 내측의 액정패널의 표시가 중요하고, 외측의 액정패널의 표시는 안보이게 하여도 되는 한편, 덮개를 닫은 상태에서는 외측의 액정패널의 표시가 중요하고 내측의 액정패널의 표시는 소비전력 저감을 위해 안보이게 하는 것을 고려한 것이다. 이와 같은 표시메모리(206)의 기억관리를 행하는 것에 의해, 적은 기억용량을 이용하여 여러가지 종류의 다양한 표시가 가능해진다. 즉, 본 실시예의 적용에 의해 가능해지는 표시내용의 다양성에 비교하여 미리 준비해야 할 표시메모리의 기억용량을 작게 하여 액정 컨트롤러 드라이버(200)의 칩 사이즈의 증가를 억제할 수 있다.
도 4에는 표시메모리(206)에서 표시데이터를 판독하기 위한 어드레스를 생성하기 위해 상기 타이밍 제어회로(203)에 설치되는 판독 어드레스 생성부의 구성예가 나타나 있다.
도 4에 나타나 있는 바와 같이, 판독 어드레스 생성부는, 액정패널의 스캔라인 즉 구동전압이 인가되는 게이트선을 나타내는 값을 생성하기 위한 기준라인 카운터(31)와, 표시메모리(206)에서 베이스 화상데이터를 판독하기 위한 어드레스를 생성하는 베이스 화상라인 어드레스 카운터(32)와, OSD 화상의 표시위치를 판정하기 위한 OSD 위치 판정회로(33)와, 표시메모리(206)에서 OSD 화상데이터를 판독하기 위한 어드레스를 생성하는 OSD 화상라인 어드레스 카운터(34)와, OSD 화상의 표시영역인가 아닌가를 판정하기 위한 영역 판정회로(35)와, 그 영역 판정회로(35)에서의 판정결과에 의거해서 베이스 화상라인 어드레스 카운터(32)의 계수치 또는 OSD 화상라인 어드레스 카운터(34)의 계수치중 어느 하나를 선택하여 표시메모리의 판독 어드레스로서 출력하는 셀렉터(36)를 구비하고 있다.
기준라인 카운터(31)는, 프레임 동기신호(FLM)에 동기해서 리셋되고, 1라인 주기에 상당하는 주기를 가지는 기준클럭(CK0)에 동기하여 갱신된다. 베이스 화상라인 어드레스 카운터(32)는 컨트롤 레지스터(CTR)내의 제1 베이스 화상의 개시 어드레스를 설정하는 시점 레지스터(BSA0) 및 종료 어드레스를 설정하는 종점 레지스터(BEA0)의 값 및 제2 베이스 화상의 개시 어드레스를 설정하는 시점 레지스터(BSA1) 및 종료 어드레스를 설정하는 종점 레지스터(BEA1)의 값과, 기준라인 카운터(31)의 값을 비교하고, 기준라인 카운터(31)의 값이 제1 베이스 화상의 시점과 종점과의 사이에 있는 경우 및 제2 베이스 화상의 시점과 종점과의 사이에 있는 경우에, 표시라인의 전환에 맞추어 어드레스를 갱신한다.
특별히 제한되는 것은 아니지만, 도 4의 판독 어드레스 생성부에는, 상기 어드레스 설정용 레지스터(BSA0, BEA0; BSA1, BEA1)를 유효하게 하는가 무효하게 하는가 설정 가능한 인에이블 레지스터(BASEE0, BASEE1) 및 레지스터(BSA0, BEA0; BSA1, BEA1)의 값을 통과시키거나 차단시키거나 하는 게이트 겸용 셀렉터(SEL10)가 설치되어 있다.
OSD 위치 판정회로(33)는, 컨트롤 레지스터(CTR)내의 표시위치 레지스터(ODP0, ODP1, ODP2)의 설정치와 기준라인 카운터(31)의 값을 비교하고, 표시라인이 OSD 화상의 표시 개시위치에 도달하였는가 아닌가를 판정하여, 도달한 경우에는 컨트롤 레지스터(CTR)내의 OSD 화상의 시점 레지스터(OSA0, OSA1, OSA2)의 값을 OSD 화상라인 어드레스 카운터(34)에 로드시킨 후, 표시라인의 전환에 맞추어 어드레스를 갱신한다.
영역 판정회로(35)는, 컨트롤 레지스터(CTR)내의 OSD 화상의 시점 레지스터(OSA0, OSA1, OSA2) 및 OSD 화상의 종점 레지스터(OEA0, OEA1, OEA2)의 값과 OSD 화상라인 어드레스 카운터(34)의 값을 비교하여 표시라인이 OSD 화상의 표시영역에 들어가 있는가 아닌가를 판정한다. 이것과 함께, 영역 판정회로(35)는, 표시메모리(206)에서 판독된 OSD 화상데이터에 포함되어 있는 투과율을 나타내는 α비트를 디코드하는 디코더(DEC)에서의 출력에 의거해서 셀렉터(36)를 전환하여, 베이스 화상라인 어드레스 카운터(32)의 계수치 또는 OSD 화상라인 어드레스 카운터(34)의 계수치중 어느 하나를 표시메모리의 판독 어드레스로서 출력한다.
특별히 제한되는 것은 아니지만, 도 4의 판독 어드레스 생성부에는, 상기 표시위치 레지스터(ODP0, ODP1, ODP2)와 OSD 화상의 시점 레지스터(OSA0, OSA1, OSA2) 및 OSD 화상의 종점 레지스터(OEA0, OEA1, OEA2)를 유효하게 하는가 무효하게 하는가 설정 가능한 인에이블 레지스터(OSDE0, OSDE1) 및 레지스터(ODP0, ODP1, ODP2와 OSA0, OSA1, OSA2와 OEA0, OEA1, OEA2)의 값을 각각 통과시키거나 차단시키거나 하는 게이트 겸용 셀렉터(SEL11, SEL12, SEL13)가 설치되어 있다.
도 4의 판독 어드레스 생성부에 있어서는, α비트가 투과표시를 지시하고 있는 경우는, 액정패널의 1라인 표시 주기의 전반에 OSD 화상라인 어드레스 카운터(34)의 계수치를 출력하고, 후반에 베이스 화상라인 어드레스 카운터(32)의 계수치를 출력하도록 셀렉터(36)의 전환을 행한다. 또한 α비트가 베이스 화상의 100% 표시를 지시하고 있는 경우는, 액정패널의 1라인 표시주기 동안 계속 베이스 화상라인 어드레스 카운터(32)의 계수치를 출력하고, α비트가 OSD 화상의 100% 표시를 지시하고 있는 경우는, 액정패널의 1라인 표시주기 동안 계속 OSD 화상라인 어드레스 카운터(34)의 계수치를 출력하도록 셀렉터(36)가 제어된다.
게다가,α비트가 블링킹(blinking)을 지시하고 있는 경우는 0.5초 혹은 1초와 같은 비교적 긴 시간 간격으로 베이스 화상라인 어드레스 카운터(32)의 계수치와 OSD 화상라인 어드레스 카운터(34)의 계수치를 교대로 출력하도록 셀렉터(36)가 제어된다. 표 1에 본 실시예의 액정 컨트롤러 드라이버에서의 3비트의α비트와 표시내용과의 관계를 나타낸다.
α2 α1 α0 표시내용
0 0 0 베이스 화상데이터 100% 표시
0 0 1 -
0 1 0 -
0 1 1 -
1 0 0 베이스 화상데이터, OSD 화상데이터 50% 투과표시
1 0 1 베이스 화상데이터와 OSD 화상데이터1의 블링킹
1 1 0 OSD 화상데이터 100% 표시
1 1 1 베이스 화상데이터와 OSD 화상데이터2의 블링킹
도 5에는 상기 투과 연산회로(211)의 구성예가, 또한 도 6에는 그 동작타이밍이 나타나 있다.
본 실시예에서는 표시메모리(206)에서 액정패널의 1라인분 즉 396 화소분의 표시데이터가 동시에 판독되도록 구성되어 있다. 판독된 표시데이터는 1화소당 RGB 각각 6비트 합계 18비트로 구성되어 있고, 투과 연산회로(211)에는 396개의 화소의 표시데이터에 대응하여 396개의 단위 연산회로(ACU0~ACU395)가 설치되어 있다. 도 5에는, 대표로서 단위 연산회로(ACU0~ACU395)중 하나인 ACU0에 대해서 그 구체적인 구성예가 나타나 있다. 도시하지 않지만, 다른 단위 연산회로(ACU1~ACU395)도 동일한 구성을 가진다. 이하, 단위 연산회로(ACU0)에 대해서 설명하고, 다른 단위 연산회로(ACU1~ACU395)에 대해서는 설명을 생략한다.
단위 연산회로(ACU0)는 2개의 비트 시프터(SFT1, SFT2)와, 이들 비트 시프터(SFT1, SFT2)에서 비트 시프트 처리된 18비트의 데이터를 가산하는 가산기(ADD)와, 가산기(ADD)의 출력을 일시적으로 유지하는 제1 래치회로(LT1)와, 래치회로(LT1)의 출력을 받아들이는 제2 래치회로(LT2)와, 래치회로(LT2)에 입력된 표시데이터중 투과율을 나타내는 3비트의α비트를 디코드하여 비트 시프터(SFT1, SFT2) 및 가산기(ADD)에 대한 제어신호를 생성하는 디코더(DEC)로 구성되어 있다.래치회로(LT1)는 클럭신호(CK2)에 동기하여, 또한 래치회로(LT2)는 클럭신호(CK2)와 동일한 주기로 위상이 다른 클럭신호(CK1)에 동기하여 각각 데이터를 래치한다. 클럭신호(CK1)는 상기 기준클럭(CK0)을 분주하는 것에 의해 생성된다.
상기 비트 시프터(SFT1, SFT2)중 SFT1에는 표시메모리(206)에서 판독된 18비트의 표시데이터가 입력되고, SFT2에는 제2 래치회로(LT2)에 입력된 표시데이터가 입력된다. 비트 시프터(SFT1, SFT2)는 각각 디코더(DEC)의 출력에 따라서 18비트의 표시데이터에 대해서 1비트 시프트 처리 또는 시프트 없는 어느 하나의 동작을 하도록 제어되고, 1비트 시프트 처리에서는 상위측의 비트를 각각 하위측으로 1비트만큼 시프트한다. 따라서, 1비트 시프트 처리하면 18비트의 화상데이터는 그 LSB의 비트를 삭감한다. 가산기(ADD)는, 디코더(DEC)의 출력에 따라서 1비트 시프트의 경우는 비트 시프터(SFT1, SFT2)에서 공급되는 RGB의 각 6비트중 하위 5비트끼리의 가산을 행하도록 구성되어 있다.
또한, 본 실시예의 단위 연산회로(ACU0)는, 디코더(DEC)가 그 컨트롤 신호(CNT)에 의해 비동작상태로 되어 있는 경우에는, 비트 시프터(SFT1)가 입력된 표시데이터를 쓰루(through)시키고, 가산기(ADD)가 비트 시프터(SFT1)에서 입력된 표시데이터를 쓰루시키도록 구성되어 있다. 디코더(DEC)가 비동작상태인 경우 가산기(ADD)를 쓰루상태로 하는 대신에, 비트 시프터(SFT2)가 입력된 데이터를 차단하여 전체 "0"의 데이터를 출력하고, 가산기(ADD)는 이 전체 "0"의 데이터와 비트 시프터(SFT1)에서 입력된 표시데이터를 가산한 결과를 출력하도록 구성하여도 된다. 디코더(DEC)의 컨트롤 신호(CNT)는 타이밍 제어호로(203)에서 공급된다.
본 실시예에서는, 표시메모리(206)에서 베이스 화상데이터와 OSD 화상데이터를 시분할로 판독하도록 하고 있지만, 베이스 화상데이터와 OSD 화상데이터를 동시에 판독하는 방식도 고려할 수 있다. 단, 그 경우에는 투과처리가 행해지지 않는 경우에도 표시메모리(206)에서 베이스 화상데이터와 OSD 화상데이터가 판독되므로 불필요한 화상데이터를 차단하는 구조가 필요하게 됨과 동시에, 투과처리가 행해지는 경우보다도 투과처리가 행해지지 않는 경우의 쪽이 많은 시스템에 사용되는 경우에 불필요한 판독동작에 의한 불필요한 소비전력이 많아지게 된다. 따라서, 본 실시예와 같이 시분할로 베이스 화상데이터와 OSD 화상데이터를 판독하는 쪽이 총 소비전력이 적은 회로를 구축할 수 있다.
다음에, 투과 연산회로(211)의 동작을, 도 6의 타이밍차트를 이용해서 설명한다.
본 실시예의 액정 컨트롤러 드라이버(200)에 있어서는,α블렌딩을 행하는 경우, 우선 OSD 화상데이터가 판독되고, 그 후에 베이스 화상데이터가 판독되게 된다. 또한, 투과 연산회로(211)를 동작시키는 클럭신호(CK1, CK2)는 액정패널의 1라인 표시주기(T1)의 1/2의 주기로 설정되어 있음과 동시에,α비트를 디코드하는 디코더(DEC)를 제어하는 컨트롤 신호(CNT)는 1라인의 표시주기의 전반은 무효레벨(로레벨)로 되고, 후반은 유효레벨(하이레벨)로 되도록 생성된다.
클럭신호(CK1)에 동기해서 표시메모리(206)에서 OSD 화상데이터가 판독되면(타이밍 t1), 그 화상데이터는 비트 시프터(SFT1) 및 가산기(ADD)를 쓰루해서 클럭신호(CK2)에 동기해서 래치회로(LT1)에 래치된다(타이밍 t2). 래치회로(LT1)에 래치된 OSD 화상데이터는 클럭신호(CK1)의 다음의 펄스에 동기해서 래치회로(LT2)에 래치된다(타이밍 t3).
이때, 표시메모리(206)에서 다음의 표시데이터인 베이스 화상데이터가 판독된다. 또한, 래치회로(LT2)에는α비트를 포함하는 OSD 화상데이터가 래치되어 있고, 클럭신호(CK1)의 상승에 동기하여 컨트롤 신호(CNT)가 하이레벨로 변화되면, α비트를 디코드하여 비트 시프터(SFT1, SFT2)를 활성화시킨다. 이것에 의해, 비트 시프터(SFT1, SFT2)에서는 각각 베이스 화상데이터와 OSD 화상데이터의 비트 시프트 처리가 행해지고, 이 비트 시프트된 2개의 화상데이터가 가산기(ADD)에서 가산된 결과(투과 연산데이터)가 출력된다(도 6의 기간 T2).
이 가산기(ADD)에서 출력된 투과 연산데이터는 클럭신호(CK2)에 동기해서 래치회로(LT1)에 래치된다(타이밍 t4). 그리고, 래치회로(LT1)에 래치된 투과 연산데이터는 클럭신호(CK1)의 그 다음의 펄스에 동기해서 래치회로(LT2)에 래치되고, 액정 드라이버(교류화회로 및 소스선 구동회로)로 공급된다(타이밍 t5).
또, 본 실시예에 있어서는, 비트 시프터(SFT1, SFT2)가 1비트 시프트를 행하는 것으로 투과율 50%의 α블렌딩 화상을 생성하여 출력하는 경우를 예로 들어 설명하였지만, 래치회로(LT2)의 유지데이터를 비트 시프터(SFT1)측으로 귀환시키는 경로와 가산기(ADD)로 귀환시키는 경로를 설치하는 것에 의해, 투과율 25%와 75%의 화상데이터를 생성시킬수 있다.
예컨대 1라인 표시기간의 전반(前半)에 표시메모리에서 판독된 OSD 화상데이터의 α비트가 투과율 75%를 나타내고 있는 경우는, 표시메모리에서 베이스 화상데이터를 판독하기 전에, 래치회로(LT1)에 래치되어 있는 OSD 화상데이터를 비트 시프터(SFT2)로 공급하여 1비트 시프트를 행해 50%의 데이터로서 래치회로(LT2)에 래치한 후에, 재차 비트 시프터(SFT2)로 공급하여 2회째의 2비트 시프트 처리를 행해 25%의 데이터로서 래치회로(LT1)에 래치한다. 그리고, 이 25%의 데이터와 래치회로(LT2)에 유지되어 있는 50%의 데이터를 가산기(ADD)로 공급하여 75%의 OSD 화상데이터를 얻는다. 그리고 나서, 표시메모리에서 베이스 화상데이터를 판독하여 비트 시프터(SFT1)를 2회 통해서 25%의 데이터를 생성하고, 이 25% 베이스 화상데이터와 상기 75%의 OSD 화상데이터를 가산기(ADD)에서 가산하여 출력한다.
동일한 형태로 하여, 우선 25%의 OSD 화상데이터를 생성한 후 75% 베이스 화상데이터를 생성하고, 그들을 가산함으로써, 투과율 25%의 화상데이터로서 출력하는 것도 가능하다. 또, 비트 시프터(SFT1, SFT2)를 디코더(DEC)에서의 출력에 따라서 각각 한번에 2비트 시프트와 3비트 시프트를 행하도록 구성하여도 된다. 이것에 의해, 투과율 75%와 25%의 화상데이터의 생성에 필요한 시간을 단축할 수 있다.
여기서, 본 실시예의 액정 컨트롤러 드라이버(200)에서의 베이스 화상데이터와 OSD 화상데이터의 데이터 포맷의 예를, 도 7을 이용해서 설명한다.
베이스 화상데이터와 OSD 화상데이터는 각각 18비트로 구성되어 있다. 이중 베이스 화상데이터는, 도 7의 (A)와 같이, RGB의 각 색(色)이 각각 6비트로 표시된다. OSD 화상데이터는, RGB의 각 색이 각각 5비트로 표시되지만, 칩 외부에서는 도 7의 (B)와 같이 선두 3비트에 α비트(α2, α1, α0)가 배치된 데이터 또는 도 7의 (C)와 같이 RGB의 각 색의 최하위 비트에 각각 α비트(α2, α1, α0)가 분배 배치된 데이터중 어느 포맷의 데이터라도 접수 가능하게 되어 있다. 그리고, 도 7의 (B)와 같은 포맷의 데이터가 입력되면 칩 내부의 비트 처리회로(207)(도 1 참조)에서 비트의 배열을 도 7의 (C)와 같이 변환하여 표시메모리(206)에 저장하도록 구성되어 있다. 입력된 화상데이터가 도 7의 (B) 또는 도 7의 (C)의 어느 포맷 데이터인가는 데이터를 입력하는 인스트럭션에 의해 지정된다.
그런데, 전술한 바와 같이, 본 실시예의 액정 컨트롤러 드라이버(200)는, 특성이 다른 2개의 액정패널을 구동하는 경우에, 한쪽의 액정패널의 구동상태에서 다른쪽의 액정패널의 구동상태로 이행할 때, 각각의 패널의 특성에 따라서 계조전압 생성회로(216)가 다른 계조전압을 발생 가능하게 구성되어 있다. 그리고, 계조전압을 전환하기 위해 2개의 레지스터(221, 222) 및 셀렉터(SEL3)를 구비하고 있다. 그런데, 셀렉터(SEL3)에 의해 레지스터(221, 222)에서 γ조정회로(217)로 공급되는 설정치를 전환하는 실시예와 같은 방식에서는 계조전압 생성회로(216)의 응답 지연에 따라 출력되는 전압이 즉시는 상승하지 않아, 전환시에 화질이 저하할 염려가 있다. 또, 계조전압 생성회로(216)의 응답 지연은, 주로 계조전압 생성회로(216)내에 설치되어 있는 버퍼 앰프(63)에서의 지연이다.
그래서, 본 실시예에서는, 타이밍 생성회로(203)에서 출력되는 신호의 타이밍을 조정함으로써, 표시가 한쪽의 패널의 화면에서 다른쪽의 패널의 화면으로 이행할 때, 도 9의 (B)에 나타내는 바와 같이 타임 래그(lag)(이하, 미들 포치(middle porch)라 한다)(MP)를 설치하고, 이 미들 포치(MP)의 기간에 있어서는 어느 패널의 어떤 게이트 라인에도 전압이 인가되지 않도록 제어를 행하는 것에 의해 표시화질의 저하를 방지하도록 구성되어 있다. 도 9의 (A)는 종래의 1화면 구동에서의 동작을, 도 9의 (B)는 본 실시예의 액정 컨트롤러 드라이버에 의한 구동에 따라 상기 제1 액정패널(110)에 표시되는 서브 화면에서 제2 액정패널(120)에 표시되는 메인 화면으로 표시가 이행하는 경우의 동작을 모식적으로 나타낸 것이다.
도 9의 (B)에 나타나 있는 바와 같이, 본 실시예에서는 서브 화면 표시시에는 γ레지스터1(221)가 선택되어 그 설정치에 의거해서 계조전압이 생성되고, 메인 화면 표시시에는 γ레지스터2(222)가 선택되어 그 설정치에 의거해서 다른 계조전압이 생성된다. 그리고, γ레지스터1에서 γ레지스터2로의 전환은 미들 포치(MP)의 기간에 행해진다. 게다가, 표시가 메인 화면에서 서브 화면으로 되돌아갈 때에는 원래 귀선기간으로서 프론트 포치(front porch)라 불리는 인터벌 FP과 백 포치라 불리는 인터벌 BP가 설치되어 있고, 이 사이에 선택 레지스터를 γ레지스터2에서 γ레지스터1로 전환하여 계조전압의 전환을 행한다. 상기와 같은 제어를 행하는 것에 의해 표시 화질의 저하를 초래하지 않고 다른 특성을 가지는 액정패널 110에서 120으로, 또한 120에서 110으로 표시 구동을 이행할 수 있다.
도 10에는, 상기 미들 포치를 설치한 표시전환 제어를 행하는 경우의 게이트선 구동신호(G1~G272)의 타이밍 차트가 나타나 있다. 도 10에 있어서, FLM은 프레임 동기신호, CK0은 기준클럭신호, G1~G96은 서브 화면을 제공하는 제1 패널의 게이트선의 구동신호, G97~G272는 메인 화면을 제공하는 제2 패널의 게이트선의 구동신호, S1~S396은 제1 패널과 제2 패널에 공통의 소스선의 구동신호, MSC는 메인 화면과 서브 화면의 전환신호이다. 전체 소스선의 구동신호(S1~S396)는 동시에 출력되고, 게이트선 구동신호(G1~G272)에 동기해서 전환이 행해진다. 도 10에 나타나 있는 바와 같이, 게이트선 구동신호(G96, G97)의 사이에 미들 포치(MP)가 설치되고, 게이트선 구동신호 G272와 G1과의 사이에 프론트 포치(FP) 및 백 포치(BP)가 설치되어 있으며, 이들 기간에 전환신호(MSC)에 의한 셀렉터(SEL3)의 전환으로 γ레지스터의 설정치의 선택이 행해진다.
상기와 같이 표시화면의 전환시에 미들 포치 기간을 설치함으로써, 표시 화질의 저하를 초래하지 않고 다른 특성을 가지는 액정패널 120에서 110으로 표시 구동을 이행할 수 있다. 또, 상기 실시예에서는, 1개의 계조전압 생성회로(216)에 2개의 γ레지스터(221, 222)의 설정치를 선택하여 공급하는 방식이기 때문에, 설정치를 전환한 때에 버퍼 앰프(63)에서 응답 지연이 발생한다.
그래서, γ특성이 각각 다른 계조전압 생성회로를 2개 준비해 놓는 방식이 고려된다. 이와 같은 방식에 의하면, 표시패널에 따라서 2개의 계조전압 생성회로의 출력을 전환하도록 하면 응답 지연을 상당히 짧게 할 수 있지만, 계조전압 생성회로를 2개 설치하면 회로 규모가 매우 크게 되어 버린다는 문제점이 있다. 이것에 대해서, 실시예와 같이 계조전압 생성회로를 1개로 하여 γ레지스터의 설정치에서 발생전압을 전환하도록 구성하는 것에 의해, 회로 규모의 증가를 최소한으로 억제하는 것이 가능해진다.
또, 컨트롤 레지스터(CTR)의 일부에 미들 포치(MP)의 기간을 지정하는 레지스터를 설치하고, 타이밍 제어회로(203)가 이 레지스터의 설정치에 따라서 미들 포치(MP)의 기간을 가변 제어하는 실시예도 고려된다. 그리고, 그 경우, 미들포치(MP)의 기간을 1 수평기간 즉 기준클럭(CK0)의 주기의 정수배로 가변 제어하도록 구성하면, 비교적 간단한 회로로 미들 포치(MP)의 기간을 가변으로 하는 것이 가능하다. 이 미들 포치(MP)의 기간은, 계조전압 생성회로와 액정패널의 특성에도 의하지만 최대라도 7 수평기간 정도라면 충분하다고 생각된다.
다음에, 본 발명의 제2 실시예를 도 11~도 16을 이용해서 설명한다. 제2 실시예는, 제1 실시예의 α블렌딩 등의 기능에 부가하여, 입력된 화상을 1/2, 1/3,.....와 같이 축소하는 리사이즈 기능을 액정 컨트롤러 드라이버(200)에 설치한 것이다. 구체적으로는, 도 11과 같이 기록 어드레스 생성회로(210)의 전단에 리사이즈 처리회로(20)를 설치하도록 한 것이다. 또한, 리사이즈 처리회로(20)에서의 축소율을 설정하기 위한 리사이즈 레지스터(RSZ)와 종방향과 횡방향의 나머지 화소수를 설정하기 위한 나머지 레지스터(RCV, RCH)가 컨트롤 레지스터(CTR)내에 설치된다. 특별히 제한되는 것은 아니지만, 본 실시예의 리사이즈 레지스터(RSZ)에는 축소율을 설정하는 비트 이외에, 솎아낼 화소의 위치를 설정하는 비트가 설치된다.
리사이즈 회로(20)와 레지스터(RSZ, TCV, RCH) 이외는, 도 1에 나타나 있는 것과 동일한 구성이라도 된다. 도 11에는, 도 1에 나타나 있는 회로 블록중 제2 실시예에 관계하는 기록계의 회로만이 나타나고, 판독계의 회로는 생략되어 있다. 도 1에는 나타나 있지 않지만 도 11에 나타나 있는 기록신호 생성회로(60)는, 표시메모리(60)로의 기록시에 허가신호(기록 인에이블 신호)(WE)를 생성하는 회로이고, 도 1에 있어서는 타이밍 제어회로(206)내에 설치되어 있다.
도 12에는, 리사이즈 회로(20)의 구체적인 구성예가 나타나 있다.
리사이즈 회로(20)는, X방향 즉 라인방향의 어드레스를 계수하는 X방향 카운터(21)와, Y방향 즉 열방향의 어드레스를 계수하는 Y방향 카운터(22)와, X방향 카운터(21)의 리셋신호 및 Y방향 카운터(22)의 클럭신호를 발생하는 신호 발생회로(23)와, Y방향 카운터(22)의 리셋신호를 발생하는 신호 발생회로(24)로 이루어진다.
X방향 카운터(21)는, 타이밍 제어회로(206)에서 공급되는 어드레스 카운트 제어신호(클럭신호)에 의해 카운트 업 동작하고, 신호 발생회로(23)에서의 리셋신호에 의해 리셋되며, 소정의 값의 계수를 반복해서 실행한다. 어드레스 카운트 제어신호는 칩 외부에서 공급되는 기록 제어신호(WR) 등에 의거해서 생성된다. 신호 발생회로(23)는 X방향 카운터(21)의 카운트 업 신호와 기록 어드레스 생성회로(210)에서의 X방향 종료신호와 나머지 레지스터(RCH)에서의 X방향 나머지 설정비트 신호 및 리사이즈 레지스터(RSZ)에서의 축소율 설정신호에 의거해서, X방향 카운터(21)의 리셋신호 및 Y방향 카운터(22)의 클럭신호를 발생한다.
Y방향 카운터(22)는, 신호 발생회로(23)에서의 클럭신호에 의해 카운트 업 동작하고, 신호 발생회로(24)에서의 리셋신호에 의해 리셋되며, 소정의 값의 계수를 반복해서 실행한다. 신호 발생회로(24)는, Y방향 카운터(22)의 카운트 업 신호와 기록 어드레스 생성회로(210)에서의 Y방향 종료신호와 나머지 레지스터(RCV)에서의 Y방향 나머지 설정비트 신호 및 리사이즈 레지스터(RSZ)에서의 축소율 설정신호에 의거해서, Y방향 카운터(22)의 리셋신호를 발생한다. X방향 카운터(21)의 리셋신호 및 Y방향 카운터(22)의 리셋신호는, 기록 어드레스 생성회로(210)로 공급되어 내부의 어드레스 카운터를 갱신시킨다.
기록 어드레스 생성회로(210)는, 컨트롤 레지스터(CTR)에 설치되어 있는 기록 개시 어드레스 레지스터(AD) 및 기록 범위를 나타내는 윈도우 어드레스를 유지하는 레지스터(HSA, HEA, VSA, VEA)를 참조하여, 표시메모리(206)에 대한 기록 어드레스를 생성한다. 기록 개시 어드레스 레지스터(AD) 및 윈도우 레지스터(HSA, HEA, VSA, VEA)는 본 실시예의 리사이즈 처리뿐만 아니라 베이스 화상보다도 작은 화상을 표시메모리(206)의 임의의 위치에 기록하여 중첩시켜 표시를 행하는 경우에도 사용할 수 있는 레지스터이고, 원래 그와 같은 레지스터를 가지는 액정 컨트롤러 드라이버에 있어서는, 이들 레지스터를 새롭게 설치할 필요가 없다.
또한, X방향 카운터(21)의 카운트 업 신호와 Y방향 카운터(22)의 카운트 업 신호는, 기록신호 생성회로(60)로 공급되고, 기록신호 생성회로(60)는 이들 신호와 타이밍 제어회로(203)에서의 기록 타이밍 신호 및 리사이즈 레지스터(RSZ)에서의 솎아낼 위치 설정비트 신호에 의거해서 기록신호(WE)를 생성하도록 구성되어 있다.
여기서, 도 12의 리사이즈 처리회로(20)에 의한 화상 축소처리의 원리를, 도 14 및 도 15를 이용해서 설명한다. 도 14는 1/2 축소, 도 15는 1/3 축소를 나타낸다. 도시하지 않지만, 1/4 축소와 1/5 축소도 동일한 원리로 가능하다. 이 축소율이 리사이즈 레지스터(RSZ)의 축소율 설정비트에 의해 지정되도록 되어 있다.
본 실시예의 리사이즈 처리회로(20)는, 도 14의 (A)에 나타내는 바와 같이 기록 화상데이터를 소정의 비율로 솎아내는 것에 의해, 도 14의 (B)에 나타내는 바와 같이 축소한 화상을 얻어 이것을 표시메모리(206)의 지정된 영역에 기록하는 것이다. 도 14의 (A)에서는 짝수행과 짝수열을 솎아낸 예가 나타나 있지만, 홀수행과 홀수열을 솎아내도록 하여도 축소한 화상을 얻을 수 있다. 어느 행 및 열을 솎아내는가는, 리사이즈 레지스터(RSZ)내의 솎아낼 위치 설정비트에 의해 지정 가능하게 되어 있다.
도 15의 (A)에는 외부에서 공급되는 축소 전의 화상데이터가, 도 15의 (B)에는 1/3 축소에 있어서 1번째의 행과 열을 솎아내 기억하도록 설정된 경우에 표시메모리(206)에 기록되는 화상데이터가, 또한 도 15의 (C)에는 1/3 축소에 있어서 2번째의 행과 열을 솎아내 기억하도록 설정된 경우에 표시메모리(206)에 기록되는 화상데이터가, 또 도 15의 (D)에는 1/3 축소에 있어서 3번째의 행과 열을 솎아내 기억하도록 설정된 경우에 표시메모리(206)에 기록되는 화상데이터가 나타나 있다.
도 13에는, 축소율이 1/2로 설정된 경우에서의 리사이즈 처리회로(20)의 입출력신호 및 내부 신호의 타이밍이 나타나 있다. 도 13에서 알 수 있는 바와 같이, 기록신호(WE)는 기준이 되는 기록신호의 2주기에 1회만 유효레벨(하이레벨)로 된다. 또한, X방향 카운터(21)와 Y방향 카운터(22)는 각각 계수치가「01」이 되면 리셋되는 요컨대 10진수로 보면「0」과「1」을 반복한다. 축소율이 1/3로 설정된 경우에는 X방향 카운터(21)와 Y방향 카운터(22)는 각각 계수치가「10」이 되면 리셋되고, 축소율이 1/4로 설정된 경우에는 각각 계수치가「11」이 되면 리셋된다. 카운터가 2비트인 경우, 1/4 축소까지 가능하다. 카운터를 3비트로 구성하는 것에 의해, 1/8 축소까지 가능하게 할 수 있다.
표 2에 리사이즈 레지스터(RSZ)의 축소율 설정비트의 할당과 화상 사이즈와의 관계를, 표 3에 리사이즈 레지스터(RSZ)의 솎아낼 위치 설정비트의 할당과 솎아낼 위치와의 관계를, 표 4에 종방향의 나머지 화소수를 설정하기 위한 나머지 레지스터(RCV)의 비트 할당과 나머지 화소수와의 관계를 각각 나타낸다. 또, 횡방향의 나머지 화소수를 설정하기 위한 나머지 레지스터(RCH)의 구성은 종방향의 나머지 레지스터(RCV)의 그것과 동일하므로 생략한다.
RSZ2 RSZ1 RSZ0 기록사이즈
0 0 0 1/1
0 0 1 1/2
0 1 0 1/3
0 1 1 1/4
1 0 0 1/5
1 0 1 1/6
1 1 0 1/7
1 1 1 1/8
DWP2 DWP1 DWP0 1/2 축소 1/3 축소 1/4 축소 1/8 축소
0 0 0 1화소째 1화소째 1화소째 1화소째
0 0 1 2화소째 2화소째 2화소째 2화소째
0 1 0 설정금지 3화소째 3화소째 3화소째
0 1 1 설정금지 설정금지 4화소째 4화소째
1 0 0 설정금지 설정금지 설정금지 5화소째
1 0 1 설정금지 설정금지 설정금지 6화소째
1 1 0 설정금지 설정금지 설정금지 7화소째
1 1 1 설정금지 설정금지 설정금지 8화소째
RCV2 RCV1 RCV0 나머지 화소(종)
0 0 0 0
0 0 1 1
0 1 0 2
0 1 1 3
1 0 0 4
1 0 1 5
1 1 0 6
1 1 1 7
여기서, 도 16의 (A)에 나타낸 데이터 사이즈가 X×Y인 전송화상(X, Y는 화소수)를 1/N으로 축소하고, 도 16의 (B)와 같이 표시메모리(RAM)의 임의의 기억영역(개시위치 X0, Y0)에 저장하는 경우를 예로 들어, 외부의 마이컴에 의한 컨트롤 레지스터(CTR)내의 소정의 레지스터로의 설정 방법을 설명한다. 또, N은 정(正)의 정수이다.
외부의 마이컴은, 리사이즈 레지스터(RSZ)의 솎아낼 위치 설정영역에 (N-1)을 셋트한다. (N-1)로 하는 것은, N=1일 때 축소율이 1/1이고, 표 2에서 축소율이 1/1인 경우에는 솎아낼 위치 설정비트 RSZ2, RS1, RSZ0는 "000"(10진수의「0」에 상당)이 되기 때문이다. 리사이즈 레지스터(RSZ)의 솎아낼 위치 설정비트에는, 표 3에 따라서 축소율에 따라 설정금지로 되어 있지 않은 범위내에서 자유로이 설정할 수 있다. 레지스터(RCV)에 설정하는 종(縱)방향의 나머지 화소수(L)는, 나머지 연산식 L=XmodN을 이용해서, 상기 화소수(X)와 축소율(N)로부터 구할 수 있다. 마찬가지로, 레지스터(RCH)에 설정하는 횡(橫)방향의 나머지 화소수(M)는, 나머지 연산식 M=YmodN을 이용해서, 상기 화소수(X)와 축소율(N)로부터 구할 수 있다.
또한, 외부의 마이컴은 상기 레지스터 이외에, 표시메모리의 기록 개시 어드레스를 설정하는 레지스터(AD)에 어드레스(X0, Y0)를 설정하고, 기록영역 설정 레지스터 HSA, HEA, VSA, VEA에 각각 X0, X0+Rx-1, Y0, Y0+Ry-1을 설정할 필요가 있다. 또, 여기서, Rx, Ry는 각각 표시메모리(206)내의 데이터 기록영역의 사이즈이고, 상기 전송화상의 화소수(X, Y) 및 나머지 화소수(L, M)와 축소율(N)을 이용해서, Rx=(X-L)/N, Ry=(Y-M)/N이 되는 식에 의해 구할 수 있다.
본 실시예에 따르면, 외부의 마이컴 등은 미리 소정의 레지스터를 설정하고, 리사이즈를 지시하는 인스트럭션을 입력하여 통상의 기록데이터와 같은 데이터 전송을 실행하면, 액정 컨트롤러 드라이버(200)내에서 자동적으로 화상의 축소가 행해지고, 축소된 화상데이터가 표시메모리(206)에 저장된다. 본 기능을 이용하면, 예컨대 복수 화상의 섬네일(thumbnail)(축소 화상이 나열된 일람표)을 작성하거나, 카메라부착 휴대전화기에 있어서 상대측에서 전송되온 화상을 화면 전체에 표시하고 그 일부에 자기의 카메라로 촬영한 화상을 축소 표시하도록 한 것을 단시간에 행할 수 있게 된다는 이점이 있다.
또한, 메인 화상 패널과 서브 화상 패널을 갖는 카메라 부착 휴대전화기에 있어서, 제1 실시예에 맞추어, 표시 RAM의 메모리 공간을 메인화상 패널과 서브화상 패널과 또 α블렌딩 및 리사이즈용의 공간을 설치하는 것에 의해, 표시 RAM의 점유면적이 크게 되지만, 카메라를 사용할 때 촬영하고자 하는 화상을 메인화면 전체에 표시시키는 것에 의해 촬영화면을 확인하면서, 서브화면에서 촬영 상대에 촬영하고자 하는 화상을 리사이즈에 의해 축소 표시하여 확인하도록 하면서, α블렌딩에 의해 메인 패널에 시간과 휴대의 상태 등의 정보를 투과 상태로 표시를 행할수 있고, 또 외부에서 전송되온 화상을 리사이즈하여 α블렌딩에 의해 메인 패널에 투과한 상태로 중첩시켜 표시를 행할 수 있다. 또한 이때에, 본 발명에서의 γ특성의 보정을 행하는 것에 의해, 메인화상 패널과 서브화상 패널의 양쪽을 화질의 열화를 초래하지 않고 하나의 계조전압 생성회로에서의 전압으로 구동하여, 소비전력, 칩 면적의 저감을 도모할 수 있다.
또, 상기 기록 개시 어드레스 설정용 레지스터(AD) 및 기록영역 설정 레지스터(HSA, HEA, VSA, VEA)로의 설정 방법에 따라, 리사이즈 회로(20)에 의해 압축된 화상데이터를 제1 화상의 기억영역에 저장시키고, 도 1의 실시예의 투과 연산회로(211)와 관련하는 레지스터를 이용하여 제2 화상의 기억영역에 기억되어 있는 베이스 화상데이터와 압축 화상데이터를 합성한 화상을 제2 액정패널(120)에 표시시키는 것도 가능하다.
다음에, 본 발명의 제3 실시예를 설명한다. 제3 실시예는, 제1 실시예의 기능에 부가하여, 표시가 행해지지 않는 측의 액정패널의 게이트선을 표시시보다도 긴 주기로 스캔함으로써 액정의 열화를 방지하도록 한 것이다.
도 2에 나타나 있는 소스선을 공통으로 하는 2개의 액정패널(110, 120)을 가지는 액정표시 디바이스(100)를 구동하는 시스템에서는, 한쪽의 액정패널의 표시가 불필요하고 표시를 정지시키는 경우에도 다른쪽의 액정패널의 표시 구동을 위해 소스선에 인가된 전압이 비표시의 액정패널의 액정에도 인가되어 버린다. 이때, 비표시의 액정패널의 게이트선의 스캔 동작을 정지시키면, 액정에 교류전압이 인가되지 않게 되어 액정의 열화를 초래할 염려가 있다.
그래서, 본 실시예의 액정 컨트롤러 드라이버는, 비표시의 액정패널의 게이트선에 대해서도 스캔 동작을 행해 액정의 열화를 방지하고, 또 그 스캔 주기를 통상 표시구동시 보다도 충분히 길게 하는 것으로 소비전력의 저감을 도모하도록 하고 있다. 도 18에는 일예로서 제1 액정패널(110)의 서브화면은 통상의 표시를 행하고 제2 액정패널(120)의 메인화면의 표시를 정지시키는 경우의 게이트선 구동신호의 타이밍의 예가 나타나 있다.
도 18의 타이밍에 따르면, 제1 액정패널(110)의 게이트선(G1~G96)에는 각 프레임마다 1회씩 구동펄스가 인가되는 것에 대해서, 제2 액정패널(120)의 게이트선(G97~G272)에는 홀수 프레임마다 구동펄스가 인가된다. 도시의 편의상, 도 18에 있어서는, 비표시의 제2 액정패널(120)의 게이트선(G97~G272)에 대해서 홀수 프레임마다 구동펄스를 인가하는 경우를 나타냈지만, 비표시의 액정패널의 게이트선에 대한 스캔의 주기는, 액정의 열화를 방지 가능한 범위에서 가능한 한 긴 시간으로 설정하는 것이 바람직하다. 이것에 의해, 비표시의 액정패널의 게이트선에는 소정의 인터벌을 두고 구동펄스가 인가되게 된다. 그 결과, 비표시의 액정패널에 있어서도 액정에 교번(交番)전압이 인가되게 되어 액정의 열화가 방지된다.
또, 본 실시예의 액정 컨트롤러 드라이버는, 비표시의 액정패널의 게이트선의 스캔 동작에 맞추어 소스선에는 흑색을 표시시키는 화소데이터에 대응한 전압을 인가하도록 구성되어 있다. 실시예의 액정패널은 흑색을 표시시키는 화소데이터에 대응한 전압이 백색을 표시시키는 화소데이터에 대응한 전압보다도 낮으므로, 백색을 표시시키는 경우보다도 화소전극의 충방전에 따른 전력손실이 적게 끝나기 때문이다. 백색을 표시시키는 화소데이터에 대응한 전압의 쪽이 낮은 액정패널에 대해서는 비표시 시에 색을 표시시키는 전압을 인가하도록 하여도 된다.
도 19는, 본 발명에 관한 액정표시 구동 제어장치(액정 컨트롤러 드라이버)를 구비한 시스템의 일예로서 휴대전화기의 전체 구성을 나타내는 블록도이다.
본 실시예의 휴대전화기는, 표시수단으로서의 액정표시 디바이스(100), 송수신용의 안테나(310), 음성출력용의 스피커(320), 음성입력용의 마이크로폰(330), CCD(Charge Coupled Device)와 MOS 센서 등으로 이루어지는 고체촬상소자(340), 그 고체촬상소자(340)에서의 화상신호를 처리하는 DSP(Digital Signal Processor) 등으로 이루어지는 화상신호 처리회로(230), 본 발명에 관한 액정표시 구동 제어장치로서의 액정 컨트롤러 드라이버(200), 스피커(320)와 마이크로폰(330)의 신호의 입출력을 행하는 음성 인터페이스(241), 안테나(310)와의 사이의 신호의 입출력을 행하는 고주파 인터페이스(242), 음성신호와 송수신신호에 관한 신호처리 등을 행하는 베이스밴드부(250), MPEG 방식 등에 따른 동화상처리 등 멀티미디어 처리기능과 해상도 조정기능, 자바 고속처리 기능 등을 가지는 마이크로 프로세서 등으로 이루어지는 어플리케이션 프로세서(260), 전원용 IC(270) 및 데이터 기억용의 메모리(281, 282) 등을 구비하게 된다.
어플리케이션 프로세서(260)는, 고체촬상소자(340)에서의 화상신호 이외에, 고주파 인터페이스(242)를 통해서 다른 휴대전화기로부터 수신한 동화상 데이터도 처리하는 기능을 가진다. 액정 컨트롤러 드라이버(200)와 베이스밴드부(250)와 어플리케이션 프로세서(260)와 메모리(281, 282)와 화상신호 처리회로(230)는 시스템버스(291)에 의해 데이터 전송 가능하게 접속되어 있다. 도 19의 휴대전화 시스템에서는, 시스템 버스(291) 이외에 표시데이터 버스(292)가 설치되고, 이 표시데이터 버스(292)에는 액정 컨트롤러 드라이버(200)와 어플리케이션 프로세서(260) 및 메모리(281)가 접속되어 있다.
또, 상기 베이스밴드부(250)는, 예컨대 DSP(Digital Signal Processor) 등으로 이루어지는 음성 신호처리를 행하는 음성신호 처리회로(251), 커스텀 기능(유저 논리)을 제공하는 ASIC(application specific integrated circuits)(252), 베이스밴드 신호의 생성과 표시제어, 시스템 전체의 제어 등을 행하는 시스템 제어장치로서의 마이컴(253) 등으로 구성된다.
메모리(281, 282)중 281은 휘발성 메모리이고 통상 SRAM과 SDRAM으로 구성되며, 여러가지 화상처리를 행한 화상데이터 등이 보존되는 프레임 버퍼 등으로 이용된다. 메모리(282)는 불휘발성 메모리이고 예컨대 소정의 블록단위로 일괄 소거 가능한 플래시 메모리로 구성되며, 표시 제어를 포함하는 휴대전화기 시스템 전체의 제어 프로그램과 제어 데이터의 기억용으로 사용된다.
상기 실시예의 액정 컨트롤러 드라이버를 이용한 본 시스템에서는, 액정표시 디바이스(100)로서, 표시 화소가 매트릭스 형태로 배열된 도트 매트릭스 방식의 컬러 TFT 액정패널을 이용할 수 있다. 또, 액정표시 디바이스(100)가 도 2에 나타나 있는 것과 같은 2화면을 가지는 것인 경우라도 1개의 액정 컨트롤러 드라이버로 구동할 수 있다.
이상 본 발명자에 의해 이루어진 발명을 실시예에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다. 예컨대, 상기 실시예의 액정표시 구동 제어장치에 의해 구동되는 컬러 액정패널은, 동일한 열에는 RGB중 동일한 색의 화소가 배치되어 있는 것으로 설명하였지만, 예컨대 액정 컨트롤러 드라이버(200)와 액정패널과의 사이에 액정패널로 전송하는 RGB 화상신호의 전송순서를 R-G-B에서 G-B-R, B-R-G와 같이 바꾸는 회로를 설치하는 것으로, 열방향에도 RGB가 순서대로 배치되어 있는 액정패널에 대해서도 본 발명을 적용할 수 있다. 또한, 상기 실시예에 있어서는, 액정표시 구동 제어장치에 게이트선 구동회로(219)가 설치되어 있는 것으로 설명하였지만, 게이트선 구동회로가 다른 반도체 집적회로로 구성되어 있는 경우라도 본 발명을 적용할 수 있다.
이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로 된 이용분야인 액정표시장치의 구동 제어장치 및 그것을 적용한 휴대전화기에 대해서 설명하였지만, 본 발명은 그것에 한정되는 것은 아니고, 액정 이외의 도트 매트릭스형의 표시장치의 구동 제어장치 및 휴대전화기 이외의 PHS(Personal Handyphone System), PDA 등 여러가지 휴대형 전자기기에 적용할 수 있다.
본원에 있어서 개시되는 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 하기와 같다.
즉, 본 발명에 따르면, 투과표시를 위한 연산을 액정표시 구동 제어장치의 측에서 행하기 때문에, 컬러 액정패널과 그것을 구동하는 액정표시 구동 제어장치와 마이크로 프로세서를 구비한 시스템에서 마이크로 프로세서의 부담을 경감할 수 있다.
또한, 본 발명에 따르면, 투과표시와 비투과 표시를 반복해서 행하는 경우에, 표시를 전환할 때마다 마이크로 프로세서가 일일이 외부 메모리로부터 화상데이터를 판독하여 액정표시 구동 제어장치로 데이터를 전송할 필요가 없고, 액정표시 구동 제어장치내의 표시메모리에 있는 화상데이터를 이용해서 인스트럭션만으로 표시내용을 전환할 수 있기 때문에, 표시의 전환이 신속하고 또 소비전력이 적은 표시시스템을 실현할 수 있다.
게다가, 본 발명에 따르면, 내장메모리의 기억용량을 2개의 액정패널의 화상데이터를 합계한 크기로 하고, 어느 것인가 사용하지 않는 패널에 대응한 기억영역을 이용해서 투과표시를 위해 중첩되는 다른 화상데이터를 기억시키기 위해, 기억용량이 작은 내장메모리를 효율 좋게 관리하여 다양한 표시를 행할 수 있음과 동시에, 동일한 기능을 가지는 시스템에 비해 액정표시 구동 제어장치에 내장되는 표시메모리의 기억용량을 감소시켜, 칩 사이즈 더 나아가서는 비용을 저감할 수 있다.
또한, 본 발명에 따르면, 사용하는 액정패널의 γ특성에 따른 계조전압을 생성할 수 있기 때문에, 2 이상의 액정패널을 구비한 시스템에서 1개의 표시구동 제어장치에 의해 2 이상의 액정패널을 각각의 패널의 특성에 따라 최적 구동할 수 있다는 효과가 있다.

Claims (10)

  1. 표시 화상데이터를 기억하는 표시메모리를 구비하고, 상기 표시메모리로부터 순차 표시 화상데이터를 판독하여 컬러 표시장치의 구동신호를 생성하여 출력하는 표시구동 제어장치로서,
    상기 표시장치의 제1 표시영역과 상기 표시장치의 제2 표시영역의 공통의 신호선을 구동하는 신호를 생성하여 출력하는 구동회로와, 상기 제1 표시영역의 특성에 따른 계조전압 정보와 상기 제2 표시영역의 특성에 따른 계조전압 정보를 설정 가능한 설정수단과, 그 설정수단의 설정정보에 따라서 상기 구동회로로 공급되는 계조전압을 생성하는 하나의 계조전압 생성회로를 구비하여 이루어지는 것을 특징으로 하는 표시구동 제어장치.
  2. 제 1 항에 있어서,
    상기 제1 표시영역의 선택선을 스캔 구동한 후, 상기 제2 표시영역의 선택선을 스캔 구동하도록 구성되고,
    상기 계조전압 생성회로는, 상기 제1 표시영역의 구동시에는 상기 설정수단의 대응하는 제1 설정정보에 따른 계조전압을 생성하고, 상기 제2 표시영역의 구동시에는 상기 설정수단의 대응하는 제2 설정정보에 따른 계조전압을 생성하도록 되며,
    상기 제1 표시영역의 구동으로부터 상기 제2 표시영역의 구동으로 이행할 때소정 간격의 시간이 설정되고, 이 간격의 시간에 제1 설정정보에 따른 계조전압의 생성으로부터 제2 설정정보에 따른 계조전압의 생성으로의 전환이 행해지도록 구성되어 있는 것을 특징으로 하는 표시구동 제어장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 설정수단은, 설정정보가 변경 가능한 레지스터인 것을 특징으로 하는 표시구동 제어장치.
  4. 표시 화상데이터를 기억하는 표시메모리를 구비하고, 상기 표시메모리로부터 순차 표시 화상데이터를 판독하여 컬러 표시장치의 구동신호를 생성하여 출력하는 표시구동 제어장치로서,
    외부에서 입력되는 화상데이터를 소정의 비율로 솎아내는 것에 의해 압축된 화상데이터를 생성하는 리사이즈 회로를 구비하여 이루어지는 것을 특징으로 하는 표시구동 제어장치.
  5. 제 4 항에 있어서,
    상기 비율을 소정의 범위에서 임의로 설정 가능한 설정수단을 가지는 것을 특징으로 하는 표시구동 제어장치.
  6. 제 5 항에 있어서,
    상기 화상데이터의 솎아낼 비트의 위치를 설정 가능한 설정수단을 가지는 것을 특징으로 하는 표시구동 제어장치.
  7. 제 4 항, 제 5 항 또는 제 6 항에 있어서,
    상기 비율에 따라서 화상데이터의 솎아냄을 행할 때 솎아내기 위한 계수에 관여하지 않는 화소수를 설정 가능한 설정수단을 가지는 것을 특징으로 하는 표시구동 제어장치.
  8. 제 4 항, 제 5 항, 제 6 항 또는 제 7 항에 있어서,
    상기 압축된 화상데이터를 저장하는 상기 표시메모리의 저장위치를 설정 가능한 설정수단을 가지는 것을 특징으로 하는 표시구동 제어장치.
  9. 표시 화상데이터를 기억하는 표시메모리를 구비하고, 상기 표시메모리로부터 순차 표시 화상데이터를 판독하여 컬러 표시장치의 구동신호를 생성하여 출력하는 표시구동 제어장치로서,
    외부로부터 입력되는 화상데이터를 소정의 비율로 솎아내는 것에 의해 압축된 화상데이터를 생성하는 리사이즈 회로와,
    상기 표시메모리의 후단에 설치되어, 그 표시메모리로부터 판독된 제1 화상데이터와 제2 화상데이터에 대해서 비트 시프트 처리를 행한 후 가산하는 것에 의해 2개 화상의 합성 표시데이터를 얻는 투과 연산회로를 구비하고,
    상기 표시메모리는 표시장치의 1화면분의 표시데이터보다도 큰 데이터를 저장 가능한 기억용량을 갖도록 구성되며,
    상기 표시메모리의 1화면분의 표시데이터가 저장된 기억영역 이외의 기억영역에 상기 리사이즈 회로에 의해 압축된 데이터가 저장되고,
    상기 투과 연산회로에 의해 상기 1화면분의 표시데이터와 상기 압축데이터를 합성한 표시데이터를 생성하고, 그 합성 표시데이터에 의거해서 상기 구동신호를 생성하여 출력하도록 구성되어 이루어지는 것을 특징으로 하는 표시구동 제어장치.
  10. 제 1 항 내지 제 9 항중 어느 한 항 기재의 표시구동 제어장치와, 그 표시구동 제어장치에 의해 구동되는 표시장치와, 상기 표시메모리에 기록되는 표시데이터의 생성 및 그 기록 위치정보에 관한 설정을 행하는 시스템 제어장치를 구비하고,
    상기 시스템 제어장치는, 상기 리사이즈 회로에 의해 압축한 화상데이터를 상기 표시메모리에 저장시키는 경우에도, 압축하지 않은 화상데이터를 저장시키는 경우에도, 동일한 화상데이터군을 전송하는 것을 특징으로 하는 표시장치를 구비한 전자기기.
KR1020040006050A 2003-01-31 2004-01-30 표시구동 제어장치 및 표시장치를 구비한 전자기기 KR20040070325A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00023424 2003-01-31
JP2003023424A JP2004233743A (ja) 2003-01-31 2003-01-31 表示駆動制御装置および表示装置を備えた電子機器

Publications (1)

Publication Number Publication Date
KR20040070325A true KR20040070325A (ko) 2004-08-07

Family

ID=32767572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006050A KR20040070325A (ko) 2003-01-31 2004-01-30 표시구동 제어장치 및 표시장치를 구비한 전자기기

Country Status (5)

Country Link
US (3) US7317461B2 (ko)
JP (1) JP2004233743A (ko)
KR (1) KR20040070325A (ko)
CN (2) CN101290753B (ko)
TW (2) TW200414107A (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2005136706A (ja) * 2003-10-30 2005-05-26 Nec Saitama Ltd 携帯情報端末装置及びその表示切替方法
US8179345B2 (en) * 2003-12-17 2012-05-15 Samsung Electronics Co., Ltd. Shared buffer display panel drive methods and systems
KR100624306B1 (ko) * 2004-05-28 2006-09-18 삼성에스디아이 주식회사 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법
US7482995B2 (en) * 2004-06-23 2009-01-27 Panasonic Corporation Control device for a plurality of display devices
US20060077116A1 (en) * 2004-10-08 2006-04-13 Toppoly Optoelectronics Corp. Display driving circuit and method and multi-panel display using the same
JP4647280B2 (ja) * 2004-10-25 2011-03-09 株式会社 日立ディスプレイズ 表示装置
TWI248304B (en) * 2004-12-01 2006-01-21 Tatung Co Ltd A method for displaying dynamic design
KR101167515B1 (ko) * 2004-12-30 2012-07-20 엘지디스플레이 주식회사 디스플레이 패널에서의 화면분할 구동방법과 이를수행하는 디스플레이 장치
JP4442455B2 (ja) * 2005-02-17 2010-03-31 セイコーエプソン株式会社 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006227272A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243233A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243232A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4810840B2 (ja) * 2005-03-02 2011-11-09 セイコーエプソン株式会社 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
JP4942012B2 (ja) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 表示装置の駆動回路、および駆動方法
WO2006138028A2 (en) * 2005-06-16 2006-12-28 Aurora Systems, Inc. Asynchronous display driving scheme and display
US7545396B2 (en) * 2005-06-16 2009-06-09 Aurora Systems, Inc. Asynchronous display driving scheme and display
US7669094B2 (en) * 2005-08-05 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and inspection method of semiconductor device and wireless chip
DE102006009010A1 (de) * 2006-02-27 2007-08-30 Robert Bosch Gmbh Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen
KR20070092582A (ko) 2006-03-09 2007-09-13 삼성전자주식회사 영상 표시 및 저장 장치와 방법
KR20080077446A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 액정 표시 장치 및 표시판
JP2007171997A (ja) * 2007-03-19 2007-07-05 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2007183670A (ja) * 2007-03-19 2007-07-19 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP5213354B2 (ja) * 2007-05-22 2013-06-19 キヤノン株式会社 情報処理装置、情報処理方法並びにプログラム
US20080303836A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with partial memory control
TWI376672B (en) * 2007-06-21 2012-11-11 Novatek Microelectronics Corp Memory-control device for display device
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
KR101385747B1 (ko) * 2007-09-21 2014-04-21 삼성전자주식회사 전자 종이 표시 유니트 및 이를 갖는 이동 통신 단말기
JP2009145814A (ja) * 2007-12-18 2009-07-02 Renesas Technology Corp 半導体集積回路装置及び表示装置
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) * 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
US8106898B2 (en) * 2009-03-23 2012-01-31 Aten International Co., Ltd. Method and apparatus for compensation for skew in video signals
TWI411991B (zh) * 2009-09-09 2013-10-11 Tatung Co 場發射顯示面板的驅動電路和方法及場發射顯示器
CN102053440B (zh) * 2009-11-10 2013-03-27 上海天马微电子有限公司 电泳显示器及其驱动方法
JP5674594B2 (ja) * 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
JP5746494B2 (ja) * 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
US20130241917A1 (en) * 2010-11-25 2013-09-19 Sharp Kabushiki Kaisha Display device, and display method therefor
KR20130064486A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시장치
US9691360B2 (en) * 2012-02-21 2017-06-27 Apple Inc. Alpha channel power savings in graphics unit
TWI485693B (zh) * 2013-06-17 2015-05-21 Novatek Microelectronics Corp 源極驅動器
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
KR20150102803A (ko) * 2014-02-28 2015-09-08 삼성디스플레이 주식회사 표시 장치
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN105472106A (zh) * 2014-08-25 2016-04-06 中兴通讯股份有限公司 背景的显示方法及装置
KR102305502B1 (ko) * 2014-12-22 2021-09-28 삼성디스플레이 주식회사 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US20180197488A1 (en) * 2015-07-03 2018-07-12 Sharp Kabushiki Kaisha Display device and display method
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
JP6619762B2 (ja) * 2017-03-27 2019-12-11 平田機工株式会社 製造システムおよび製造方法
KR102513173B1 (ko) * 2017-11-15 2023-03-24 삼성전자주식회사 픽셀 그룹별 독립적 제어가 가능한 디스플레이 장치 및 방법
JP7240133B2 (ja) * 2018-10-29 2023-03-15 ラピスセミコンダクタ株式会社 半導体装置
JP7307191B2 (ja) 2019-04-01 2023-07-11 北京字節跳動網絡技術有限公司 履歴に基づく動きベクトル予測のための補間フィルタの使用
CN109920388B (zh) * 2019-04-11 2021-01-15 深圳市华星光电技术有限公司 显示面板驱动系统
CN114387922B (zh) * 2022-02-24 2023-04-07 硅谷数模(苏州)半导体股份有限公司 一种驱动芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
CN1145921C (zh) * 1998-02-09 2004-04-14 精工爱普生株式会社 电光装置及其驱动方法和使用该电光装置的电子装置
JP4058888B2 (ja) * 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2002142149A (ja) * 2000-11-06 2002-05-17 Mega Chips Corp 画像処理回路
JP4132654B2 (ja) * 2000-12-18 2008-08-13 株式会社ルネサステクノロジ 表示制御装置および携帯用電子機器
JP2002240402A (ja) * 2001-02-22 2002-08-28 Sony Corp 画像及び付帯情報の印刷形成装置及び方法
KR100549156B1 (ko) * 2001-07-23 2006-02-06 가부시키가이샤 히타치세이사쿠쇼 표시 장치
JP4794801B2 (ja) * 2002-10-03 2011-10-19 ルネサスエレクトロニクス株式会社 携帯型電子機器の表示装置
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用ｌｓｉ
US7289084B2 (en) * 2005-02-22 2007-10-30 John Michael Lesniak Computer display apparatus

Also Published As

Publication number Publication date
US20120176392A1 (en) 2012-07-12
CN101290753B (zh) 2011-11-09
JP2004233743A (ja) 2004-08-19
US8106897B2 (en) 2012-01-31
US20040150596A1 (en) 2004-08-05
CN100433125C (zh) 2008-11-12
TWI375938B (ko) 2012-11-01
US7317461B2 (en) 2008-01-08
TWI351660B (ko) 2011-11-01
TW200414107A (en) 2004-08-01
CN1523567A (zh) 2004-08-25
TW200717413A (en) 2007-05-01
US20080088259A1 (en) 2008-04-17
CN101290753A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
KR101065159B1 (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
KR20040070325A (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
KR100924190B1 (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
KR101351203B1 (ko) 표시 제어 구동 장치 및 표시 시스템
US7742065B2 (en) Controller driver and liquid crystal display apparatus using the same
US7660010B2 (en) Controller driver, liquid crystal display apparatus using the same, and liquid crystal driving method
JP4807938B2 (ja) コントローラドライバ及び表示装置
KR101033434B1 (ko) 액정 디스플레이, ｌｃｄ 드라이버, 및 ｌｃｄ 드라이버의 동작 방법
JP2004157526A (ja) コントローラ・ドライバ、表示装置及び表示方法
JP2007310234A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
US9368083B2 (en) Liquid crystal display device adapted to partial display
KR950003981B1 (ko) 플랫 디스플레이용 표시 제어 장치
US6028588A (en) Multicolor display control method for liquid crystal display
JP2009080494A (ja) 携帯通信端末
JP2007188096A (ja) 表示駆動制御装置
JP2008003135A (ja) 電気光学装置、表示データ処理回路、処理方法および電子機器
JP2008076990A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid