JP2008076990A - 液晶駆動装置 - Google Patents
液晶駆動装置 Download PDFInfo
- Publication number
- JP2008076990A JP2008076990A JP2006259274A JP2006259274A JP2008076990A JP 2008076990 A JP2008076990 A JP 2008076990A JP 2006259274 A JP2006259274 A JP 2006259274A JP 2006259274 A JP2006259274 A JP 2006259274A JP 2008076990 A JP2008076990 A JP 2008076990A
- Authority
- JP
- Japan
- Prior art keywords
- component
- data
- conversion circuit
- pixels
- rgb data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】RAMの面積を少なく抑えることが可能な液晶駆動装置を提供することを目的とする。
【解決手段】変換回路2は、RGBデータをYUVデータに変換し、4画素毎にYUVデータのU成分およびV成分を共通化する。そして、変換回路2は、4画素毎に、各画素のY成分と共通化したU成分およびV成分をRAM3に記憶させる。RAM3に記憶させる領域は1画面分のデータ毎に切り替える。第1逆変換回路4aおよび第2逆変換回路4bは、各記憶領域11,12から入力されたYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。オーバードライブ回路6は、第1逆変換回路4aおよび第2逆変換回路4bから入力されるRGBデータを用いてオーバードライブを行う。
【選択図】図5
【解決手段】変換回路2は、RGBデータをYUVデータに変換し、4画素毎にYUVデータのU成分およびV成分を共通化する。そして、変換回路2は、4画素毎に、各画素のY成分と共通化したU成分およびV成分をRAM3に記憶させる。RAM3に記憶させる領域は1画面分のデータ毎に切り替える。第1逆変換回路4aおよび第2逆変換回路4bは、各記憶領域11,12から入力されたYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。オーバードライブ回路6は、第1逆変換回路4aおよび第2逆変換回路4bから入力されるRGBデータを用いてオーバードライブを行う。
【選択図】図5
Description
本発明は、液晶表示パネルを駆動する液晶駆動装置に関し、特に、記憶すべき画像データの量を減少させることができる液晶駆動装置に関する。
携帯電話機等の液晶表示パネルを駆動する液晶駆動装置には、1画面分のRAMが設けられることが多い。また、液晶駆動装置には画像データとしてRGBデータが供給され、液晶駆動装置のRAMにそのRGBデータが格納される。このように、1画面分のRAMを備え、RGBデータが供給される液晶駆動装置の例が特許文献1に記載されている。
また、中間調表示を行う場合の液晶の応答速度を速める方法として、いわゆるオーバードライブ法が知られている(例えば、特許文献2参照。)。オーバードライブ法では、1フレーム前の画像データと現在の画像データとを比較して、現在の画像データの方が暗くなる場合には、画像データをより暗くなるように補正する。また、現在の画像データの方が明るくなる場合には、画像データをより明るくなるように補正する。
また、液晶駆動装置が外部システム(例えば、その液晶駆動装置を備えた携帯電話機等)から画像データを供給される態様として、「RGBインタフェース(RGB I/F)」と「MPUインタフェース(MPU I/F)」がある。RGBインタフェースでは、外部システムによるHSYNCの出力周期毎に、外部システムから液晶駆動装置に1ライン分の画像データが送られてくる。また、液晶駆動装置は、HSYNCの出力周期毎に液晶表示パネルの1ラインを選択して、1ライン分の画像を液晶表示パネルに表示させる。RGBインタフェースでは、外部システムからの1ライン分の画像データの供給時間と、液晶表示パネルの1ラインの選択時間とが同期している。このRGBインタフェースでは、1画面分のRAMを設けることによって、オーバードライブを実現することができる。すなわち、RAMから前のフレームの画像データを1ライン分読み出すと同時にその領域に現在の1ライン分の画像データをRAMに書き込むことで、現在の1ライン分の画像データと前フレームにおける1ライン分の画像データとを比較して、オーバードライブを実現することができる。また、現在の1ライン分の画像データを次のフレームまで記憶しておくことができる。
また、MPUインタフェースでは、液晶表示パネルの1ラインの選択時間と、外部システムからの1ライン分の画像データの供給時間とは非同期である。一般に、MPUインタフェースでは、液晶表示パネルの1ラインの選択時間と、外部システムからの1ライン分の画像データの供給時間とが非同期であるため、どのデータとどのデータとを比較してよいのか判別できず、オーバードライブを実現できない。
ただし、MPUインタフェースの一態様としてVSYNCインタフェース(VSYNC I/F)があり、VSYNCインタフェースでは、1画面分の画像データを記憶するRAMを2個設けることによってオーバードライブを実現することができる。VSYNCインタフェースでは、外部システムがVSYNCを出力してから一定時間後に、液晶駆動装置が液晶表示パネルの各ラインの走査を開始して、1画面分の画像データに応じた画像を液晶表示パネルに表示させる。また、VSYNCインタフェースでは、外部システムが液晶駆動装置のRAMに一画面分の画像データの書き込みを開始するのは、VSYNC出力後の一定時間後である。ただし、VSYNC出力後の一定時間後に必ず外部システムがRAMへの画像データの書き込みを開始するとは限らない。この一定時間はバックポーチと呼ばれるブランク期間であり、フレーム期間に比べて短い期間である。
図8はVSYNCインタフェースにおけるRAMへの画像データの書き込みおよび液晶表示パネルの走査の例を示す説明図である。図8では第1ゲート配線G0(すなわち、第1ライン)から第320ゲート配線G319(すなわち、第320ライン)までを順次選択して走査を行う場合の例を示している。また、図8では、1フレームが16.7msであり、16.7ms毎に外部システムから液晶駆動装置にVSYNCが入力される場合を示している。図8に示す実線は、時間経過に伴う第1ゲート配線G0から第320ゲート配線G319までの走査を示している。また、破線は、時間経過に伴って、第1ラインから第320ラインまでの各ラインの画像データ(第1の画像データとする。)がRAMに書き込まれていく状況を示している。同様に、一点鎖線、二点差線は、それぞれ時間経過に伴って、第2の画像データ、第3の画像データがRAMに書き込まれていく状況を示している。RAMへの画像データの書き込みの開始はVSYNC出力後の一定時間(バックポーチ)後であるが、VSYNC出力後の一定時間後に必ずRAMへの画像データの書き込みが開始されるとは限らない。なお、この一定時間(バックポーチ)は短い時間であるので、図8ではこの一定時間の図示を省略し、走査や画像データの書き込みの開始がVSYNC出力時となっているように示している。既に説明したように、実際には、走査や画像データの書き込みが開始されるのは、VSYNC出力時から一定時間後である。
現在の1画面分のデータの書き込みは、2つのRAMのうち、より古い画像データを記憶しているRAMに対して行う。
液晶駆動装置が、時刻t1から走査を開始する場合、第1の画像データおよび第2の画像データの比較を各ライン毎に行っていくことでオーバードライブを実現することができる。また、時刻t2から走査を開始する場合、第2の画像データおよび第3の画像データの比較を各ライン毎に行っていくことでオーバードライブを実現することができる。なお、時刻t1から開始した走査が終了し、次の走査が開始するまでの間、新たな画像データの書き込みは開始されていない。従って、時刻t1から開始した走査が終了して次の走査が開始した場合、この走査ではオーバードライブは行わない。
また、MPUインタフェースの一態様として、液晶駆動装置が外部システムにシンク信号を出力してから一定時間後に外部システムがRAMへの一画面分の画像データの書き込みを開始し、液晶駆動装置がフレーム期間毎に各ラインの走査を開始する態様がある。液晶駆動装置が走査開始の一定時間前にシンク信号を出力することで、RAMへの画像データの書き込みおよび液晶表示パネルの走査はVSYNCの場合と同様に行われ、VSYNCインタフェースの場合と同様にオーバードライブを実現することができる。
なお、現在の画像データを各ライン毎にRAMに書き込む場合、オーバードライブのための比較が終了した前の画像データに、現在の画像データを書き込むことによって、オーバードライブのために必要なRAMの容量を削減できる。図9は、オーバードライブのための比較が終了した前の画像データに、現在の画像データを書き込む例を示す説明図である。図9の上段に示す図は、図8と同様である。図9の下段に示す図は、RAMのアドレスと、アドレスに書き込まれる画像データとの対応を示している。時刻t1の後、1ライン目から順に、第1の画像データと第2の画像データとの比較が行われる。図9では、比較が完了した第1の画像データに第2の画像データを上書きしている状態を示している。図9に示すように、時刻t1の後、第2の画像データのうち未だRAMに書き込まれていないラインの画像データは、比較が完了済みの第1の画像データが書き込まれている領域に順次上書きされる。同様に、時刻t2の後、1ライン目から順に、第2の画像データと第3の画像データとの比較が行われる。従って、図9に示すように、時刻t2の後、第3の画像データのうち未だRAMに書き込まれていないラインの画像データは、比較が完了済みの第2の画像データが書き込まれている領域に順次上書きされる。
このようにRAMへの書き込みを行うことで、オーバードライブのために必要なRAMの容量を削減できる。ただし、図9に例示するようにRAMに画像データを書き込む場合であっても、少なくとも1.5画面分の画像データを記憶するRAMが必要である。また、図9に例示する態様でRAMに画像データを書き込むことでRAMの容量を削減できるようにするためには、1画面の画像を送信するレートが、フレーム周波数の1/2以上であり、かつ、フレーム周波数未満であるという条件を満たしている必要がある。例えば、フレーム周波数が60Hzである場合、1画面の画像を送信するレートが30fps(Frame Per Second)以上、60fps未満である必要がある。
また、カラー画像を表す画像データとして、RGBデータの他にYUVデータが知られている。この二種類のデータは、相互に変換可能であり、非特許文献1には、RGBデータとYUVデータの相互の変換方法が記載されている。
表示する画像の解像度や色数の増加に伴って、液晶駆動装置内部のRAMの面積が大きくなってしまい、その結果、1画面分のRAMのみを設ける場合であったとしても、液晶駆動装置も大きくなってしまう。画像データを圧縮してRAMの面積を減少させることも考えられる。しかし、画像データを圧縮するためには、複雑な圧縮回路を液晶駆動装置内に設ける必要が生じ、RAMの面積を減少させたとしても、そのような複雑な圧縮回路を設けなければならないため、液晶駆動装置の大きさを減少させることは困難であった。
また、液晶表示パネルの表示では、画像の部分書き換え(画像の一部だけを書き換えること)が多いため、ランレングス等の圧縮方式を適用することは困難であった。
また、1画面分のRAMのみを設ける場合であっても、上記のように液晶駆動装置が大きくなるという問題が生じる。従って、VSYNCインタフェース等でオーバードライブを実現する場合には、1画面分の画像データを記憶するRAMを2個設けることになるので、液晶駆動装置はさらに大きくなってしまう。
既に説明したように、オーバードライブのための比較が終了した前の画像データに現在の画像データを書き込むことで、オーバードライブに必要なRAMの容量を削減できる。しかし、その場合であっても、少なくとも1.5画面分の画像データを記憶するRAMが必要となり、液晶駆動装置が大きくなるという問題を解決することはできない。
そこで本発明は、RAMの面積を少なく抑えることが可能な液晶駆動装置を提供することを目的とする。また、VSYNCインタフェース等を適用した場合であっても、RAMの面積を少なく抑えてオーバードライブを実現可能な液晶駆動装置を提供することを目的とする。
本発明の態様1は、画像を表すRGBデータを用いて液晶表示パネルを駆動する液晶駆動装置であって、画像データを記憶する記憶手段と、RGBデータをYUVデータに変換し、複数m画素分(mは2以上の整数)のYUVデータ毎にU成分およびV成分を共通化し、U成分およびV成分を共通化したm画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶手段に記憶させる変換手段と、記憶手段に記憶されたY成分と共通化されたU成分およびV成分をRGBデータに変換する逆変換手段とを備えたことを特徴とする液晶駆動装置を提供する。
本発明の態様2は、態様1において、現在の画像データと前の画像データとを比較して、現在の画像データの方が低輝度となる場合には当該現在の画像データをより低輝度になるように補正し、現在の画像データの方が高輝度となる場合には当該現在の画像データをより高輝度になるように補正するオーバードライブ手段を備え、記憶手段が、画像データを記憶する第1記憶領域および第2記憶領域を含み、変換手段が、m画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶させる記憶手段の領域を、YUVデータに変換する前の1画面分のRGBデータ毎に、第1記憶領域と第2記憶領域とで交互に切り替え、逆変換手段が、第1記憶領域に記憶されたY成分と共通化されたU成分およびV成分とをRGBデータに変換する第1逆変換回路と、第2記憶領域に記憶されたY成分と共通化されたU成分およびV成分とをRGBデータに変換する第2逆変換回路とを含み、記憶手段が、新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第1記憶領域または第2記憶領域に記憶されたときに、第1記憶領域から第1逆変換回路にY成分と共通化されたU成分およびV成分を出力し、第2記憶領域から第2逆変換回路にY成分と共通化されたU成分およびV成分を出力し、オーバードライブ手段が、新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第1記憶領域に記憶された場合、第1逆変換回路によって生成されたRGBデータを現在の画像データとし、第2逆変換回路によって生成されたRGBデータを前の画像データとして、第1逆変換回路および第2逆変換回路によって生成されたRGBデータを比較し、新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第2記憶領域に記憶された場合、第2逆変換回路によって生成されたRGBデータを現在の画像データとし、第1逆変換回路によって生成されたRGBデータを前の画像データとして、第1逆変換回路および第2逆変換回路によって生成されたRGBデータを比較する液晶駆動装置を提供する。
本発明の態様3は、態様1において、変換手段が、1画面のうちの一部の画像を表すRGBデータであってnを正の整数としたときにm・n画素分の画像を表すRGBデータを供給され、当該RGBデータをYUVデータに変換し、m画素分のYUVデータ毎にU成分およびV成分を共通化し、m画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶手段に記憶させる液晶駆動装置を提供する。
本発明の態様1によれば、記憶手段の面積を少なく抑えることができ、液晶駆動装置のサイズを抑えることができる。
本発明の態様2によれば、VSYNCインタフェース等を適用した場合であっても、記憶手段の面積を少なく抑えてオーバードライブを実現することができる。
以下、本発明の実施の形態を図面を参照して説明する。
[実施の形態1]図1は、本発明の液晶駆動装置の第1の実施の形態を示す説明図である。本発明の液晶駆動装置1は、液晶表示パネル31を駆動する。以下の説明では、液晶表示パネル31が複数のゲート配線および複数のソース配線を備えたTFT(Thin Film Transistor)液晶表示パネルである場合を例にして説明する。
第1の実施の形態の液晶駆動装置1は、変換回路2と、RAM3と、逆変換回路4と、ソースドライバ5と、ゲートドライバ22と、タイミングコントローラ21とを備える。
ゲートドライバ22は、タイミングコントローラ21の制御に従って、液晶表示パネル31の第1ラインから各ラインを順次選択し、選択したラインのゲート配線を所定の電位に設定する。ゲートドライバ22は、タイミングコントローラ21からライン切替信号(選択ラインの切り替えを指示する信号)が入力されると、選択ラインを切り替える。
ソースドライバ5は、タイミングコントローラ21からライン切替信号が入力されると、選択ラインにおける各画素に対応する各ソース配線を、画素の画像データに応じた電位に設定する。
ゲートドライバ22が選択したゲート配線を所定の電位に設定し、ソースドライバ5が選択ラインにおける各画素に対応する各ソース配線を画像データに応じた電位に設定していくことで、液晶表示パネル31に画像を表示させる。
変換回路2は、外部システム(図示せず。)から画像データを供給される。外部システムは1ライン分ずつ画像データを変換回路2に供給する。変換回路2が外部システムから供給される画像データは、RGBデータである。変換回路2は、外部システムから供給されたRGBデータを画素毎にYUVデータに変換する。なお、YUVデータのY成分は輝度を表し、U成分およびV成分は色差を表す。変換回路2は、RGBデータのR成分(R)、G成分(G)、B成分(B)を用いて、以下の式1から式3の変換式に従ってYUVデータのY成分(Y)、U成分(U)、V成分(V)を算出することでRGBデータをYUVデータに変換する。
Y=0.299R+0.587G+0.114B 式1
U=−0.169R−0.311G+0.500B 式2
V=0.500R−0.419G−0.081B 式3
また、変換回路2は、変換後の1画素当たりのY成分、U成分、およびV成分のデータ長の和が変換前の1画素当たりのR成分、G成分、B成分のデータ長の和以下になるように、RGBデータをYUVデータに変換する。例えば、変換前の1画素当たりのR成分、G成分、B成分のデータ長がそれぞれPbitであるとする。この場合、変換回路2は、例えば、変換後のY成分、U成分、およびV成分のデータ長がそれぞれPbitになるようにRGBデータをYUVデータに変換する。変換後のYUVデータのY成分、U成分、およびV成分のデータ長が異なっていてもよい。上記の例の場合、変換回路2は、例えば、Y成分のデータ長がPbitとなり、U成分およびV成分のデータ長がそれぞれ(P−1)bitとなるようにRGBデータをYUVデータに変換してもよい。
さらに、変換回路2は、RGBデータをYUVデータに変換した後、複数m画素(mは2以上の整数)分のYUVデータ毎に、U成分およびV成分を共通化する。以下の説明では、変換回路2が4画素分のYUVデータ毎にU成分およびV成分を共通化する場合を例にして説明する。
変換回路2は、例えば以下に示すように、4画素分のYUVデータのU成分およびV成分を共通化する。例えば、変換回路2は、4画素分のYUVデータにおいて、いずれか1つの画素のU成分およびV成分を代表値とすることでU成分およびV成分を共通化する。すなわち、変換回路2は、4画素分のYUVデータにおいて、いずれか1つの画素のU成分を他の3つの画素のU成分とすることでU成分を共通化する。また、変換回路2は、4画素分のYUVデータにおいて、いずれか1つの画素のV成分を他の3つの画素のV成分とすることでV成分を共通化する。
変換回路2は、4画素分のYUVデータ毎に、U成分およびV成分を共通化したとき、4画素分のYUVデータの各Y成分と、共通化したU成分およびV成分とをRAM3に記憶させる。
図2は、変換回路2が4画素分のYUVデータのU成分およびV成分を共通化する例を示す説明図である。図2では、1ラインで水平に並ぶ4つの画素毎にYUVデータのU成分およびV成分を共通化する場合の例を示している。変換回路2は、1ラインで水平に並ぶ4つの画素51〜54のうち、1つの画素(本例では4つのうち一番左側の画素51)のU成分およびV成分を代表値として、U成分およびV成分を共通化する。変換回路2は、水平に並ぶ4つの画素51〜54の各Y成分Y1〜Y4と、共通化したU成分およびV成分(本例ではU1およびV1)をRAM3に記憶させる。
水平に並ぶ4つの画素毎にU成分およびV成分を共通化してRAM3に記憶させる場合、変換回路2は、外部システムから1ライン分の画像データを供給されると、1ライン分の画像データを画素毎にRGBデータからYUVデータに変換する。そして、変換回路2は、そのライン内で水平に並ぶ4つの画素毎に、U成分およびV成分を共通化する。さらに、変換回路2は、4つの画素の各Y成分と共通化したU成分およびV成分とをRAM3に記憶させる処理を、1ライン内で水平に並ぶ4つの画素毎に行う。
図3は、変換回路2が4画素分のYUVデータのU成分およびV成分を共通化する他の例を示す説明図である。図3では、2行2列に配置される4つの画素毎にYUVデータのU成分およびV成分を共通化する場合の例を示している。変換回路2は、2行2列に配置される4つの画素61〜64のうち、1つの画素(本例では4つのうち左上の画素61)のU成分およびV成分を代表値として、U成分およびV成分を共通化する。変換回路2は、2行2列に配置される4つの画素61〜64の各Y成分Y1〜Y4と、共通化したU成分およびV成分(本例ではU1およびV1)をRAM3に記憶させる。
2行2列に配置される4つの画素毎にU成分およびV成分を共通化してRAM3に記憶させる場合、1行目の2つの画素と2行目の2つの画素は異なるライン属するので、外部システムから異なるタイミングで変換回路に供給される。変換回路2は、1行目の2つの画素61,62が属する1ライン分の画像データが供給されると、2つの画素61,62の各Y成分(図3に示す例ではY1,Y2)と、代表値とする画素61のU成分およびV成分(図3に示す例ではU1,V1)とをRAM3に記憶させる。画素61,62が属する1ライン分の画像データにおける他の画素についても、2画素ずつ同様の処理を行う。そして、変換回路2は、引き続いて、2行目の2つの画素63,64が属する1ライン分の画像データが供給されると、2つの画素63,64の各Y成分(図3に示す例ではY3,Y4)をRAM3に記憶させる。画素63,64が属する1ライン分の画像データにおける他の画素についても、2画素ずつ同様の処理を行う。変換回路2は、2ライン毎に上記の動作を繰り返す。なお、代表値とするU成分およびV成分は、2行2列に配置される4つの画素のうちの2行目の画素の成分であってもよい。
変換回路2は、1ライン分の画像データにおいて水平に並ぶ4つの画素毎にU成分およびV成分を共通化してRAM3に記憶させてもよい。あるいは、2行2列に配置される4つの画素毎にU成分およびV成分を共通化してRAM3に記憶させてもよい。
RAM3は、画像データを記憶するRAMである。RAM3には、4画素毎に、その4画素の各Y成分と、その4画素で共通化されたU成分およびV成分とが変換回路2によって書き込まれる。
また、RAM3は、タイミングコントローラ21からライン切替信号および1ライン分の画像データの記憶領域のアドレスが入力されると、そのアドレスに記憶している1ライン分の画像データを逆変換回路4に出力する。
1ラインで水平に並ぶ4つの画素毎に、その4画素の各Y成分と、その4画素で共通化されたU成分およびV成分とがRAMに書き込まれるとする。この場合、タイミングコントローラ21は、ライン切替信号とともに、各Y成分および共通化されたU成分およびV成分が書き込まれたアドレスをRAM3に出力する。例えば、図2に例示するY1〜Y4およびU1,V1が書き込まれたアドレスをRAM3に出力する。この結果、RAM3は、ライン切替信号が入力されたときに、Y1〜Y4およびU1,V1を逆変換回路4に出力する。
また、2行2列に配置された4つの画素毎に、その4画素の各Y成分と、その4画素で共通化されたU成分およびV成分とがRAMに書き込まれるとする。この場合、1行目の画素と2行目の画素とは異なるラインに属する。4つの画素のうち1行目の2つの画素が属するラインを選択させる場合、タイミングコントローラ21は、ライン切替信号とともに、その2つの画素のY成分および共通化されたU成分およびV成分が書き込まれたアドレスをRAM3に出力する。また、4つの画素のうち2行目の2つの画素が属するラインを選択させる場合、タイミングコントローラ21は、ライン切替信号とともに、その2つの画素のY成分および共通化されたU成分およびV成分が書き込まれたアドレスをRAM3に出力する。例えば、図3に例示する画素61,62が属するラインを選択させる場合、タイミングコントローラ21は、ライン切替信号とともに、Y1,Y2,U1,V1が書き込まれたアドレスをRAM3に出力する。この結果、RAM3は、ライン切替信号が入力されたときにY1,Y2,U1,V1を逆変換回路4に出力する。引き続き、画素63,64が属するラインを選択させる場合、タイミングコントローラ21は、ライン切替信号とともに、Y3,Y4,U1,V1が書き込まれたアドレスをRAM3に出力する。この結果、RAM3は、ライン切替信号が入力されたときにY3,Y4,U1,V1を逆変換回路4に出力する。
逆変換回路4は、1ライン分の画像データ(YUVデータ)がRAM3から入力されると、画素毎にYUVデータをRGBデータに変換し、1ライン分の画像データ(RGBデータ)をソースドライバ5に出力する。
逆変換回路4には、各画素のY成分と4画素毎に共通化されたU成分およびV成分がRAM3から入力される。逆変換回路4は、その共通化されたU成分およびV成分と各画素のY成分を用いて、画素毎にYUVデータをRGBデータに変換する。逆変換回路4は、YUVデータのY成分(Y)、U成分(U)、V成分(V)を用いて、以下の式4から式6の変換式に従ってRGBデータのR成分(R)、G成分(G)、B成分(B)を算出することでYUVデータをRGBデータに変換する。
R=1.000Y+1.402V 式4
G=1.000Y−0.344U−0.714V 式5
B=1.000Y+1.772U 式6
逆変換回路4は、式4から式6に従って画素毎に算出したRGBデータを1ライン分、ソースドライバ5に出力する。
タイミングコントローラ21は、選択期間(ゲートドライバ22が1ラインを選択する期間)毎に、ライン切替信号をRAM3、ソースドライバ5、ゲートドライバ22に出力する。また、タイミングコントローラ21は、RAM3に対してライン切替信号とともに、RAM3が逆変換回路4に出力すべき1ライン分の画像データの記憶領域のアドレスも出力する。すなわち、タイミングコントローラ21は、ゲートドライバ22に選択させるラインの1ライン分の画像データの記憶領域のアドレスをRAM3に出力する。
次に、動作について説明する。
まず、RAM3に画像データ(YUVデータ)を書き込む動作について説明する。変換回路2は、外部システム(図示せず。)から1ライン分の画像データ(RGBデータ)が入力されると、その1ライン分のRGBデータを式1から式3に従ってYUVデータに変換する。このとき、変換回路2は、変換後の1画素当たりのY成分、U成分、およびV成分のデータ長の和が変換前の1画素当たりのR成分、G成分、B成分のデータ長の和以下になるように、RGBデータをYUVデータに変換する。
まず、RAM3に画像データ(YUVデータ)を書き込む動作について説明する。変換回路2は、外部システム(図示せず。)から1ライン分の画像データ(RGBデータ)が入力されると、その1ライン分のRGBデータを式1から式3に従ってYUVデータに変換する。このとき、変換回路2は、変換後の1画素当たりのY成分、U成分、およびV成分のデータ長の和が変換前の1画素当たりのR成分、G成分、B成分のデータ長の和以下になるように、RGBデータをYUVデータに変換する。
さらに、変換回路2は、変換後の4画素分のYUVデータ毎に、U成分およびV成分を共通化する。この共通化は、例えば、既に説明したように4画素分のYUVデータのうちのいずれか1画素のU成分およびV成分を代表値とすることによって行えばよい。
そして、変換回路2は、4画素分のYUVデータ毎に、4画素分の各Y成分と、共通化したU成分およびV成分をRAM3に記憶させる。
変換回路2は、1ライン分の画像データが外部システムから入力されるたびに、上記の処理を繰り返す。なお、図3を参照して既に説明したように、2行2列に配置される4つの画素毎にYUVデータのU成分およびV成分を共通化する場合には、1行目の2つの画素61,62が属する1ライン分の画像データが供給されると、2つの画素61,62の各Y成分(図3に示す例ではY1,Y2)と、代表値とする画素61のU成分およびV成分(図3に示す例ではU1,V1)とをRAM3に記憶させる。画素61,62が属する1ライン分の画像データにおける他の画素についても、2画素ずつ同様の処理を行う。引き続いて、2行目の2つの画素63,64が属する1ライン分の画像データが供給されると、2つの画素63,64の各Y成分(図3に示す例ではY3,Y4)をRAM3に記憶させる。画素63,64が属する1ライン分の画像データにおける他の画素についても、2画素ずつ同様の処理を行う。変換回路2は、2ライン毎に上記の動作を繰り返す。
以上の動作により、RAM3にYUVデータが書き込まれる。
次に、液晶表示パネル31に画像を表示させる動作について説明する。タイミングコントローラ21は、選択期間毎にライン切替信号を、RAM3、ゲートドライバ22およびソースドライバ5に出力する。
1フレームにおいて最初にタイミングコントローラ21がライン切替信号を出力したとき、ゲートドライバ22は第1ラインを選択し、第1ラインのゲート配線を所定の電位に設定する。
また、タイミングコントローラ21は、RAM3に対しては、1ライン分の画像データの記憶領域のアドレスもライン切替信号とともに出力する。従って、タイミングコントローラ21が1フレームにおいて最初にライン切替信号を出力する場合、第1ラインの画像データの記憶領域のアドレスもRAM3に出力する。
RAM3はタイミングコントローラ21から入力された第1ラインのYUVデータ(第1ラインの各画素のY成分および4画素毎に共通化されたU成分およびV成分)を逆変換回路4に出力する。
逆変換回路4は、RAM3から入力された第1ラインのYUVデータ(第1ラインの各画素のY成分および4画素毎に共通化されたU成分およびV成分)をRGBデータに変換する。このとき、逆変換回路4は、各画素のY成分および4画素毎に共通化されたU成分およびV成分を用いて、画素毎に、式4から式6に従ってYUVデータをRGBデータに変換する。
逆変換回路4は、1ライン分のYUVデータ(第1ラインのYUVデータ)をRGBデータに変換したならば、その1ライン分の各画素のRGBデータをソースドライバ5に出力する。
このとき、ソースドライバ5には、タイミングコントローラ21からライン切替信号が入力されている。従って、ソースドライバ5は、選択ライン(ここでは第1ライン)における各画素に対応する各ソース配線を、逆変換回路4から入力された1ライン分の各画素のRGBデータに応じた電位に設定する。この結果、液晶表示パネルの第1ラインに1行分の画像を表示させることができる。
選択期間が経過する毎に、タイミングコントローラ21は、上記と同様にライン切替信号をゲートドライバ22、ソースドライバ5、RAM3に出力し、RAM3に対しては1ライン分の画像データのアドレスも出力する。この動作を繰り返すことで液晶表示パネルの各ラインに画像を表示させる。
次に、本実施の形態の効果について説明する。変換回路2は、変換後の1画素当たりのY成分、U成分、およびV成分のデータ長の和が変換前の1画素当たりのR成分、G成分、B成分のデータ長の和以下になるように、RGBデータをYUVデータに変換する。そして、変換回路2は、複数m画素毎に(例えば4画素毎に)U成分およびV成分を共通化してRAM3に記憶させる。従って、R成分、G成分、B成分を全て記憶させる場合に比べ、記憶させるデータ量を少なくすることができる。例えば、4画素毎にU成分およびV成分を共通化する場合では、4画素分のR成分、G成分、B成分を全て記憶させる場合に比べ、記憶させるデータ量を1/2以下にすることができる。具体例を挙げて説明する。変換前のR成分、G成分、B成分および変換後のY成分、U成分、V成分のデータ長が等しく、そのデータ長をPbitとする。仮に、4画素分のR成分、G成分、B成分を全て記憶させるとすると、4画素当たり12・Pbitの記憶容量が必要になる。しかし、本発明では変換回路2が4画素毎にU成分およびV成分を共通化してRAM3に記憶させるので、図2や図3に例示するY1〜Y4,U1,V1を記憶させればよく、4画素当たり6・Pbitの記憶容量があればよい。従って、本発明では、1画面分の画像データ(RGBデータ)の記憶容量の1/2のRAMに1画面分の各画素のY成分および4画素毎に共通化したU成分およびV成分を記憶させることができ、その結果、RAM3の面積を少なく抑えることができる。上記の例では、変換前のR成分、G成分、B成分および変換後のY成分、U成分、V成分のデータ長が等しい場合を例示した。Y成分、U成分、およびV成分のデータ長が等しくなくてもよい。例えば、変換前のR成分、G成分、B成分のデータ長がそれぞれPbitであり、変換後のY成分のデータ長がPbitであり、変換後のU成分およびV成分のデータ長が(P−1)bitであってもよい。この場合、1画面分のRGBデータの記憶容量の1/2以下のRAMに1画面分の各画素のY成分および4画素毎に共通化したU成分およびV成分を記憶させることができる。すなわち、Y成分、U成分、およびV成分のデータ長を全てPbitにする場合よりもさらに少ない記憶容量のRAMに、1画面分の各画素のY成分および4画素毎に共通化したU成分およびV成分を記憶させることができる。また、従来の複雑なデータ圧縮回路を液晶駆動装置1に設ける必要はなく、YUVデータをRAM3に記憶させるための構成要素としては、変換回路2および逆変換回路4を設ければよい。従って、RAM3の面積を少なく抑え、液晶駆動装置1の大きさも小さくすることができる。
なお、液晶表示パネル31には、共通化されたU成分およびV成分から逆変換されたRGBデータに基づく画像が表示されることになる。しかし、人間の目は輝度の変化には敏感であるが、色の変化には鈍感である。従って、色差を表すU成分およびV成分を共通化し、そのU成分およびV成分を用いてRGBデータへの逆変換を行ったとしても、人間は良好に画像を認識することができる。
また、本実施の形態において、変換回路2は、外部システムから、1画面分の画像を表すRGBデータではなく、1画面のうちの一部の画像を表すRGBデータデータであって、m・n画素分の画像を表すRGBデータを供給されてもよい。ここで、nは正の整数である。mは、2以上の整数であり、変換回路2によってU成分およびV成分が共通化される画素の組に属する画素数である。ここでは、変換回路2が4画素分のYUVデータ毎にU成分およびV成分を共通化する場合を例にしているので、m=4である。また、1画面のうちの一部の画像を表すRGBデータは、m個の画素のRGBデータの集合である。本例のように、m=4である場合、1画面のうちの一部の画像を表すRGBデータは、水平に並ぶ4つの画素のRGBデータの集合、あるいは、2行2列に配置される4つの画素のRGBデータの集合である。変換回路2は、このRGBデータを画素毎にYUVデータに変換し、4画素分のYUVデータ毎に、U成分およびV成分を共通化してもよい。そして、変換回路2は、4画素分のYUVデータ毎に、4画素分のYUVデータの各Y成分と、共通化したU成分およびV成分とをRAM3に記憶させる。変換回路2は、1画面内における4画素の位置に応じたアドレスに4画素分のYUVデータの各Y成分と、共通化したU成分およびV成分とを記憶させればよい。また、YUVデータへの変換や、U成分、V成分の共通化は、既に説明した動作によって行えばよい。また、他の構成要素の動作は、既に説明した動作と同様である。
この場合、RAMの面積を1画面分のRGBデータを全て記憶させる場合よりも少なく抑えられるとともに、表示される画像の一部分のみを変更することができる。例えば、画像がデジタル時計の時刻を示す画像であり、秒の表示のみ変更するものとする。この場合、変換回路2は、時、分、秒を表す1画面分のデータを供給される必要はなく、秒を表す画素のRGBデータのみを外部システムから供給されればよい。このような場合、RAMの面積を少なく抑えて、画像の一部(本例では秒の部分)の表示のみを変更することができる。
以上の説明では、4画素のうちの1つの画素のU成分およびV成分を代表値としてU成分およびV成分を共通化する場合を示した。4画素のU成分の平均値を、共通化したU成分とし、4画素のV成分の平均値を、共通化したV成分としてもよい。
1ラインで水平に並ぶ4つの画素毎にU成分およびV成分の平均値を算出する場合、変換回路2は、外部システムから1ライン分の画像データが供給され、1ライン分のRGBデータをYUVデータに変換した後、4画素毎にU成分およびV成分の平均値を算出すればよい。
2行2列に配置される4つの画素毎にU成分およびV成分の平均値を算出する場合、その4つの画素の画像データが同時に外部システムから供給されるわけではない。従って、2行2列に配置される4つの画素毎にU成分およびV成分の平均値を算出する場合、図4に示すように、液晶駆動装置1がラインバッファ7を備える構成とする。ラインバッファ7は1ライン分の画像データを記憶するバッファである。外部システムはラインバッファ7に1行分のRGBデータを書き込む。図4に示す構成の場合、変換回路2は、ラインバッファ7のデータが2行2列の1行目の画素を含む1ライン分のRGBデータから、2行2列の2行目の画素を含む1ライン分のRGBデータに書き換えられる前に、書き換え前の1行分のRGBデータを読み込み、さらに2行2列の2行目の画素を含む1ライン分のRGBデータに書き換えられた後に書き換え後の1ライン分のRGBデータを読み込む。そして、書き換え前および書き換え後のRGBデータをYUVデータに変換して、2行2列に配置された4画素毎にU成分およびV成分の平均値を算出すればよい。
あるいは、変換回路2の後段にラインバッファが設けられていてもよい。そして、変換回路2は、2行2列の1行目の画素を含む1ライン分のRGBデータが供給されると、そのRGBデータをYUVデータに変換し、各画素のU成分およびV成分をラインバッファに記憶させてもよい。そして、変換回路2は、2行2列の2行目の画素を含む1ライン分のRGBデータが供給されると、そのRGBデータをYUVデータに変換し、ラインバッファに記憶させた前のラインのU成分およびV成分を読み込んで、2行2列に配置された4画素毎のU成分およびV成分の平均値をそれぞれ算出してもよい。
第1の実施の形態において、記憶手段は、RAM3によって実現される。変換手段は、変換回路2によって実現される。逆変換手段は逆変換回路4によって実現される。
[実施の形態2]図5は、本発明の液晶駆動装置の第2の実施の形態を示す説明図である。第1の実施の形態と同様の構成部に関しては、図1と同様の符号を付し、詳細な説明を省略する。
なお、第2の実施の形態においても、変換回路2は、RGBデータをYUVデータに変換した後、複数m画素分のYUVデータ毎に、U成分およびV成分を共通化する。第1の実施の形態と同様に、変換回路2が4画素分のYUVデータ毎にU成分およびV成分を共通化する場合を例にして説明する。
第2の実施の形態の液晶駆動装置は、オーバードライブ法を適用して液晶表示パネル31を駆動する。以下の説明では、VSYNCインタフェースによって外部システム(図示せず。)から画像データを供給される場合を例にして説明する。
第2の実施の形態の液晶駆動装置1は、変換回路2と、RAM3と、第1逆変換回路4aと、第2変換回路4bと、オーバードライブ回路6と、ソースドライバ5と、ゲートドライバ22と、タイミングコントローラ21とを備える。
ソースドライバ5およびゲートドライバ22の動作は、第1の実施の形態と同様である。ただし、第2の実施の形態では、ソースドライバ5は、オーバードライブ回路5から画像データを入力される。
第2の実施の形態では、RAM3は、画像データを記憶する記憶領域として、第1記憶領域11と第2記憶領域12とを含んでいる。第1記憶領域11および第2記憶領域12はそれぞれ、1画面分の各画素のY成分および4画素毎に共通化したU成分およびV成分を記憶可能な記憶容量を有する。1画面分の各画素のY成分および4画素毎に共通化したU成分およびV成分は、1画面分のYUVデータを全て記憶させる場合の1/2の記憶容量に記憶させることができる。従って、RAM3全体は、1画面分のYUVデータを記憶可能な記憶容量を有していればよい。
変換回路2は、第1の実施の形態と同様に、外部システム(図示せず。)から1ライン分づつ画像データ(RGBデータ)を供給される。変換回路2は、外部システムから1ライン分のRGBデータが供給されると、そのRGBデータを画素毎にYUVデータに変換する。この変換は、第1の実施の形態と同様に行えばよい。
さらに、変換回路2は、RGBデータをYUVデータに変換した後、第1の実施の形態と同様に、4画素分のYUVデータ毎に、U成分およびV成分を共通化する。U成分およびV成分を共通化は、水平に並ぶ4つの画素毎に行ってもよい。あるいは、2行2列に配置された4つの画素毎に行ってもよい。
変換回路2は、4画素毎に、4画素分のYUVデータの各Y成分と、共通化したU成分およびV成分とをRAM3に記憶させる。ただし、第2の実施の形態では、変換回路2は、4画素毎に4画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶させる記憶領域を、YUVデータに変換する前の1画面分のRGBデータ毎に、第1記憶領域11と第2記憶領域12とで切り替える。すなわち、変換回路2は、各Y成分や共通化したU成分およびV成分を記憶させる領域を、外部システムから供給される1画面分のRGBデータ毎に第1記憶領域11と第2記憶領域12とで切り替える。
例えば、ある1画面分の画像(第1画像とする。)の各ラインのRGBデータが外部システムから変換回路2に順次供給され、変換回路2は、供給された各ラインのRGBデータをYUVデータに変換し、4画素毎にU成分およびV成分を共通化し、さらに、4画素毎に4画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを第1記憶領域11に記憶させたとする。
外部システムが次の1画面分の画像(第2画像とする。)の各ラインのRGBデータを変換回路2に順次供給したとする。このとき、変換回路2は、供給された各ラインのRGBデータをYUVデータに変換し、4画素毎にU成分およびV成分を共通化する。そして、変換回路2は、4画素毎に4画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを第2記憶領域12に記憶させる。続いて、外部システムが次の1画面分の画像(第3画像とする。)の各ラインのRGBデータを変換回路2に順次供給したとする。このとき、変換回路2は、供給された各ラインのRGBデータをYUVデータに変換し、4画素毎にU成分およびV成分を共通化する。そして、変換回路2は、4画素毎に4画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを第1記憶領域11に記憶させる。このように外部システムから供給される1画面分の画像データ毎に、Y成分等を記憶させる記憶領域を第1記憶領域11と第2記憶領域12とで切り替える。
RAM3は、タイミングコントローラ21の制御に従って、第1記憶領域11から第1逆変換回路4aに対して1ライン分の画像データを出力する。また、RAM3は、タイミングコントローラ21の制御に従って、第2記憶領域12から第2逆変換回路4bに対して1ライン分の画像データを出力する。第1記憶領域11から第1逆変換回路4aに画像データを出力する動作や、第1記憶領域12から第2逆変換回路4bに画像データを出力する動作は、第1の実施の形態においてRAM3が逆変換回路4に画像データを出力する動作と同様である。
タイミングコントローラ21は、以下のようにRAM3に画像データを出力させる。タイミングコントローラ21には、外部システムから1フレーム毎にVSYNCが入力される。また、外部システムは、新たな1画面分の画像の画像データを変換回路2に供給開始したときに、画像供給開始信号をタイミングコントローラ21に出力する。外部システムは、画像供給開始信号の出力を、VSYNC出力後の一定時間(バックポーチ)後に行うが、VSYNC出力後の一定時間後に必ず画像供給開始信号が出力されるわけではない。タイミングコントローラ21は、外部システムからVSYNCが入力されてから一定時間(バックポーチ)後に各ラインの走査が開始されるようにゲートドライバ22を制御する。
タイミングコントローラ21は、外部システムから画像供給開始信号が入力された後、最初にVSYNCが入力されることによって開始する1フレームでは、ライン切替信号とともに、第1記憶領域11の1ライン分の画像データが記憶されたアドレスと、同じラインの画像データが記憶された第2記憶領域12のアドレスとをRAM3に出力する。すなわち、RAM3の第1記憶領域11および第2記憶領域12がそれぞれ同一ラインの画像データを第1逆変換回路4a、第2逆変換回路4bに出力する。
タイミイングコントローラ21に、外部システムから画像供給開始信号が入力された後、最初にVSYNCが入力されたということは、新たに1画面分のRGBデータから変換回路2によって生成された各画素のY成分と4画素毎に共通化されたU成分およびV成分とが第1記憶領域11または第2記憶領域12に記憶されたことを意味する。従って、この場合、RAM3は、タイミングコントローラ21から第1記憶領域11および第2記憶領域12の同一ラインの画像データのアドレスを入力され、第1記憶領域11から第1逆変換回路4aにそのラインのY成分と共通化されたU成分およびV成分を出力する。同時に、第2記憶領域12から第2逆変換回路4bにそのラインのY成分と共通化されたU成分およびV成分を出力する。
また、タイミングコントローラ21は、外部システムから画像供給開始信号が入力された後の最初のVSYNC入力によって開始するフレーム以外のフレームでは、第1記憶領域11と第2記憶領域12のうち新たな画像のデータが記憶されている方の記憶領域のアドレスをライン切替信号とともにRAM3に出力する。この場合、RAM3の第1記憶領域11と第2記憶領域12のいずれか一方が、対応する逆変換回路(第1逆変換回路4aと第2逆変換回路4bのいずれか)に1ライン分の画像データを出力する。
外部システムから画像供給開始信号が入力された後の最初のVSYNC入力によって開始するフレーム以外のフレームでは、直前のフレーム以降RAM3に新たな画像の書き込みはなされていない。この場合、第1記憶領域11と第2記憶領域12のうち新しい画像データを記憶している方の記憶領域が、対応する逆変換回路に、Y成分と共通化されたU成分およびV成分とを出力する。
第1逆変換回路4aは、1ライン分の画像データ(YUVデータ)が第1記憶領域11から入力されると、画素毎にYUVデータをRGBデータに変換し、1ライン分の画像データ(RGBデータ)をオーバードライブ回路6に出力する。同様に、第2逆変換回路4bは、1ライン分の画像データ(YUVデータ)が第2記憶領域12から入力されると、画素毎にYUVデータをRGBデータに変換し、1ライン分の画像データ(RGBデータ)をオーバードライブ回路6に出力する。
第1逆変換回路4aおよび第2逆変換回路4bがYUVデータをRGBデータに変換する動作は、第1の実施の形態における逆変換回路4の動作と同様である。すなわち、第1逆変換回路4aおよび第2逆変換回路4bはいずれも、共通化されたU成分およびV成分と各画素のY成分を用いて、式4から式6に従ってRGBデータを算出する。
オーバードライブ回路6は、第1逆変換回路4aと第2逆変換回路4bとからそれぞれRGBデータが入力された場合、以下のように動作する。第1逆変換回路4aから入力されたRGBデータと、第2逆変換回路4bから入力されたRGBデータのいずれか一方が現在のRGBデータであり、他方は前のRGBデータである。オーバードライブ回路6は、現在のRGBデータと前のRGBデータとを比較して、現在のRGBデータの方が低輝度となっている場合には、その現在のRGBデータをより低輝度になるように補正する。また、オーバードライブ回路6は、現在のRGBデータと前のRGBデータとを比較して、現在のRGBデータのほうが高輝度となっている場合には、その現在のRGBデータをより高輝度になるように補正する。オーバードライブ回路6は、補正後の現在のRGBデータをソースドライバ5に出力する。
なお、オーバードライブ回路6は、現在のRGBデータと前のRGBデータとを比較し、現在のRGBデータと前のRGBデータとで等しい輝度を表している場合、現在のRGBデータの補正を行わずに現在のRGBデータをソースドライバ5に出力する。
オーバードライブ回路6は、現在のRGBデータと前のRGBデータとの比較および補正を、画素毎に行う。
外部システムから変換回路2に新たな1画面分の画像の画像データ(RGBデータ)がライン毎に入力され、変換回路2がYUVデータへの変換と、U成分およびV成分の共通化とを行って、その1画面分の各画素のY成分と4画素毎に共通化したU成分およびV成分を第1記憶領域11に記憶させたとする。そして、RAM3が、タイミングコントローラ21に従って、第1記憶領域11から1ライン分のY成分と共通化されたU成分およびV成分を第1逆変換回路4aに出力し、第2記憶領域12から同じラインの1ライン分のY成分と共通化されたU成分およびV成分を第2逆変換回路4bに出力したとする。この場合、第1逆変換回路4aと第2逆変換回路4bは、それぞれYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。このとき、オーバードライブ回路6は、第1逆変換回路4aが生成したRGBデータ(第1逆変換回路4aから入力されたRGBデータ)を現在のRGBデータとし、第2逆変換回路4bが生成したRGBデータ(第2逆変換回路4bから入力されたRGBデータ)を前のRGBデータとして、上述の比較および補正を行う。
また、外部システムから変換回路2に新たな1画面分の画像の画像データ(RGBデータ)がライン毎に入力され、変換回路2がYUVデータへの変換と、U成分およびV成分の共通化とを行って、その1画面分の各画素のY成分と4画素毎に共通化したU成分およびV成分を第2記憶領域12に記憶させたとする。そして、RAM3が、タイミングコントローラ21に従って、第1記憶領域11から1ライン分のY成分と共通化されたU成分およびV成分を第1逆変換回路4aに出力し、第2記憶領域12から同じラインの1ライン分のY成分と共通化されたU成分およびV成分を第2逆変換回路4bに出力したとする。この場合、第1逆変換回路4aと第2逆変換回路4bは、それぞれYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。このとき、オーバードライブ回路6は、第2逆変換回路4bが生成したRGBデータ(第2逆変換回路4bから入力されたRGBデータ)を現在のRGBデータとし、第1逆変換回路4aが生成したRGBデータ(第1逆変換回路4aから入力されたRGBデータ)を前のRGBデータとして、上述の比較および補正を行う。
また、オーバードライブ回路6は、第1逆変換回路4aと第2逆変換回路4bのいずれか一方だけからRGBデータが入力された場合、そのRGBデータをそのままソースドライバ5に出力する。
タイミングコントローラ21は、第1の実施の形態と同様に、選択期間毎にライン切替信号をRAM3、ゲートドライバ22、ソースドライバ5に出力する。タイミングコントローラ21がライン切替信号とともにアドレスをRAM3に出力する動作については、既に説明した通りである。
次に、第2の実施の形態の動作について説明する。図6は、第2の実施の形態の動作の例を示す説明図である。図6に示す実線は、時間経過に伴う第1ラインから最終ラインまでの走査を示している。また、破線は、時間経過に伴って、第1画像の各ラインの画像データ(個々の画素のY成分と4画素毎に共通化されたU成分およびV成分)が第1記憶領域11に書き込まれていく状況を示している。同様に、一点鎖線は、時間経過に伴って、第2画像の各ラインの画像データが第2記憶領域12に書き込まれていく状況を示している。また、図6に示す時刻t1’,t2’,t3’,t4’,t5’は、外部システムがVSYNCを出力する時刻であり、図6に示す時刻t1,t2,t3,t4,t5は、それぞれ時刻t1’,t2’,t3’,t4’,t5’の一定時間(バックポーチ)後の時刻である。
時刻t1において、第1画像の前の1画面分の画像(第0画像とする。)の画像データが第2記憶領域12に書き込まれていたとする。
時刻t1’に外部システムはタイミングコントローラ21にVSYNCを出力し、その一定時間後の時刻t1に外部システムは第1画像の各ラインのRGBデータをライン毎に変換回路2に出力する動作を開始する。また、時刻t1に、外部システムはタイミングコントローラ21に画像供給開始信号を出力する。
変換回路2は、ライン毎に順次供給される第1画像のRGBデータをYUVデータに変換し、4画素毎にU成分およびV成分を共通化し、各ラインの各画素のY成分および4画素毎に共通化したU成分およびV成分を第1記憶領域11に記憶させていく(図6に示す破線参照。)。
また、時刻t1’にタイミングコントローラ21に入力されるVSYNCは、画像供給開始信号が入力された後の最初のVSYNCではないものとする。時刻t1から第1記憶領域11に第1画像の画像データが書き込まれているということは、時刻t1の時点で新たな画像のデータを記憶していた記憶領域は第2記憶領域12である。従って、タイミングコントローラ21は、選択期間毎にRAM3に対して、ライン切替信号とともに第2記憶領域12のアドレスを出力する。この結果、RAM3はライン切替信号入力時に、第2記憶領域12からYUVデータを第2逆変換回路4bに出力し、第2逆変換回路4bはそのYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。オーバードライブ回路6はそのRGBデータをそのままソースドライバ5に出力する。この結果、液晶駆動装置1は、液晶表示パネル31に第0画像を表示させる。
時刻t2’に、外部システムはVSYNCをタイミングコントローラ21に出力する。本例では時刻t2’から一定時間後の時刻t2において画像データの供給を続行中であるので、外部システムは、時刻t2以降もそれまで行っていた画像データの供給を引き続き続行する。よって本例では、外部システムは、時刻t2において変換回路2への画像データ供給を開始せず、また、画像供給開始信号の出力も行わない。図6に示す例では、時刻t2において、時刻t1から開始した画像データの供給を続行している場合を示しているが、画像データを供給するレートが速く、時刻t1から開始した画像データの供給が時刻t2において完了していてもよい。この場合、外部システムは、時刻t2において、変換回路2への画像データ供給を開始し、また、画像供給開始信号を出力する。
時刻t2’にタイミングコントローラ21に入力されるVSYNCは、時刻t1に画像供給開始信号が入力された後の最初のVSYNCである。従って、タイミングコントローラ21は、選択期間毎にRAM3に対して、ライン切替信号とともに第1記憶領域11のアドレスおよび第2記憶領域12のアドレスを出力する。この結果、RAM3はライン切替信号入力時に、第1記憶領域11からYUVデータを第1逆変換回路4aに出力し、第2記憶領域12からYUVデータを第2逆変換回路4bに出力する。そして、第1逆変換回路4aおよび第2逆変換回路4bは、それぞれYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。
オーバードライブ回路6は、第1逆変換回路4aおよび第2逆変換回路4bからそれぞれRGBデータが入力されるので画素毎にRGBデータの比較を行う。この場合、オーバードライブ回路6は、第1逆変換回路4aが生成したRGBデータを現在のRGBデータとし、第2逆変換回路4bが生成したRGBデータを前のRGBデータとして比較を行う。そして、現在のRGBデータの方が低輝度であればその現在のRGBデータをより低輝度になるように補正し、現在のRGBデータの方が高輝度であればその現在のRGBデータをより高輝度になるように補正して、ソースドライバ5に出力する。このように時刻t2から始まる走査ではオーバードライブが行われる。
時刻t3’に外部システムはタイミングコントローラ21にVSYNCを出力し、その一定時間後の時刻t3に外部システムは第2画像の各ラインのRGBデータをライン毎に変換回路2に出力する動作を開始する。また、時刻t3に、外部システムはタイミングコントローラ21に画像供給開始信号を出力する。
変換回路2は、ライン毎に順次供給される第2画像のRGBデータをYUVデータに変換し、4画素毎にU成分およびV成分を共通化し、各ラインの各画素のY成分および4画素毎に共通化したU成分およびV成分を第2記憶領域12に記憶させていく(図6に示す一点鎖線参照。)
また、時刻t3’にタイミングコントローラ21に入力されるVSYNCは、時刻t1に画像供給開始信号が入力された後の最初のVSYNCではない。そして、時刻t3の時点で新たな画像のデータを記憶していた記憶領域は第1記憶領域11である。従って、タイミングコントローラ21は、選択期間毎にRAM3に対して、ライン切替信号とともに第1記憶領域11のアドレスを出力する。この結果、RAM3はライン切替信号入力時に、第1記憶領域11からYUVデータを第1逆変換回路4aに出力し、第1逆変換回路4aはそのYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。オーバードライブ回路6はそのRGBデータをそのままソースドライバ5に出力する。この結果、液晶駆動装置1は、液晶表示パネル31に第1画像を表示させる。
時刻t4’に、外部システムはVSYNCをタイミングコントローラ21に出力する。本例では時刻t4’から一定時間後の時刻t4において画像データの供給を続行中であるので、外部システムは、時刻t4以降もそれまで行っていた画像データの供給を引き続き続行する。よって本例では、外部システムは、時刻t4において変換回路2への画像データ供給を開始せず、また、画像供給開始信号の出力も行わない。図6に示す例では、時刻t4において、時刻t3から開始した画像データの供給を続行している場合を示しているが、画像データを供給するレートが速く、時刻t3から開始した画像データの供給が時刻t4において完了していてもよい。この場合、外部システムは、時刻t4において、変換回路2への画像データ供給を開始し、また、画像供給開始信号を出力する。
時刻t4’にタイミングコントローラ21に入力されるVSYNCは、時刻t3に画像供給開始信号が入力された後の最初のVSYNCである。従って、タイミングコントローラ21は、選択期間毎にRAM3に対して、ライン切替信号とともに第1記憶領域11のアドレスおよび第2記憶領域12のアドレスを出力する。この結果、RAM3はライン切替信号入力時に、第1記憶領域11からYUVデータを第1逆変換回路4aに出力し、第2記憶領域12からYUVデータを第2逆変換回路4bに出力する。そして、第1逆変換回路4aおよび第2逆変換回路4bは、それぞれYUVデータをRGBデータに変換してオーバードライブ回路6に出力する。
オーバードライブ回路6は、第1逆変換回路4aおよび第2逆変換回路4bからそれぞれRGBデータが入力されるので画素毎にRGBデータの比較を行う。この場合、オーバードライブ回路6は、第2逆変換回路4bが生成したRGBデータを現在のRGBデータとし、第1逆変換回路4aが生成したRGBデータを前のRGBデータとして比較を行う。そして、現在のRGBデータの方が低輝度であればその現在のRGBデータをより低輝度になるように補正し、現在のRGBデータの方が高輝度であればその現在のRGBデータをより高輝度になるように補正して、ソースドライバ5に出力する。このように時刻t4から始まる走査ではオーバードライブが行われる。
以降、同様の動作を繰り返す。
次に、本実施の形態の効果について説明する。第1の実施の形態と同様に、変換回路2は、複数m画素毎に(例えば4画素毎に)U成分およびV成分を共通化して第1記憶領域11や第2記憶領域12に記憶させる。従って、第1記憶領域11および第2記憶領域12はそれぞれ1画面に対応するYUVデータを記憶するが、1記憶領域11および第2記憶領域12の記憶容量は、それぞれ1画面の全画素のR成分、G成分、B成分を記憶する記憶容量よりも少なくて済む。例えば、変換回路2が4画素毎にU成分およびV成分を共通化するときには、1記憶領域11および第2記憶領域12の記憶容量を、それぞれ1画面の全画素のR成分、G成分、B成分を記憶する場合の記憶容量の1/2とすることができる。よって、変換回路2が4画素毎にU成分およびV成分を共通化する場合、RAM3は、1画面の全画素のR成分、G成分、B成分を記憶する記憶容量を有していればよい。従来、図9を参照して説明したように、オーバードライブを行う場合には、少なくとも1.5画面分の記憶容量を有するRAMを設けなければならなかったが、本実施の形態では1画面分の記憶容量を有するRAMを用いてオーバードライブを実現できる。その結果、液晶駆動装置1の大きさを抑えることができる。
第2の実施の形態においても、画素のU成分の平均値を共通化したU成分とし、4画素のV成分の平均値を共通化したV成分としてもよい。
第1の実施の形態で説明したように、2行2列に配置される4つの画素毎にU成分およびV成分の平均値を算出する場合、その4つの画素の画像データが同時に外部システムから供給されるわけではない。従って、2行2列に配置される4つの画素毎にU成分およびV成分の平均値を算出する場合、図7に示すように、液晶駆動装置1がラインバッファ7を備える構成とする。外部システムはラインバッファ7に1行分のRGBデータを書き込む。図7に示す構成の場合、変換回路2は、ラインバッファ7のデータが2行2列の1行目の画素を含む1ライン分のRGBデータから、2行2列の2行目の画素を含む1ライン分のRGBデータに書き換えられる前に、書き換え前の1行分のRGBデータを読み込み、さらに2行2列の2行目の画素を含む1ライン分のRGBデータに書き換えられた後に書き換え後の1ライン分のRGBデータを読み込む。そして、書き換え前および書き換え後のRGBデータをYUVデータに変換して、2行2列に配置された4画素毎にU成分およびV成分の平均値を算出すればよい。
あるいは、変換回路2の後段にラインバッファが設けられていてもよい。そして、変換回路2は、2行2列の1行目の画素を含む1ライン分のRGBデータが供給されると、そのRGBデータをYUVデータに変換し、各画素のU成分およびV成分をラインバッファに記憶させてもよい。そして、変換回路2は、2行2列の2行目の画素を含む1ライン分のRGBデータが供給されると、そのRGBデータをYUVデータに変換し、ラインバッファに記憶させた前のラインのU成分およびV成分を読み込んで、2行2列に配置された4画素毎のU成分およびV成分の平均値をそれぞれ算出してもよい。
第2の実施の形態において、記憶手段は、RAM3によって実現される。変換手段は、変換回路2によって実現される。逆変換手段は、第1逆変換回路4aおよび第2逆変換回路4bによって実現される。オーバードライブ手段は、オーバードライブ回路6によって実現される。
また、第2の実施の形態では、VSYNCインタフェースを例に説明したが、液晶駆動装置が外部システムにシンク信号を出力してから一定時間後に外部システムが1画面分のRGBデータの供給を開始し、液晶駆動装置がフレーム期間毎に各ラインの走査を開始してもよい。例えば、タイミングコントローラ21が、図6に示す時刻t1,t2,t3,t4,・・・に液晶表示パネル31の走査を開始し、時刻t1’,t3’等において、タイミングコントローラ21が外部システムにシンク信号を出力してもよい。この場合であっても、液晶駆動装置1は、図6を参照して説明した動作と同様にRAM3へのデータの書き込みや画像の表示を行う。
また、上記の各実施の形態では、変換回路2が4画素分のYUVデータ毎にU成分およびV成分を共通化する場合を例にして説明したが、変換回路2によってU成分およびV成分が共通化される画素の組に属する画素数は、4に限定されない。変換回路2によってU成分およびV成分が共通化される画素の組に属する画素数は、2以上であればよい。なお、U成分およびV成分が共通化される画素の組に属する画素数を大きくしすぎると画質が低下するので、U成分およびV成分が共通化される画素の組に属する画素数は2〜16とすることが好ましい。また、U成分およびV成分が共通化される画素の組に属する画素数を小さくしすぎると、メモリの記憶容量を少なくするという効果が薄くなるので、U成分およびV成分が共通化される画素の組に属する画素数を4とすることが特に好ましい。すなわち、4画素分のYUVデータ毎にU成分およびV成分を共通化することが特に好ましい。
本発明は、液晶表示パネルを駆動する液晶駆動装置として好適に適用される。
1 液晶駆動装置
2 変換回路
3 RAM
4 逆変換回路
5 ソースドライバ
6 オーバードライブ回路
7 ラインバッファ
11 第1記憶領域
12 第2記憶領域
21 タイミングコントローラ
22 ソースドライバ
2 変換回路
3 RAM
4 逆変換回路
5 ソースドライバ
6 オーバードライブ回路
7 ラインバッファ
11 第1記憶領域
12 第2記憶領域
21 タイミングコントローラ
22 ソースドライバ
Claims (3)
- 画像を表すRGBデータを用いて液晶表示パネルを駆動する液晶駆動装置であって、
画像データを記憶する記憶手段と、
RGBデータをYUVデータに変換し、複数m画素分(mは2以上の整数)のYUVデータ毎にU成分およびV成分を共通化し、U成分およびV成分を共通化したm画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶手段に記憶させる変換手段と、
記憶手段に記憶されたY成分と共通化されたU成分およびV成分をRGBデータに変換する逆変換手段とを備えた
ことを特徴とする液晶駆動装置。 - 現在の画像データと前の画像データとを比較して、現在の画像データの方が低輝度となる場合には当該現在の画像データをより低輝度になるように補正し、現在の画像データの方が高輝度となる場合には当該現在の画像データをより高輝度になるように補正するオーバードライブ手段を備え、
記憶手段は、画像データを記憶する第1記憶領域および第2記憶領域を含み、
変換手段は、m画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶させる記憶手段の領域を、YUVデータに変換する前の1画面分のRGBデータ毎に、第1記憶領域と第2記憶領域とで交互に切り替え、
逆変換手段は、第1記憶領域に記憶されたY成分と共通化されたU成分およびV成分とをRGBデータに変換する第1逆変換回路と、第2記憶領域に記憶されたY成分と共通化されたU成分およびV成分とをRGBデータに変換する第2逆変換回路とを含み、
記憶手段は、新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第1記憶領域または第2記憶領域に記憶されたときに、第1記憶領域から第1逆変換回路にY成分と共通化されたU成分およびV成分を出力し、第2記憶領域から第2逆変換回路にY成分と共通化されたU成分およびV成分を出力し、
オーバードライブ手段は、
新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第1記憶領域に記憶された場合、第1逆変換回路によって生成されたRGBデータを現在の画像データとし、第2逆変換回路によって生成されたRGBデータを前の画像データとして、第1逆変換回路および第2逆変換回路によって生成されたRGBデータを比較し、
新たに1画面分のRGBデータから生成された各画素のY成分とm画素毎に共通化されたU成分およびV成分とが第2記憶領域に記憶された場合、第2逆変換回路によって生成されたRGBデータを現在の画像データとし、第1逆変換回路によって生成されたRGBデータを前の画像データとして、第1逆変換回路および第2逆変換回路によって生成されたRGBデータを比較する
請求項1に記載の液晶駆動装置。 - 変換手段は、1画面のうちの一部の画像を表すRGBデータであってnを正の整数としたときにm・n画素分の画像を表すRGBデータを供給され、当該RGBデータをYUVデータに変換し、m画素分のYUVデータ毎にU成分およびV成分を共通化し、m画素分のYUVデータの各Y成分と共通化したU成分およびV成分とを記憶手段に記憶させる
請求項1に記載の液晶駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259274A JP2008076990A (ja) | 2006-09-25 | 2006-09-25 | 液晶駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259274A JP2008076990A (ja) | 2006-09-25 | 2006-09-25 | 液晶駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008076990A true JP2008076990A (ja) | 2008-04-03 |
Family
ID=39349072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006259274A Pending JP2008076990A (ja) | 2006-09-25 | 2006-09-25 | 液晶駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008076990A (ja) |
-
2006
- 2006-09-25 JP JP2006259274A patent/JP2008076990A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100538723B1 (ko) | 표시 장치 | |
US7800597B2 (en) | Display device, apparatus for driving the same and method of driving the same | |
JP5522334B2 (ja) | 液晶駆動方法及び液晶駆動装置 | |
JP5639751B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP4511798B2 (ja) | 液晶表示装置 | |
JP3749433B2 (ja) | 液晶表示装置および液晶駆動方法 | |
JP4561601B2 (ja) | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 | |
JP2010122659A (ja) | 画像補間チップ及び画像信号処理装置を含む表示装置 | |
WO2012053466A1 (ja) | 表示装置およびその駆動方法 | |
JP4523348B2 (ja) | 表示装置及びその駆動方法 | |
JP2004240410A (ja) | 液晶表示装置 | |
WO2015056362A1 (ja) | 表示装置 | |
JP2013231918A (ja) | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 | |
JP2005309326A (ja) | 液晶表示装置 | |
JP2007333770A (ja) | 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器 | |
CN102142238A (zh) | 图像显示系统 | |
JP2007171367A (ja) | 液晶表示装置 | |
JP2008009227A (ja) | 画像データ出力装置及び液晶表示装置 | |
JP4627074B2 (ja) | 液晶表示装置 | |
JP2001166752A (ja) | 液晶表示装置 | |
JP2008076990A (ja) | 液晶駆動装置 | |
JP4627073B2 (ja) | 液晶表示装置 | |
JP5132081B2 (ja) | 表示装置 | |
JP2019184955A (ja) | 映像処理装置、テレビジョン受像機、制御プログラム、及び記録媒体 | |
JP5262093B2 (ja) | 表示制御回路及びそれを備えた表示装置 |