JPH0650522B2 - 表示システム - Google Patents
表示システムInfo
- Publication number
- JPH0650522B2 JPH0650522B2 JP63236291A JP23629188A JPH0650522B2 JP H0650522 B2 JPH0650522 B2 JP H0650522B2 JP 63236291 A JP63236291 A JP 63236291A JP 23629188 A JP23629188 A JP 23629188A JP H0650522 B2 JPH0650522 B2 JP H0650522B2
- Authority
- JP
- Japan
- Prior art keywords
- halftone
- display device
- bits
- display
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、表示装置の中間調レベルを変換して表示する
装置に関する。更に具体的に言うならば、本発明は、Ｎ
ビット（Ｎは２以上の整数）を有し、２Ｎレベルの中間
調を表わす第１中間調信号を２Ｍ（ＭはＮ＞Ｍ≧１を満
足する整数）の中間調を表わす第２中間調信号に変換し
て表示する装置に関する。
装置に関する。更に具体的に言うならば、本発明は、Ｎ
ビット（Ｎは２以上の整数）を有し、２Ｎレベルの中間
調を表わす第１中間調信号を２Ｍ（ＭはＮ＞Ｍ≧１を満
足する整数）の中間調を表わす第２中間調信号に変換し
て表示する装置に関する。
従来技術及び問題点 従来においては、例えば６４の中間調レベルを表わす信
号を１６の中間調レベルを表わす信号に変換するには６
４のエントリィを有しそして各エントリィ毎に４ビット
のデータを記憶変換テーブルが用いられてきた。そして
このテーブルは信号処理を行なう半導体チップの中に組
込むことができず別個のメモリ・チップに形成された。
この別個のメモリ・チップをアクセスするのに５０〜１
００ナノ秒以上の時間が必要であり、その結果動作速度
が遅くなり、又コストが増大した。
号を１６の中間調レベルを表わす信号に変換するには６
４のエントリィを有しそして各エントリィ毎に４ビット
のデータを記憶変換テーブルが用いられてきた。そして
このテーブルは信号処理を行なう半導体チップの中に組
込むことができず別個のメモリ・チップに形成された。
この別個のメモリ・チップをアクセスするのに５０〜１
００ナノ秒以上の時間が必要であり、その結果動作速度
が遅くなり、又コストが増大した。
問題点を解決するための手段 本発明は、ドット当り２Ｎレベル（Ｎは２以上の整数）
の中間調を表示する表示装置に供給するドット当りＮビ
ットの第１中間調信号を、ドット当りＭビット（ＭはＮ
＞Ｍ≧１を満足する整数）の第２中間調信号に変換す
る。第２中間調信号は、ドット当り２Ｍレベルの中間調
を表示する表示装置に供給される。上記変換を行なうた
めに、本発明は、上記Ｎビットの第１中間調信号を上位
Ｍビット及び下位Ｎ−Ｍビットに分ける手段、Ｐ×Ｑ≧
２Ｎ−Ｍを満足するＰ×Ｑ個の補正値を夫々有する２
Ｎ−Ｍ個のテーブル、該テーブルの１つを上記Ｎ−Ｍビ
ットを用いて選択する手段、上記Ｍビットに上記選択さ
れたテーブルの補正値を加えて上記Ｐ×Ｑ個の上記第２
中間調信号を発生する手段を有する。
の中間調を表示する表示装置に供給するドット当りＮビ
ットの第１中間調信号を、ドット当りＭビット（ＭはＮ
＞Ｍ≧１を満足する整数）の第２中間調信号に変換す
る。第２中間調信号は、ドット当り２Ｍレベルの中間調
を表示する表示装置に供給される。上記変換を行なうた
めに、本発明は、上記Ｎビットの第１中間調信号を上位
Ｍビット及び下位Ｎ−Ｍビットに分ける手段、Ｐ×Ｑ≧
２Ｎ−Ｍを満足するＰ×Ｑ個の補正値を夫々有する２
Ｎ−Ｍ個のテーブル、該テーブルの１つを上記Ｎ−Ｍビ
ットを用いて選択する手段、上記Ｍビットに上記選択さ
れたテーブルの補正値を加えて上記Ｐ×Ｑ個の上記第２
中間調信号を発生する手段を有する。
そして２Ｍレベルの中間調を表示する表示装置のドット
の数は、２Ｍレベの中間調を表示する表示装置の表ドッ
トの数より少ない。
の数は、２Ｍレベの中間調を表示する表示装置の表ドッ
トの数より少ない。
実施例の説明 第１図は本発明の実施例を示す。表示装置１３は、例え
ば２００×３２０ドットの表示面を有するＣＲＴ表示装
置であり、そして各ドットは２Ｎレベルの中間調を表示
し、そしてＮビットの第１中間調信号が２Ｎレベルの中
間調を表わすために用いられる。ここでＮは２以上の整
数である。
ば２００×３２０ドットの表示面を有するＣＲＴ表示装
置であり、そして各ドットは２Ｎレベルの中間調を表示
し、そしてＮビットの第１中間調信号が２Ｎレベルの中
間調を表わすために用いられる。ここでＮは２以上の整
数である。
表示装置１１は、例えば４００×６４０ドットの表示面
を有するプラズマ表示パネル型の表示装置であり、そし
て各ドットは、２Ｍレベルの中間調を表示し、そしてＭ
ビットの第２中間調信号が２Ｍレベルの中間調を表わす
ために用いられる。ここでＭは、Ｎ＞Ｍ≧１を満足する
整数である。
を有するプラズマ表示パネル型の表示装置であり、そし
て各ドットは、２Ｍレベルの中間調を表示し、そしてＭ
ビットの第２中間調信号が２Ｍレベルの中間調を表わす
ために用いられる。ここでＭは、Ｎ＞Ｍ≧１を満足する
整数である。
本発明では、表示装置１３の１ドットは、Ｐ×Ｑ≧２
Ｎ−Ｍを満足するＰ×Ｑ個のドットとして表示装置１１
上に表示される。ここでＰ及びＱは自然数であり、Ｐは
水平方向のドットの数を表わし、Ｑは垂直方向のドット
の数を表わす。Ｐ×Ｑ≧２Ｎ−Ｍは、端数ビットＮ−Ｍ
で表わされる。２Ｎ−Ｍ個の中間調レベルを表現するた
めには、ドット数Ｐ×Ｑが２Ｎ−Ｍ中間調レベル以上必
要であることを意味する。次の表１は、端数Ｎ−Ｍビッ
ト、２Ｎ−Ｍ個の中間調レベル及びＰ×Ｑドットの関係
を示す。
Ｎ−Ｍを満足するＰ×Ｑ個のドットとして表示装置１１
上に表示される。ここでＰ及びＱは自然数であり、Ｐは
水平方向のドットの数を表わし、Ｑは垂直方向のドット
の数を表わす。Ｐ×Ｑ≧２Ｎ−Ｍは、端数ビットＮ−Ｍ
で表わされる。２Ｎ−Ｍ個の中間調レベルを表現するた
めには、ドット数Ｐ×Ｑが２Ｎ−Ｍ中間調レベル以上必
要であることを意味する。次の表１は、端数Ｎ−Ｍビッ
ト、２Ｎ−Ｍ個の中間調レベル及びＰ×Ｑドットの関係
を示す。
即ち、Ｎビットの第１中間調信号１つ毎に、Ｍビットの
第２中間調信号がＰ×Ｑ個発生される。
第２中間調信号がＰ×Ｑ個発生される。
この実施例では、Ｎは６でありＭは４である。即ち表示
装置１３は２Ｎ＝２6＝６４の中間調信号を表示し、そ
して表示装置１１は２Ｍ＝２4＝１６の中間調信号を表
示し、そして表示装置１３の１画素はＰ＝Ｑとして、Ｐ
×Ｑ≧２Ｎ−Ｍ、即ち２6-4＝２2＝４で表わされる４個
の画素に変換される。
装置１３は２Ｎ＝２6＝６４の中間調信号を表示し、そ
して表示装置１１は２Ｍ＝２4＝１６の中間調信号を表
示し、そして表示装置１３の１画素はＰ＝Ｑとして、Ｐ
×Ｑ≧２Ｎ−Ｍ、即ち２6-4＝２2＝４で表わされる４個
の画素に変換される。
この変換を行うための回路はＮビット・レジスタ１、２
＋Ｍビット、レジスタ４、２Ｎ−Ｍ個のテーブル５、
６、７及び８、加算器９、判別装置１０並びに制御装置
１２を有する。制御装置１２は上記回路の動作を制御す
る。図面を簡略化するために制御装置１２と、各レジス
タ、各テーブル、加算器、判別装置の間の線は示されて
いない。
＋Ｍビット、レジスタ４、２Ｎ−Ｍ個のテーブル５、
６、７及び８、加算器９、判別装置１０並びに制御装置
１２を有する。制御装置１２は上記回路の動作を制御す
る。図面を簡略化するために制御装置１２と、各レジス
タ、各テーブル、加算器、判別装置の間の線は示されて
いない。
表示装置１３の各ドットは６４の中間調レベルを表示で
き、そしてこの６４の中間調レベルは次の表２で示され
るように６ビットで表わされる。
き、そしてこの６４の中間調レベルは次の表２で示され
るように６ビットで表わされる。
表示装置１１の各画素は１６の中間調レベルを表示で
き、そしてこの１６の中間調レベルは次の表３で表わさ
れるように４ビットで表わされる。
き、そしてこの１６の中間調レベルは次の表３で表わさ
れるように４ビットで表わされる。
制御装置１２は例えばパーソナル・コンピュータであ
り、２００×３２０の表示画素を有し各ドット当り６４
の中間調レベルを表示するＣＲＴ表示装置１３を標準ア
タッチメントとして有し、そして４００×６４０の表示
画素を有し各画素当り１６の中間調レベルを表示するプ
ラズマ表示装置１１をオプションとして駆動する。従っ
て、制御装置１２はＣＲＴ表示装置１３のための表２に
示す６ビット信号を発生し、そしてプラズマ表示装置１
１が操作者により選択されたことを応答して、第１図の
回路を動作させて１つの６ビット信号を４つの４ビット
信号に変換する。この動作は第２図のブロック２２、２
３及び２４に示されている。ブロック２２の答がノーで
あれば、ブロック２４において制御装置１２は、第１図
の回路を動作させない。
り、２００×３２０の表示画素を有し各ドット当り６４
の中間調レベルを表示するＣＲＴ表示装置１３を標準ア
タッチメントとして有し、そして４００×６４０の表示
画素を有し各画素当り１６の中間調レベルを表示するプ
ラズマ表示装置１１をオプションとして駆動する。従っ
て、制御装置１２はＣＲＴ表示装置１３のための表２に
示す６ビット信号を発生し、そしてプラズマ表示装置１
１が操作者により選択されたことを応答して、第１図の
回路を動作させて１つの６ビット信号を４つの４ビット
信号に変換する。この動作は第２図のブロック２２、２
３及び２４に示されている。ブロック２２の答がノーで
あれば、ブロック２４において制御装置１２は、第１図
の回路を動作させない。
表示装置１３は、４００本の水平走査線を有して縦方向
に２００ドットを表示する。即ち１つのドットを表示す
るのに２本の走査線が用いられる。例えば、第１図の表
示装置１３のドット位置（Ｘ、Ｙ）＝（０、０）のドッ
トを表示するのに２本の水平方向の走査線が用いられ、
上側走査線をＯＡと呼び、下側走査線をＯＢと呼ぶ。上
側走査線ＯＡによりドットの上半分が表示され、下側走
査線ＯＢによりドットの下半分が表示され、結果として
１つのドットが表示される。従って、制御装置１２は、
上側走査線ＯＡ及び下側走査線ＯＢの走査の間同じ信号
を発生する第２図のブロック２４の動作を第３図のフロ
ーチャートを参照して説明する。第３図のブロック３１
において、制御装置１２は、表示装置１３の位置（Ｘ、
Ｙ）のドットの第１中間調信号を発生してこれをレジス
タ１に記憶する。このブロック３１の動作は、上記上側
走査線ＯＡ及び下側走査線ＯＢに対して合計２回行なわ
れる。動作は上側走査線ＯＡから開始し、この上側走査
線ＯＡでドット（０、０）の上半分を表示している間
に、表示装置１１のドット（０、０）及びドット（１、
０）のための第２中間調信号が発生される。
に２００ドットを表示する。即ち１つのドットを表示す
るのに２本の走査線が用いられる。例えば、第１図の表
示装置１３のドット位置（Ｘ、Ｙ）＝（０、０）のドッ
トを表示するのに２本の水平方向の走査線が用いられ、
上側走査線をＯＡと呼び、下側走査線をＯＢと呼ぶ。上
側走査線ＯＡによりドットの上半分が表示され、下側走
査線ＯＢによりドットの下半分が表示され、結果として
１つのドットが表示される。従って、制御装置１２は、
上側走査線ＯＡ及び下側走査線ＯＢの走査の間同じ信号
を発生する第２図のブロック２４の動作を第３図のフロ
ーチャートを参照して説明する。第３図のブロック３１
において、制御装置１２は、表示装置１３の位置（Ｘ、
Ｙ）のドットの第１中間調信号を発生してこれをレジス
タ１に記憶する。このブロック３１の動作は、上記上側
走査線ＯＡ及び下側走査線ＯＢに対して合計２回行なわ
れる。動作は上側走査線ＯＡから開始し、この上側走査
線ＯＡでドット（０、０）の上半分を表示している間
に、表示装置１１のドット（０、０）及びドット（１、
０）のための第２中間調信号が発生される。
制御装置１２が表示装置１３のドット位置（０、０）の
第１中間調信号例えば１０１０１０（１０進値＝４２）
を発生し、この２進値１０１０１０をレジスタ１に記憶
したとする。次に、制御装置１２は、ブロック３２にお
いて２進値１０１０１０の上位４ビット（即ちＭビッ
ト）１０１０を線２を経てレジスタ４の下位４ビットに
移す。ここでレジスタ４の上位２ビットは常に００とな
っている。この上位２ビット００をつけ加える理由は後
述する。更に、制御装置１２は、線３上の第１中間調信
号１０１０１０の下位２ビット（即ちＮ−Ｍビット）を
アドレスとして用いてテーブル５、６、７及び８の１つ
を選択する（ブロック３３）。テーブルの数は２Ｎ−Ｍ
個であり、この実施例では４個のテーブルが用意されて
いる。下位２ビットをｘ及びｙで表わすと、ｘ＝１及び
ｙ＝０であるのでテーブル７が選択される。各テーブル
は４つ即ちＰ×Ｑ個の補正値を記憶しており、各補正値
は後述する表示装置１１の領域１４Ａ、１４Ｂ、１４
Ｃ、…の夫々の４つのドットの夫々に対応する。補正値
は１０進値で示されており０は２進値０００００に対応
し、１は２進値００００１に対応し、そして２進値がテ
ーブルに記憶されている。補正値は＋１５〜−１５のレ
ンジのうちの任意の値をとることができるが忠実性の観
点から＋３〜−３のレンジが適切である。補正値は−１
５〜＋１５の値を５ビットで表わしており、負の値は２
の補数で表わされている。
第１中間調信号例えば１０１０１０（１０進値＝４２）
を発生し、この２進値１０１０１０をレジスタ１に記憶
したとする。次に、制御装置１２は、ブロック３２にお
いて２進値１０１０１０の上位４ビット（即ちＭビッ
ト）１０１０を線２を経てレジスタ４の下位４ビットに
移す。ここでレジスタ４の上位２ビットは常に００とな
っている。この上位２ビット００をつけ加える理由は後
述する。更に、制御装置１２は、線３上の第１中間調信
号１０１０１０の下位２ビット（即ちＮ−Ｍビット）を
アドレスとして用いてテーブル５、６、７及び８の１つ
を選択する（ブロック３３）。テーブルの数は２Ｎ−Ｍ
個であり、この実施例では４個のテーブルが用意されて
いる。下位２ビットをｘ及びｙで表わすと、ｘ＝１及び
ｙ＝０であるのでテーブル７が選択される。各テーブル
は４つ即ちＰ×Ｑ個の補正値を記憶しており、各補正値
は後述する表示装置１１の領域１４Ａ、１４Ｂ、１４
Ｃ、…の夫々の４つのドットの夫々に対応する。補正値
は１０進値で示されており０は２進値０００００に対応
し、１は２進値００００１に対応し、そして２進値がテ
ーブルに記憶されている。補正値は＋１５〜−１５のレ
ンジのうちの任意の値をとることができるが忠実性の観
点から＋３〜−３のレンジが適切である。補正値は−１
５〜＋１５の値を５ビットで表わしており、負の値は２
の補数で表わされている。
テーブル７からの５ビット出力は符号拡張されて更に上
位１ビットがつけ加えられる。例えばテーブルの補正値
が正の１の場合は００００１がテーブルに記憶され更に
符号拡張により０がつけ加えられ、その結果加算器９へ
の入力は０００００１である。テーブルの補正値が−１
である場合にはテーブルには１１１１１が記憶され、そ
して符号拡張により１がつけ加えられて、その結果６ビ
ット１１１１１１が加算器９に供給される。このように
加算器の一方の入力が６ビットであるために、前述の如
く、レジスタ４で２ビット００がつけ加えられる。
位１ビットがつけ加えられる。例えばテーブルの補正値
が正の１の場合は００００１がテーブルに記憶され更に
符号拡張により０がつけ加えられ、その結果加算器９へ
の入力は０００００１である。テーブルの補正値が−１
である場合にはテーブルには１１１１１が記憶され、そ
して符号拡張により１がつけ加えられて、その結果６ビ
ット１１１１１１が加算器９に供給される。このように
加算器の一方の入力が６ビットであるために、前述の如
く、レジスタ４で２ビット００がつけ加えられる。
表示装置１１の領域１４Ａのドット（０、０）のための
第２中間調信号を発生するために制御装置１２はテーブ
ル７の左上の補正値０００００にビット０を附加した０
０００００を加算器９に送る。次にブロック３４におい
て、制御装置１２は、加算器９を動作させて両入力ビッ
トを加算する。テーブル７の左上の補正値０を表わす０
０００００が２＋Ｍビット００１０１０と加算され合計
値００１０１０が発生される。制御装置１２は、この合
計値００１０１０を判別装置１０に送る。判別装置１０
は、合計値が１５（２進値００１１１１）よりも大きい
時は１５（２進値１１１１）を出力線に生じ、合計値が
０（２進値００００００）よりも小さい場合（即ち負の
場合）には０（２進値００００）を出力線に生じ、そし
て１５≧合計値≧０の場合には、合計値の下位４ビット
を出力線に送る（ブロック３５）。これらの判定のため
には、合計値の上位２ビットを調べる。即ち、合計値の
最上位ビットが１の時は合計値が負であることを示し合
計値の上位２ビットが０１の場合には合計値は１５より
も大きいことを示し、そして合計値の上位２ビットが０
０の場合は１５≧合計値≧０を示す。左上の補正値の場
合、合計値は００１０１０なので、この値を示す４ビッ
ト１０１０が表示装置１１の領域１４のドット（０、
０）の第２中間調信号として表示装置１１に送られ、こ
れにより中間調レベル１０（即ち２進値１０１０）のド
ット（０、０）が表示される。
第２中間調信号を発生するために制御装置１２はテーブ
ル７の左上の補正値０００００にビット０を附加した０
０００００を加算器９に送る。次にブロック３４におい
て、制御装置１２は、加算器９を動作させて両入力ビッ
トを加算する。テーブル７の左上の補正値０を表わす０
０００００が２＋Ｍビット００１０１０と加算され合計
値００１０１０が発生される。制御装置１２は、この合
計値００１０１０を判別装置１０に送る。判別装置１０
は、合計値が１５（２進値００１１１１）よりも大きい
時は１５（２進値１１１１）を出力線に生じ、合計値が
０（２進値００００００）よりも小さい場合（即ち負の
場合）には０（２進値００００）を出力線に生じ、そし
て１５≧合計値≧０の場合には、合計値の下位４ビット
を出力線に送る（ブロック３５）。これらの判定のため
には、合計値の上位２ビットを調べる。即ち、合計値の
最上位ビットが１の時は合計値が負であることを示し合
計値の上位２ビットが０１の場合には合計値は１５より
も大きいことを示し、そして合計値の上位２ビットが０
０の場合は１５≧合計値≧０を示す。左上の補正値の場
合、合計値は００１０１０なので、この値を示す４ビッ
ト１０１０が表示装置１１の領域１４のドット（０、
０）の第２中間調信号として表示装置１１に送られ、こ
れにより中間調レベル１０（即ち２進値１０１０）のド
ット（０、０）が表示される。
次に、表示装置１１の領域１４Ａのドット（１、０）の
ための第２中間調信号を発生するために、制御装置１２
は、テーブル７の右上の補正値１（２進値００００１）
を読出し、符号拡張により６ビット即ち０００００１に
変換して加算器９に送り、そしてレジスタ４の６ビット
即ち００１０１０を加算器９に送る。次に、ブロック３
４において加算が行なわれる。合計値は００１０１１で
あり、１５≧合計値≧０であるのでビット１０１１が、
表示装置１１の領域１４のドット（１、０）の第２中間
調信号として表示装置１１に送られ、これによりドット
（１、０）が中間調レベル１１（２進値１０１１）で表
示される。
ための第２中間調信号を発生するために、制御装置１２
は、テーブル７の右上の補正値１（２進値００００１）
を読出し、符号拡張により６ビット即ち０００００１に
変換して加算器９に送り、そしてレジスタ４の６ビット
即ち００１０１０を加算器９に送る。次に、ブロック３
４において加算が行なわれる。合計値は００１０１１で
あり、１５≧合計値≧０であるのでビット１０１１が、
表示装置１１の領域１４のドット（１、０）の第２中間
調信号として表示装置１１に送られ、これによりドット
（１、０）が中間調レベル１１（２進値１０１１）で表
示される。
制御装置１２は表示装置１３のドット行０の第２番目の
ドット（１、０）について同様のレベル変換を行ない、
表示装置１１の領域１４Ｂのドット（２、０）及び
（３、０）の第２中間調信号を発生してこれらのドット
の表示を行なう。同様にして、表示装置１３のドット行
０の第３番目のドット（２、０）及び後続ドットを表示
する毎に、表示装置１１の領域１４Ｃ及び後続領域の２
つのドットを表示する。このように表示中間調レベルの
数及び表示ドット数の異なる表示装置１３及び１１に同
じイメージを表示することができる。又、表示装置１３
の表示動作を行なわずに表示装置１１の表示動作のみを
行なうことができ、又はこの逆もできる。
ドット（１、０）について同様のレベル変換を行ない、
表示装置１１の領域１４Ｂのドット（２、０）及び
（３、０）の第２中間調信号を発生してこれらのドット
の表示を行なう。同様にして、表示装置１３のドット行
０の第３番目のドット（２、０）及び後続ドットを表示
する毎に、表示装置１１の領域１４Ｃ及び後続領域の２
つのドットを表示する。このように表示中間調レベルの
数及び表示ドット数の異なる表示装置１３及び１１に同
じイメージを表示することができる。又、表示装置１３
の表示動作を行なわずに表示装置１１の表示動作のみを
行なうことができ、又はこの逆もできる。
次に制御装置１２は、表示装置１３のドット行０の下側
走査線ＯＢによる表示を開始し、上側走査線ＯＡの走査
の間に用いた第１中間調信号を再び用いて下側走査線Ｏ
Ｂでドット行０の下半分を表示している間に、表示装置
１１のドット行１の第２中間調信号が発生される。
走査線ＯＢによる表示を開始し、上側走査線ＯＡの走査
の間に用いた第１中間調信号を再び用いて下側走査線Ｏ
Ｂでドット行０の下半分を表示している間に、表示装置
１１のドット行１の第２中間調信号が発生される。
即ち、表示装置１３のドット（０、０）の第１中間調信
号１０１０１０が再びレジスタ１に記憶される（第３図
のブロック３１）。そして前述と同様にブロック３２及
び３３の動作が行なわれテーブル７が選択される。しか
しこの場合には、テーブル７のうち左下の補正値１（０
０００１）がとり出され、これらの符号拡張した値００
０００１がレジスタ４のビット００１０１０に夫々加算
されて合計値００１０１１が判別装置１０に送られる。
合計値００１０１１は１５≧合計値≧０を満足するので
合計値００１０１１を表わす４ビットの第２中間調信号
１０１１が表示装置１１の領域１４のドット（０、１）
を表示するために用いられ中間調レベル１１が表示され
る。次に、動作はブロック３３に戻り、制御装置１２は
表７の右下の補正値０００００を読出し、これを符号拡
張するこにより００００００を生じ、これを加算器９に
送る。加算器９はブロック３４において上記０００００
０をレジスタ４内の００１０１０と加算し合計値００１
０１０を生じる。この合計値００１０１０はブロック３
５において判別装置１０により判別される。００１０１
０は条件１５≧合計値≧０を満足するので合計値００１
０１０を表わす第２中間調信号１０１０が表示装置１１
の領域１４のドット（１、１）を表示するために用いら
れ、中間調レベル１０が表示される。
号１０１０１０が再びレジスタ１に記憶される（第３図
のブロック３１）。そして前述と同様にブロック３２及
び３３の動作が行なわれテーブル７が選択される。しか
しこの場合には、テーブル７のうち左下の補正値１（０
０００１）がとり出され、これらの符号拡張した値００
０００１がレジスタ４のビット００１０１０に夫々加算
されて合計値００１０１１が判別装置１０に送られる。
合計値００１０１１は１５≧合計値≧０を満足するので
合計値００１０１１を表わす４ビットの第２中間調信号
１０１１が表示装置１１の領域１４のドット（０、１）
を表示するために用いられ中間調レベル１１が表示され
る。次に、動作はブロック３３に戻り、制御装置１２は
表７の右下の補正値０００００を読出し、これを符号拡
張するこにより００００００を生じ、これを加算器９に
送る。加算器９はブロック３４において上記０００００
０をレジスタ４内の００１０１０と加算し合計値００１
０１０を生じる。この合計値００１０１０はブロック３
５において判別装置１０により判別される。００１０１
０は条件１５≧合計値≧０を満足するので合計値００１
０１０を表わす第２中間調信号１０１０が表示装置１１
の領域１４のドット（１、１）を表示するために用いら
れ、中間調レベル１０が表示される。
このように表示装置１３の１つのドット（０、０）の６
ビット（Ｎビット）の第１中間調信号から、表示装置１
１の領域１４Ａの４つのドット（０、０）、（１、
０）、（０、１）及び（１、１）が発生される。
ビット（Ｎビット）の第１中間調信号から、表示装置１
１の領域１４Ａの４つのドット（０、０）、（１、
０）、（０、１）及び（１、１）が発生される。
第４図は第１図のテーブル５、６、７及び７の補正値を
用いた場合に、Ｍビットの値に対して発生される領域１
４の４つのドットに対する第２中間調信号のレベルを表
わす。上述の例はＭビットの値＝１０のうちｘ＝１、ｙ
＝０に対する領域１４の各ドットの値で表わされる。第
１図のテーブル５、６、７及び８の補正値を用いた第４
図の表示レベルから明らかように、Ｍビットの値＝１５
の時４ドットが全て真の白即ちレベル１５になるので、
即ち、第１中間調の６４レベルのうちの４つのレベルが
第２中間調では１つのレベルに縮退するので、１６×４
−３＝６１の中間調レベルを表示装置１１で表示するこ
とができる。又、Ｐ×Ｑを２Ｎ−Ｍより大きくし、テー
ブルの補正値として正の値及び負の値の適切な組合わせ
を用いれば縮退する数を減少することができる。
用いた場合に、Ｍビットの値に対して発生される領域１
４の４つのドットに対する第２中間調信号のレベルを表
わす。上述の例はＭビットの値＝１０のうちｘ＝１、ｙ
＝０に対する領域１４の各ドットの値で表わされる。第
１図のテーブル５、６、７及び８の補正値を用いた第４
図の表示レベルから明らかように、Ｍビットの値＝１５
の時４ドットが全て真の白即ちレベル１５になるので、
即ち、第１中間調の６４レベルのうちの４つのレベルが
第２中間調では１つのレベルに縮退するので、１６×４
−３＝６１の中間調レベルを表示装置１１で表示するこ
とができる。又、Ｐ×Ｑを２Ｎ−Ｍより大きくし、テー
ブルの補正値として正の値及び負の値の適切な組合わせ
を用いれば縮退する数を減少することができる。
実施例では、Ｎ＝６、Ｍ＝４そしてＰ＝Ｑ＝２の例につ
いて説明したが、他の値を用いることもできる。Ｐ及び
Ｑの値として表１に示したような値を用いることができ
る。実施例では、表示装置１１はプラズマ表示パネル型
表示装置であり、そして表示装置１３はＣＲＴ型表示装
置であるが、他の型の表示装置例えば液晶表示装置、エ
レクトロルミネッセンス型表示装置を使用することがで
きる。又、テーブルの値として他の値を用いることによ
り、表示装置１１で表示される中間調レベルの特性を変
えることができる。
いて説明したが、他の値を用いることもできる。Ｐ及び
Ｑの値として表１に示したような値を用いることができ
る。実施例では、表示装置１１はプラズマ表示パネル型
表示装置であり、そして表示装置１３はＣＲＴ型表示装
置であるが、他の型の表示装置例えば液晶表示装置、エ
レクトロルミネッセンス型表示装置を使用することがで
きる。又、テーブルの値として他の値を用いることによ
り、表示装置１１で表示される中間調レベルの特性を変
えることができる。
発明の効果 実施例で述べたような６４の中間調レベルを表わす信号
を、１６の中間調レベルを表わす信号に変換するには上
記は６４×４×４＝１０２４ビット分のテーブルが必要
であったが、本発明は４×４×５＝８０ビットのテーブ
ルしか必要としない。従って、本発明ではテーブルのビ
ット数が少ないので、テーブルを信号処理半導体チップ
内に含めることが可能となり、テーブルを別個のチップ
に形成する必要はなく、従来この別個のチップをアクセ
スするのに必要であった５０−１００ナノ秒以上の時間
を節約することができる。この点で本発明は動作速度を
高めそしてコストを低減するという作用効果を奏する。
を、１６の中間調レベルを表わす信号に変換するには上
記は６４×４×４＝１０２４ビット分のテーブルが必要
であったが、本発明は４×４×５＝８０ビットのテーブ
ルしか必要としない。従って、本発明ではテーブルのビ
ット数が少ないので、テーブルを信号処理半導体チップ
内に含めることが可能となり、テーブルを別個のチップ
に形成する必要はなく、従来この別個のチップをアクセ
スするのに必要であった５０−１００ナノ秒以上の時間
を節約することができる。この点で本発明は動作速度を
高めそしてコストを低減するという作用効果を奏する。
そして、本発明によると、中間調レベルの数及び表示ド
ットの数が異なる２種類の表示装置に同じくイメージを
表示することができる。このことは次の利点を生じる。
即ち、サービス・カウンタを間にして顧客にサービスす
る例えば銀行の場合、同じ表示イメージを顧客及び銀行
員が見ることが必要になる。この場合、銀行員側に低中
間調レベルの表示装置を置き、顧客側に高中間調レベル
の表示装置を置くことができる。
ットの数が異なる２種類の表示装置に同じくイメージを
表示することができる。このことは次の利点を生じる。
即ち、サービス・カウンタを間にして顧客にサービスす
る例えば銀行の場合、同じ表示イメージを顧客及び銀行
員が見ることが必要になる。この場合、銀行員側に低中
間調レベルの表示装置を置き、顧客側に高中間調レベル
の表示装置を置くことができる。
本発明によると、低中間調レベルの表示装置に、高中間
調レベルの表示装置のレベルの数にほぼ等しい中間調レ
ベルを表示することができる。例えば実施例で説明した
ように、表示装置１１はドット当り１６の中間調レベル
しか表示できないが、４ドットを用いて表示装置１３の
１ドットを表示することにより、６１の中間調レベルを
表示できる。
調レベルの表示装置のレベルの数にほぼ等しい中間調レ
ベルを表示することができる。例えば実施例で説明した
ように、表示装置１１はドット当り１６の中間調レベル
しか表示できないが、４ドットを用いて表示装置１３の
１ドットを表示することにより、６１の中間調レベルを
表示できる。
第１図は本発明の表示システムの回路ブロックを示す
図、第２図及び第３図は表示システムの動作を示すフロ
ーチャート、第４図は表示装置１１に表示される表示ド
ットの中間調レベルを示す図である。 １、４…レジスタ ５、６、７、８…テーブル ９…加算器 １０…判別装置 １１、１３…表示装置 １２…制御装置 １４Ａ、１４Ｂ…領域
図、第２図及び第３図は表示システムの動作を示すフロ
ーチャート、第４図は表示装置１１に表示される表示ド
ットの中間調レベルを示す図である。 １、４…レジスタ ５、６、７、８…テーブル ９…加算器 １０…判別装置 １１、１３…表示装置 １２…制御装置 １４Ａ、１４Ｂ…領域
Claims (5)
- 【請求項１】Ｎビット（Ｎは２以上の整数）を有し、２
Ｎレベルの中間調を表わす第１中間調信号を２Ｍレベル
（ＭはＮ＞Ｍ≧１を満足する整数）の中間調を表わす第
２中間調信号に変換して表示するシステムにおいて、 上記Ｎビットの第１中間調信号を上位Ｍビット及び下位
Ｎ−Ｍビットに分ける手段と、 Ｐ×Ｑ≧２Ｎ−Ｍを満足するＰ×Ｑ個の補正値を夫々有
する２Ｎ−Ｍ個のテーブルと、 該テーブルの１つを上記Ｎ−Ｍビットを用いて選択する
手段と、 上記Ｍビットに上記選択されたテーブルの補正値を加え
て上記Ｐ×Ｑ個の上記第２中間調信号を発生する手段
と、 上記第２中間調信号を２Ｍレベルの中間調の表示装置に
供給する手段を有する上記表示システム。 - 【請求項２】上記第１中間調信号を２Ｎレベルの中間調
を表示する表示装置に供給する手段を有し、該表示装置
の表示ドットの数は、上記２Ｍレベルの中間調の表示装
置の表示ドット数よりも少ないことを特徴とする特許請
求の範囲第(1)項記載の表示システム。 - 【請求項３】２Ｎレベル（Ｎは２以上の整数）の中間調
を表示する第１表示装置と、 ２Ｍレベル（ＭはＮ＞Ｍ≧１を満足する整数）の中間調
を表示する第２表示装置と、 Ｎビットを有し上記２Ｎレベルの中間調を表わす第１中
間調信号を発生する手段と、 上記Ｎビットの第１中間調信号を上位Ｍビット及び下位
Ｎ−Ｍビットに分ける手段、Ｐ×Ｑ≧２Ｎ−Ｍを満足す
るＰ×Ｑ個の補正値を夫々有する２Ｎ−Ｍ個のテーブ
ル、該テーブルの１つを上記Ｎ−Ｍビットを用いて選択
する手段、上記Ｍビットに上記選択されたテーブルの補
正値を加えて上記Ｐ×Ｑ個の第２中間調信号を発生する
手段を有する変換手段とを備える表示システム。 - 【請求項４】上記第１中間調信号を上記第１表示装置に
供給し、上記第２中間調信号を上記第２表示装置に供給
する手段を有することを特徴とする特許請求の範囲第
(3)項記載の表示システム。 - 【請求項５】上記第１表示装置の表示ドットの数は上記
第２表示装置の表示ドットの数より少ないことを特徴と
する特許請求の範囲第(3)項記載の表示システム。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236291A JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
| GB8913015A GB2223149A (en) | 1988-09-22 | 1989-06-06 | Digital data display system |
| DE68921123T DE68921123T2 (de) | 1988-09-22 | 1989-08-08 | Anzeigesystem für digitale Daten. |
| EP89308052A EP0360402B1 (en) | 1988-09-22 | 1989-08-08 | Digital data display system |
| CN89106444A CN1019239B (zh) | 1988-09-22 | 1989-08-19 | 显示系统 |
| KR1019890011871A KR920005288B1 (ko) | 1988-09-22 | 1989-08-21 | 표시 시스템 |
| US07/412,029 US5059962A (en) | 1988-09-22 | 1989-09-22 | Display system |
| HK90395A HK90395A (en) | 1988-09-22 | 1995-06-08 | Digital data display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236291A JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0285974A JPH0285974A (ja) | 1990-03-27 |
| JPH0650522B2 true JPH0650522B2 (ja) | 1994-06-29 |
Family
ID=16998614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236291A Expired - Lifetime JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5059962A (ja) |
| EP (1) | EP0360402B1 (ja) |
| JP (1) | JPH0650522B2 (ja) |
| KR (1) | KR920005288B1 (ja) |
| CN (1) | CN1019239B (ja) |
| DE (1) | DE68921123T2 (ja) |
| GB (1) | GB2223149A (ja) |
| HK (1) | HK90395A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743580B2 (ja) * | 1988-09-22 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グレイ・スケールを変換する方法 |
| JPH03154096A (ja) * | 1989-11-13 | 1991-07-02 | Canon Inc | パターン発生方法及びパターン発生装置 |
| JPH0455890A (ja) * | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
| JP3137367B2 (ja) * | 1990-08-09 | 2001-02-19 | 株式会社東芝 | カラーパネル表示制御システム及びコンピュータシステム |
| JPH04178074A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | 画像信号の符号化復号化方式とその装置 |
| JPH04316276A (ja) * | 1991-04-16 | 1992-11-06 | Ricoh Co Ltd | 画像形成装置 |
| JPH06318060A (ja) * | 1991-07-31 | 1994-11-15 | Toshiba Corp | 表示制御装置 |
| DE69220173T2 (de) * | 1991-10-07 | 1997-09-18 | Fujitsu Ltd | Verfahren zum Steuern eines oberflächenstabilisierten ferroelektrischen Flüssigkristallanzeigeelements zur Erhöhung der Graupegelzahl |
| JPH0772824B2 (ja) * | 1991-12-03 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表示システム |
| US5371841A (en) * | 1992-07-31 | 1994-12-06 | Eastman Kodak Company | Progressive bit plane reconstruction method |
| US5484632A (en) * | 1993-10-07 | 1996-01-16 | Eastman Chemical Company | Non-oriented, heat-sealing polyester film |
| US6034664A (en) * | 1997-06-25 | 2000-03-07 | Sun Microsystems, Inc. | Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration |
| US6008794A (en) * | 1998-02-10 | 1999-12-28 | S3 Incorporated | Flat-panel display controller with improved dithering and frame rate control |
| GB2354679B (en) * | 1999-07-26 | 2003-08-27 | Ibm | Colour reduction for a remote control system |
| JP2002112038A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 画像再現装置、画像再現方法、およびコンピュータ読み取り可能な記憶媒体 |
| JP7007789B2 (ja) | 2015-06-26 | 2022-01-25 | シナプティクス・ジャパン合同会社 | 表示パネルドライバ及び表示パネルの駆動方法 |
| CN105163097B (zh) * | 2015-08-28 | 2017-09-05 | 深圳Tcl数字技术有限公司 | 图像信号的处理方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3937878A (en) * | 1975-01-21 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Animated dithered display systems |
| US4006298A (en) * | 1975-05-20 | 1977-02-01 | Gte Laboratories Incorporated | Bistable matrix television display system |
| US4580134A (en) * | 1982-11-16 | 1986-04-01 | Real Time Design, Inc. | Color video system using data compression and decompression |
| US4558370A (en) * | 1983-11-21 | 1985-12-10 | International Business Machines Corporation | Image processing method for graphics images |
| JPS61213896A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| NL8501845A (nl) * | 1985-06-27 | 1987-01-16 | Oce Nederland B V Patents And | Werkwijze voor het vergroten/verkleinen van ditherbeelden. |
| JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
| US5123059A (en) * | 1987-09-28 | 1992-06-16 | Dainippon Screen Mfg. Co., Ltd. | Gradation converting circuit employing lookup table |
-
1988
- 1988-09-22 JP JP63236291A patent/JPH0650522B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-06 GB GB8913015A patent/GB2223149A/en not_active Withdrawn
- 1989-08-08 DE DE68921123T patent/DE68921123T2/de not_active Expired - Fee Related
- 1989-08-08 EP EP89308052A patent/EP0360402B1/en not_active Expired - Lifetime
- 1989-08-19 CN CN89106444A patent/CN1019239B/zh not_active Expired
- 1989-08-21 KR KR1019890011871A patent/KR920005288B1/ko not_active IP Right Cessation
- 1989-09-22 US US07/412,029 patent/US5059962A/en not_active Expired - Fee Related
-
1995
- 1995-06-08 HK HK90395A patent/HK90395A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN1043017A (zh) | 1990-06-13 |
| HK90395A (en) | 1995-06-16 |
| GB8913015D0 (en) | 1989-07-26 |
| US5059962A (en) | 1991-10-22 |
| KR920005288B1 (ko) | 1992-06-29 |
| CN1019239B (zh) | 1992-11-25 |
| GB2223149A (en) | 1990-03-28 |
| JPH0285974A (ja) | 1990-03-27 |
| EP0360402A3 (en) | 1991-10-16 |
| EP0360402B1 (en) | 1995-02-15 |
| EP0360402A2 (en) | 1990-03-28 |
| DE68921123T2 (de) | 1995-08-10 |
| DE68921123D1 (de) | 1995-03-23 |
| KR900005273A (ko) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650522B2 (ja) | 表示システム | |
| JP5293597B2 (ja) | 液晶表示装置及び駆動制御回路 | |
| US10089953B2 (en) | Image processing circuit for image compression and decompression and display panel driver incorporating the same | |
| JP2769345B2 (ja) | 表示制御装置 | |
| KR930013976A (ko) | N비트 신호를 m비트 신호로 변환시키는 표시 장치 및 그 방법 | |
| JP4438997B2 (ja) | 液晶表示方法及び液晶表示装置 | |
| JP2979485B2 (ja) | デジタル画像をデイザーさせて表示する方法及び装置 | |
| US7268790B1 (en) | Display system with framestore and stochastic dithering | |
| US7061504B1 (en) | Method and apparatus for configurable gamma correction in a video graphics circuit | |
| US7609277B2 (en) | Method and apparatus for spatial and temporal dithering | |
| US7209144B2 (en) | Image-display apparatus, image-display method, and image-display program | |
| US5854633A (en) | Method of and system for dynamically adjusting color rendering | |
| US6657747B1 (en) | Image half-tone processor and method thereof | |
| JPH05265443A (ja) | ３次元物体画像表示装置構成方式 | |
| JPH06138844A (ja) | 階調表示装置 | |
| JP2002287709A (ja) | 液晶表示装置 | |
| JP2004088405A (ja) | 画像処理装置 | |
| JPS63202795A (ja) | 画像表示装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH06222740A (ja) | 液晶表示装置 | |
| US20040252129A1 (en) | Methods and apparatus for a variable depth display | |
| JPH0916756A (ja) | 色信号系変換装置 | |
| JPS63175884A (ja) | 画像表示装置 | |
| JPH11305716A (ja) | 画像出力装置及び方法 | |
| KR890006505Y1 (ko) | 그래픽에 있어서 모니터 모드 변환회로 |