KR920005288B1 - 표시 시스템 - Google Patents

표시 시스템 Download PDF

Info

Publication number
KR920005288B1
KR920005288B1 KR1019890011871A KR890011871A KR920005288B1 KR 920005288 B1 KR920005288 B1 KR 920005288B1 KR 1019890011871 A KR1019890011871 A KR 1019890011871A KR 890011871 A KR890011871 A KR 890011871A KR 920005288 B1 KR920005288 B1 KR 920005288B1
Authority
KR
South Korea
Prior art keywords
halftone
display device
bits
display
level
Prior art date
Application number
KR1019890011871A
Other languages
English (en)
Other versions
KR900005273A (ko
Inventor
가즈오 세끼야
유이찌 시라이시
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
하워드 지.피거로아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 하워드 지.피거로아 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR900005273A publication Critical patent/KR900005273A/ko
Application granted granted Critical
Publication of KR920005288B1 publication Critical patent/KR920005288B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

내용 없음.

Description

표시 시스템
제1도는 본 발명의 표시 시스템에 의한 회로 블럭도.
제2도 및 제3도는 표시 시스템의 동작을 나타내는 플로우 챠트.
제4도는 표시장치(11)에 표시되는 표시 도트의 중간조 레벨을 나타내는 도시도.
* 도면의 주요부분에 대한 부호의 설명
1, 4 : 레지스터 9 : 가산기
10 : 판별장치 11, 13 : 표시장치
본 발명은 표시 장치의 중간조 레벨을 변환하여 표시하는 장치에 관한 것이다. 특히, 본 발명은 N 비트(N은 2이상의 정수)를 가지고, 2N, 레벨의 중간조를 나타내는 제1중간조 신호를 2M(M은 N＞M
Figure kpo00001
1을 만족하는 정수)의 중간조를 나타내는 제2중간조 신호로 변환하여 표시하는 장치에 관한 것이다.
종래에서는 예를들면 64의 중간조 레벨을 나타내는 신호를 16중간조 레벨을 나타내는 신호로 변환하는데는 64의 엔트리를 가지고 각 엔트리마다 4비트의 데이타를 기억하는 변환 테이블이 사용되어 왔다. 그리고 이 테이블은 신호 처리를 행하는 반도체 칩중앙에 조입할 수 없고 별개의 메모리 칩에 형성시켰다. 이 별개의 메모리, 칩을 억세스하는데 50 내지 100나노초 이상의 시간이 필요하고, 그 결과 동작 속도가 지체되며, 또 비용이 증대하였다.
본 발명은 도트당 2N 레벨(N은 2이상의 정수)의 중간조를 표시하는 장치에 공급하는 도트당 N 비트의 제1중간조 신호를 도트당 M 비트(M은 N＞M
Figure kpo00002
1을 만족하는 정수)의 제2중간조 신호로 변환한다. 제2중간조 신호는 도트당 2M 레벨의 중간조를 표시하는 장치에 공급시킨다. 상기 변환을 하기 위해 본 발명은 상기 N 비트의 제1중간조 신호를 상위 M 비트 및 하위 N-M 비트로 나누는 수단과, P×Q
Figure kpo00003
2N-M을 만족하는 P XQ개의 보정치를 각각 가지는 2N-M개의 테이블과, 그 테이블의 1개를 상기 N-M 비트를 사용하여 선택하는 수단과, 상기 M 비트에 상기 선택된 테이블의 보정치를 가하여 상기 P×Q개의 상기 제2중간조 신호를 발생하는 수단을 가진다.
그리고 2N 레벨의 중간조를 표시하는 표시 장치의 표시도트 수는 2M 레벨의 중간조를 표시하는 표시 장치의 표시도트 수보다 작다.
제1도는 본 발명의 실시예를 나타낸다. 표시장치(13)는 예를들면 200×320도트의 표시면을 가지는 CRT 표시 장치이고, 그리고 각 도트는 2N 레벨의 중간조를 표시하며, 그리고 N 비트의 제1중간조 신호가 2N 레벨의 중간조를 나타내기 위해 사용된다. 여기에서 N은 2이상의 정수이다.
표시장치(11)는 예를들면 400×640도트의 표시면을 가지는 플라즈마 표시패널형의 표시 장치이며, 각 도트는 2M 레벨의 중간조를 표시하고, M 비트의 제2중간조 신호가 2M 레벨의 중간조를 나타내기 위하여 사용된다. 여기에서 M은, N＞M
Figure kpo00004
1을 만족하는 정수이다.
본 발명에서는 표시장치(13)의 1도트는 P×Q
Figure kpo00005
2N-M을 만죽하는 P×Q개의 도트로서 표시장치(11)상에 표시된다. 여기서 P 및 Q는 자연수이고, P는 수평방향의 도트수를 나타내고, Q는 수직 방향의 도트수를 나타낸다. P×Q
Figure kpo00006
2N-M은 단수 비트 N-M에서 표시되는2M-M개의 중간조 레벨을 표현하기 위하여는 도트수 P×Q가 2N-M중간조 레벨 이상 필요인 것을 의미한다. 다음의 표 1은 단수 N-M 비트, 2N-M개의 중간조 레벨 및 P×Q 도트의 관계를 나타낸다.
[표 1]
Figure kpo00007
즉 N 비트의 제1중간조 신호 1개마다, M비트의 제2중간조 신호가 P×Q 개발 생성된다.
본 실시예에서 N는 6이고 M은 4이다. 즉 표시장치(13)는 2N=2b=64의 중간조 신호를 표시하고, 표시장치(11)는 2M=24=16의 중간조 신호를 표시하며, 표시장치(13)의 1 화소는 P=Q로서 P×Q
Figure kpo00008
2N-M, 즉 2b-4=22=4로 나타내는 4개의 화소로 변환된다.
이 변환을 행하기 위한 회로는 N 비트, 레지스터(1), 2+M 비트, 레지스터(4) 2N-M개의 테이블(5), (6), (7) 및 (8) 가산기(9), 판별장치(10) 및 제어장치(12)를 가진다. 제어장치(12)는 상기 회로의 동작을 제어한다. 도면을 간략화하기 위해 제어장치(12)와, 각 레지스터, 각 테이블, 가산기, 판별장치 사이의 선은 나타내지 않는다.
표시장치(13)의 각 도트는 64의 중간조 레벨을 표시할 수 있고, 64의 중간조 레벨은 다음 표(2)에서 나타내듯이 6비트로서 나타낸다.
[표 2]
Figure kpo00009
표시장치(11)의 각 화소는 16중간조 레벨을 표시할 수 있고, 16중간조 레벨은 다음의 표 3에서 나타내듯이 4도트로 나타낸다.
[표 3]
Figure kpo00010
제어장치(12)는 예를들면 퍼스날 콤퓨터이고, 200×320의 표시 화소를 가지며 각 도트당 64의 중간조 레벨을 표시하는 CRT 표시장치(13)를 표준장치로서 가지며, 400×640의 표시 화소를 가지고 각 화소당 16의 중간조 레벨을 표시하는 플라즈마 표시장치(11)를 옵션으로서 구동한다. 따라서 제어장치(12)는 CRT 표시장치(13)를 위한 표 2에 나타내는 6비트 신호를 발생하고, 플라즈마 표시장치(11)가 조작자에 의하여 선택된 것에 응답하여, 제1도의 회로를 동작시켜 1개의 비트 신호를 4개의 4비트 신호로 변환한다. 이 동작은 제2도의 블럭(22), (23) 및 (24)에 나타내어 있다. 블럭(22)의 답이 NO이면 블럭(24)에서 제어장치(12)는 제1도의 회로를 동작시키지 않는다.
표시장치(13)는 400개의 수평 주사선을 가져 종방향으로 200도트를 표시한다. 즉 1개의 도트를 표시하는 데 2개의 주사선이 사용된다. 예를들면, 제1도의 표시장치(13)의 도트위치(X, Y)=(0, 0)의 도트를 표시하는데 2개의 수평방향 주사선이 사용되고, 상측 주사선을 OA라 부르고 하측 주사선을 OB라 부른다. 상측 주산선 OA에 의하여 도트의 상반분이 표시되며, 하측 주사선 OB에 의하여 도트의 하반분이 표시되며, 결과로서 1개의 도트가 표시된다. 따라서 제어장치(12)는 상측 주사선 OA 및 하측 주사선 OB의 주사 간격이 같은 신호를 발생하는 제2도의 블럭(24) 동작을 제3도의 플로우 챠트를 참조하여 설명한다. 제3도의 블럭(31)에서 제어장치(12)는 표시장치(13)의 위치(X, Y) 도트의 제1중간조 신호를 발생하여 이것을 레지스터(1)에 기억한다. 이 블럭(31)의 동작은 상기 상측 주사선 OA 및 하측 주사선 OB에 대하여 함께 2회 행하여진다. 동작은 상측 주사선 OA에서 개시하고, 이 상측 주사선 OA에서 도트(0, 0)의 상반분을 표시하고 있는 사이에, 표시장치(11)의 도트(0, 0) 및 도트(1, 0)를 위한 제2중간조 신호가 발생된다.
제어장치(12)가 표시장치(13)의 도트위치(0, 0)의 제1중간조 신호 예를들면 101010(10진값=42)을 발생하고 2진값 101010을 레지스터(1)에 기억한다. 다음에 제어장치(12)는 블럭(32)에서 2진값 10101010의 상위 4비트(즉 M 비트)1010를 선(2)을 지나 레지스터(42)의 하위 4비트로 이동한다. 여기서 레지스터(4)의 상위 2비트는 항시 00으로 되어 있다. 이 상위 2비트 00를 부가하는 이유는 후술한다. 제어장치(12)는 선(3)상의 제1중간조 신호 101010의 하위 2비트(즉 N-M비트)를 어드레스로서 사용하여 테이블(5), (6), (7) 및 (8)의 1개를 선택한다(블럭 33). 테이블수는 2N-M개이고, 본 실시예에서는 4개의 테이블이 준비되어 있다. 하위 2비트를 X 및 Y로서 나타내면, X=1 및 Y=0이므로 테이블(7)이 선택된다. 각 테이블은 4개 즉 P×Q개의 보정치를 기억하여두며, 각 보정치는 후술하는 표시장치(11)의 영역(14A), (14B), (14C),… 각각 4개 도트의 각각에 대응한다. 보정치는 10진값으로 나타내어 있으며 0은 2진값 00000에 대응하고, 1은 2진값 00001에 대응하고 2진값이 테이블에 기억되어 있다. 보정치는 +15 내지 -15의 범위중 임의의 값을 취할수 있는 것이 충실성의 관전에서 +3 내지 -3의 범위가 저절하다. 보정치는 -15 내지 +15의 값을 5비트로 나타내어 있으며 부값은 2의 보수로서 나타내어 있다.
테이블(7)에서의 5비트 출력은 부호 확장되어 상위 1비트가 부가된다. 예를들면 테이블의 보정치가 정(1)인 경우은 00001가 테이블에 기억되고, 부호 확정에 의하여 0이 부가되며, 그 결과 가산기(9)로의 입력은 000001이다. 테이블의 보정치가 -1인 경우에 테이블에는 11111이 기억되고, 부호 확장에 의하여 1이 부가되어 그 결과 6비트 111111가 가산기(9)에 공급된다. 이와 같이 가산기의 한쪽 입력이 6비트이므로 상술과 같이 레지스터(4)에서 2비트 00가 부가된다.
표시장치(11)의 영역(14A)의 도트(0, 0)를 위한 제2중간조 신호를 발생하므로 제어장치(12)는 테이블(7)의 좌상 보정치 00000에 비트 0을 부가한 00000를 가산기(9)에 보낸다. 다음에 블럭(34)에서 제어장치(12)는 가산기(9)를 동작시켜 앙 입력 비트를 가산한다. 테이블(7)의 좌상 보정치 0를 나타내는 000000가 2+M 비트001010으로 가산되어 합계치 001010이 발생된다. 제어장치(12)는 이 합계치001010을 판별장치(10)에 보낸다. 판별장치(10)는 합계치가 15(2진값 001111)보다도 클때는 15(2진값 1111)를 출력선에 제공하고, 합계치가 0(2진값 000000)보다도 작은 경우(즉 부의 경우)에는 0(2진값 0000)을 출력선에 제공하고, 15
Figure kpo00011
합계치
Figure kpo00012
0의 경우에는 합계치의 하위 4비트를 출력선으로 보낸다(블럭 35). 이들의 판정을 위하여는 합계치의 상위 2비트를 조사한다. 즉 합계치의 최상위 비트가 1일때는 합계치가 부인 것을 나타내며 합계치의 상위 2비트가 이 경우에 합계치는 15보다도 큰 것을 나타내고 합계치의 상위 2비트가 00인 경우에는 15
Figure kpo00013
합계치
Figure kpo00014
0를 나타낸다. 좌상의 보정치인 경우, 합계치의 001010이므로 이값을 나타내는 4비트 101001 표시장치(11)의 영역(14)의 도트(0, 0)의 제2중간조 신호로서 표시장치(11)에 보내지며, 이것에 의하여 중간조 레벨(10)(즉 2진값 1010)의 도트(0, 0)이 표시된다.
다음에 표시장치(11)의 영역(14A)의 도트(1, 0)를 위한 제2중간조 신호를 발생함으로, 제어장치(12)는 테이블(7)의 우상 보정치(1)(2진값 00001)를 판독하고, 부호 확장에 의하여 6비트 즉 00001로 변환하여 가산기(9)로 보내고, 레지스터(4)의 6비트 즉 001010을 가산기(9)에 보낸다. 다음에 블럭(34)에서 가산이 행하여진다. 합계치는 001011이고, 15
Figure kpo00015
합계치
Figure kpo00016
0이므로 비트 1011은 표시장치(11)의 영역(4) 도트(1, 0)의 제 2중간조 신호로서 표시장치(11)에 보내지며, 이것에 의하여 도트(1, 0)가 중간조 레벨(11)(2진값 1011)로서 표시된다.
제어장치(12)는 표시장치(13)의 도트행(0)의 제2번째 도트(1, 0)에 대하여 같은 레벨 변환을 행하고, 표시장치(11)의 영역(14B)의 도트(2, 0) 및 (3, 0)의 제2중간조 신호를 발생하여 이들의 도트 표시를 행한다. 마찬가지로하여 표시장치(13)의 도트행(0)의 제3번째 도트(2, 0) 및 접속 도트를 표시할때마다 표시장치(11)의 영역(14C) 및 후속 영역의 2개의 도트를 표시한다. 이와 같이 표시 중간조 레벨의 수 및 표시 도트의 수가 다른 표시장치(13) 및 (11)에 같은 영상을 표시할 수 있다. 표시장치(13)의 표시 동작을 행하지 않고 표시장치(11)의 표시 동작만을 행할 수 있으며, 이것의 역도 가능하다.
다음에 제어장치(12)는 표시장치(13)의 도트행(0)의 하측 주사선 OB에 의한 표시를 개시하고, 상측 주사선 OA의 주사 사이에 사용한 제1중간조 신호를 재차 사용하여 하측 주사선 OB에서 도트행(0)의 하반분을 표시하고 있는 사이에, 표시장치(11)의 도트행(1)의 제2중간조 신호가 발생된다.
즉 표시장치(13)의 도트(0, 0)의 제1중간조 신호 101010이 재차 레지스터(1)에 기억된다(제3도의 블럭(31)), 그리고 상술과 마찬가지로 블러(32) 및 (33)의 동작이 행하여지고 테이블(7)이 선택된다. 그러나 이 경우에는 테이블(7)중 좌하의 보정치 1(00001)이 꺼내어지고, 이들의 부호 확장값 000001는 레지스터(4)의 비트 001010에 각각 가산되어 합계치 001011가 판별장치(10)로 보내진다. 합계치 001011은 15
Figure kpo00017
합계치
Figure kpo00018
0을 만족함으로 합계치 001011을 나타내는 4비트의 제2중간조 신호 1011는 표시장치(11)의 영역(14)도트 (0.1)을 표시함으로 사용되며 중간조 레벨(11)이 표시된다. 다음에 동작은 블럭(33)으로 되돌아 가고, 제어 장치(12)는 표 7의 우측 아래의 보정치 00000를 판독하고, 이것을 부호 확장 함으로서 000000를 발생하고, 이것을 가산기(9)에 보낸다. 가산기(9)는 블럭(34)에서 상기 000000를 레지스터(4)내의 001010과 가산하여 합계치 001010을 발생한다. 이 합계치 001010은 블럭(35)에서 판별장치(10)에 의하여 판별된다. 1001010은 조건 15
Figure kpo00019
합계치
Figure kpo00020
0을 만족함으로 합계치 001010을 나타내는 제2중간조 신호 1010는 표시장치(11)의 영역(14) 도트(1, 1)를 표시함으로 사용되고, 중간조 레벨(10)이 표시된다.
이와 같이 표시장치(13)의 1개 도트(0, 0)의 6비트(N비트)의 제1중간조 신호에서, 표시장치(11)의 영역(14A)의 4개 도트(0, 0), (1, 0) (0, 1) 및 (1, 1)이 발생된다.
제4도는 제1도의 테이블(5), (6), (7) 및 (7)의 보정치를 사용한 경우에, M 비트값에 대하여 발생되는 영역(14)의 4개 비트에 대하는 제2중간조 신호의 레벨을 나타낸다. 상술의 예는 M비트값=10중 X=1, Y=0에 대하는 영역(14)의 각 도트값에서 나타낸다. 제1도의 테이블(5), (6), (7) 및 (8)의 보정치를 사용한 제4도의 표시 레벨에서 밝히듯이, M 비트값=15일 때 4도트가 모두 진의 백 즉 레벨(15)로 됨으로, 즉 제1중간조의 64레벨중, 4개의 레벨이 제2중간조에서는 1개의 레벨로 축퇴함으로, 16 ×4-3=61의 중간조 레벨을 표시장치(11)에서 표시할 수 있다. P×Q를 2N-M보다 크게하고, 테이블의 보정치로서 정값 및 부값의 적절한 조합을 사용하면 축퇴하는 수를 감소할 수 있다.
본 실시예에서는 N=b, M=4 그리고 P=Q=2예에 대하여 설명했지만, 다른값을 사용하는 것도 가능하다. P 및 Q의 값으로 표 1에 나타내는 값을 사용할 수 있다. 실시예에서는 표시장치(11)는 플라즈마 표시 패널형 표시장치이고, 표시장치(13)는 CRT형 표시 장치이지만, 다른 형의 표시장치 예를들면 액정 표시장치, 전자 휘도형 표시장치를 사용할 수 있다. 테이블의 값으로서 다른값을 사용함으로 표시장치(11)에서 표시되는 중간조 레벨의 특성을 변화시킬 수 있다.
본 실시예에서 서술했듯이 64의 중간조 레벨을 나타내는 신호를 16의 중간조 레벨을 나타내는 신호로 변환하는데 종래는 64×4×4=1024비트분의 테이블이 필요했지만, 본 발명은 4×4×5=80비트의 테이블 밖에 필요하지 않다. 따라서 본 발명에서는 테이블의 비트수가 적으므로, 테이블은 신호처리 반도체 칩내에 포함하는 것이 가능하고, 테이블을 별개의 칩으로 형성할 필요는 없고, 종래 별개의 칩을 억세스하는데 필요한 50-100나노초 이상의 시간을 절약할 수 있다. 이 점에서 본 발명은 동작 속도를 높히고 가격을 저감한다는 작용 효과를 나타낸다.
본 발명에 의하면 중간조 레벨의 수 및 표시도트수가 다른 2종류의 표시 장치와 같은 영상을 표시할 수 있다. 이것은 다음의 이점을 발생한다. 즉 서비스 카운터를 사이로 하여 고객에 서비스하는 예를들면 은행의 경우, 같은 표시 영상을 고객 및 은행원이 불필요로 된다. 이 경우 은행 원측에 저중간조 레벨의 표시장치를 두고, 고객측에 고중간조 레벨의 표시 장치를 둘 수 있다.
본 발명에 의하면 저중간조 레벨의 표시 장치에 고중간 레벨 표시 장치의 레벨수에 거의 같은 중간조 레벨을 표시할 수 있다. 예를들면 실시예에서 설명했듯이 표시장치(11)는 도트당 16의 중간조 레벨 밖에 나타날 수 없지만, 4도트를 사용하여 표시장치(13)의 1도트를 표시함으로서 61의 중간조 레벨을 표시할 수 있다.

Claims (5)

  1. N비트(N은 2이상의 정수)를 가지고, 2N 레벨의 중간조를 나타내는 제1중간조 신호를 2M 레벨(M은 N＞M
    Figure kpo00021
    1을 만족하는 정수)의 중간조를 나타내는 제2중간조 시호로 변환하여 표시하는 시스템에 있어서, 상기 N 비트의 제1중간조 신호를 상위 M 비트 및 하위 N-M 비트로 나누는 수단과, P×Q
    Figure kpo00022
    2N-M을 만족하는 P×Q개의 보정치를 각각 가지는 2N-M개의 테이블과 그 테이블의 1개를 상기 N-M 비트를 사용하여 선택하는 수단과, 상기 M 비트에 상기 선택된 테이블의 보정치를 가하여 상기 P×Q개의 상기 제2중간조 신호를 발생하는 수단과, 상기 제2중간조 신호를 2M레벨의 중간조 표시 장치에 공급하는 수단으로 구성된 것을 특징으로 하는 표시 시스템.
  2. 제1항에 있어서, 상기 제1중간조 신호 2N 레벨의 중간조를 표시하는 표시 장치에 공급하는 수단을 가지고, 표시 장치의 표시도트 수는 상기 2N레벨의 중간조를 표시하는 표시 장치에 공급하는 수단을 가지고, 표시장치의 표시도트 수는 상기 2M레벨의 중간조 표시장치의 표시 도트수 보다도 적은 것을 특징으로 하는 표시 시스템.
  3. 2N레벨(N은 2이상의 정수)의 중간조를 표시하는 제1표시장치와, 2M레벨(M은 N＞M
    Figure kpo00023
    1을 만족하는 정수)의 중간조를 표시하는 제2표시장치와, N 비트를 가지고 상기 2N레벨의 중간조를 나타내는 제1중간조 신호를 발생하는 수단과, 상기 N 비트의 제1중간조 신호를 상위 M 비트 및 하위 N-M 비트로 나누는 수단과 P×Q
    Figure kpo00024
    2N-M을 만족하는 P×Q 개의 보정량을 각각 가지는 2N-M개의 테이블과 그 테이블의 1개를 상기 N-M 비트를 사용하여 선택하는 수단과, 상기 M 비트에 선택된 테이블의 보정량을 가하여 상기 P×Q개의 제2중간조 신호를 발생하는 수단을 가지는 변환 수단을 갖는 것을 특징으로 하는 표시 시스템.
  4. 제3항에 있어서, 상기 제1중간조 신호를 상기 제1표시 장치에 공급하고, 상기 제2중간조 신호를 상기 제2표시장치에 공급하는 수단을 가지는 것을 특징으로 하는 표시 시스템.
  5. 제3항에 있어서, 상기 제1표시 장치의 표시 도트수는 상기 제2표시 장치의 표시도트 수보다 적은 것을 특징으로 하는 표시 시스템.
KR1019890011871A 1988-09-22 1989-08-21 표시 시스템 KR920005288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP236291 1988-09-22
JP63236291A JPH0650522B2 (ja) 1988-09-22 1988-09-22 表示システム

Publications (2)

Publication Number Publication Date
KR900005273A KR900005273A (ko) 1990-04-13
KR920005288B1 true KR920005288B1 (ko) 1992-06-29

Family

ID=16998614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011871A KR920005288B1 (ko) 1988-09-22 1989-08-21 표시 시스템

Country Status (8)

Country Link
US (1) US5059962A (ko)
EP (1) EP0360402B1 (ko)
JP (1) JPH0650522B2 (ko)
KR (1) KR920005288B1 (ko)
CN (1) CN1019239B (ko)
DE (1) DE68921123T2 (ko)
GB (1) GB2223149A (ko)
HK (1) HK90395A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743580B2 (ja) * 1988-09-22 1995-05-15 インターナショナル・ビジネス・マシーンズ・コーポレーション グレイ・スケールを変換する方法
JPH03154096A (ja) * 1989-11-13 1991-07-02 Canon Inc パターン発生方法及びパターン発生装置
JPH0455890A (ja) * 1990-06-25 1992-02-24 Canon Inc 画像データ制御装置及び表示システム
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
JPH04178074A (ja) * 1990-11-13 1992-06-25 Nec Corp 画像信号の符号化復号化方式とその装置
JPH04316276A (ja) * 1991-04-16 1992-11-06 Ricoh Co Ltd 画像形成装置
JPH06318060A (ja) * 1991-07-31 1994-11-15 Toshiba Corp 表示制御装置
DE69220173T2 (de) * 1991-10-07 1997-09-18 Fujitsu Ltd Verfahren zum Steuern eines oberflächenstabilisierten ferroelektrischen Flüssigkristallanzeigeelements zur Erhöhung der Graupegelzahl
JPH0772824B2 (ja) * 1991-12-03 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示システム
US5371841A (en) * 1992-07-31 1994-12-06 Eastman Kodak Company Progressive bit plane reconstruction method
US5484632A (en) * 1993-10-07 1996-01-16 Eastman Chemical Company Non-oriented, heat-sealing polyester film
US6034664A (en) * 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
GB2354679B (en) * 1999-07-26 2003-08-27 Ibm Colour reduction for a remote control system
JP2002112038A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 画像再現装置、画像再現方法、およびコンピュータ読み取り可能な記憶媒体
JP7007789B2 (ja) 2015-06-26 2022-01-25 シナプティクス・ジャパン合同会社 表示パネルドライバ及び表示パネルの駆動方法
CN105163097B (zh) * 2015-08-28 2017-09-05 深圳Tcl数字技术有限公司 图像信号的处理方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3937878A (en) * 1975-01-21 1976-02-10 Bell Telephone Laboratories, Incorporated Animated dithered display systems
US4006298A (en) * 1975-05-20 1977-02-01 Gte Laboratories Incorporated Bistable matrix television display system
US4580134A (en) * 1982-11-16 1986-04-01 Real Time Design, Inc. Color video system using data compression and decompression
US4558370A (en) * 1983-11-21 1985-12-10 International Business Machines Corporation Image processing method for graphics images
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
NL8501845A (nl) * 1985-06-27 1987-01-16 Oce Nederland B V Patents And Werkwijze voor het vergroten/verkleinen van ditherbeelden.
JPH0782306B2 (ja) * 1986-05-30 1995-09-06 株式会社日立製作所 ビデオインターフェース方法及び装置
US5123059A (en) * 1987-09-28 1992-06-16 Dainippon Screen Mfg. Co., Ltd. Gradation converting circuit employing lookup table

Also Published As

Publication number Publication date
JPH0285974A (ja) 1990-03-27
EP0360402B1 (en) 1995-02-15
DE68921123T2 (de) 1995-08-10
DE68921123D1 (de) 1995-03-23
KR900005273A (ko) 1990-04-13
JPH0650522B2 (ja) 1994-06-29
CN1019239B (zh) 1992-11-25
CN1043017A (zh) 1990-06-13
GB2223149A (en) 1990-03-28
HK90395A (en) 1995-06-16
GB8913015D0 (en) 1989-07-26
EP0360402A2 (en) 1990-03-28
US5059962A (en) 1991-10-22
EP0360402A3 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
KR920005288B1 (ko) 표시 시스템
US5201030A (en) Method and apparatus for dithering graphic images
KR950014981B1 (ko) N비트 신호를 m비트 신호로 변환시키는 표시장치 및 그 방법
US20050068338A1 (en) Method and system for scaling images
JP2007272144A (ja) ガンマ補正および表示装置
US5301269A (en) Window-relative dither circuit
US5371515A (en) Method and apparatus for non-linear dithering of digital images
US7061504B1 (en) Method and apparatus for configurable gamma correction in a video graphics circuit
US7209144B2 (en) Image-display apparatus, image-display method, and image-display program
EP0810549B1 (en) Method and apparatus for halftoning process
EP0412694B1 (en) Display system
US5585818A (en) Display control unit and display control method
US5140544A (en) Divide-by-five divider
US5937146A (en) Binarization processing apparatus and method
JPH06138844A (ja) 階調表示装置
US20040252129A1 (en) Methods and apparatus for a variable depth display
JP2000276113A (ja) 表示制御装置およびそのプログラム記録媒体
KR890006505Y1 (ko) 그래픽에 있어서 모니터 모드 변환회로
KR920003277B1 (ko) 비디오 ram의 패닝 제어 방법
JPS6310878A (ja) 画像処理装置
JP2002094833A (ja) ノイズ低減方法及び装置
JPH08147210A (ja) ビットマップメモリ装置
JPH11305716A (ja) 画像出力装置及び方法
JPS63175884A (ja) 画像表示装置
EP0410744A2 (en) Graphics processor trapezoidal fill instruction method and apparatus

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee