JPH0285974A - 表示システム - Google Patents
表示システムInfo
- Publication number
- JPH0285974A JPH0285974A JP63236291A JP23629188A JPH0285974A JP H0285974 A JPH0285974 A JP H0285974A JP 63236291 A JP63236291 A JP 63236291A JP 23629188 A JP23629188 A JP 23629188A JP H0285974 A JPH0285974 A JP H0285974A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- halftone
- display device
- display
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MCSXGCZMEPXKIW-UHFFFAOYSA-N 3-hydroxy-4-[(4-methyl-2-nitrophenyl)diazenyl]-N-(3-nitrophenyl)naphthalene-2-carboxamide Chemical compound Cc1ccc(N=Nc2c(O)c(cc3ccccc23)C(=O)Nc2cccc(c2)[N+]([O-])=O)c(c1)[N+]([O-])=O MCSXGCZMEPXKIW-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
童栗上立扛厘分互
本発明は、表示装置の中間調レベルを変換して表示する
装置に関する。更に具体的に言うならば、本発明は、Ｎ
ビット（Ｎは２以上の整数）を有し、２Ｎレベルの中間
調を表わす第１中間調信号を２Ｍ（ＭはＮ＞Ｍ≧１を満
足する整数）の中間調を表わす第２中間調信号に変換し
て表示する装置に関する。
装置に関する。更に具体的に言うならば、本発明は、Ｎ
ビット（Ｎは２以上の整数）を有し、２Ｎレベルの中間
調を表わす第１中間調信号を２Ｍ（ＭはＮ＞Ｍ≧１を満
足する整数）の中間調を表わす第２中間調信号に変換し
て表示する装置に関する。
び間 点
従来においては、例えば６４の中間調レベルを表わす信
号を１６の中間調レベルを表わす信号に変換するには６
４のエントリイを有しそして各エントリイ毎に４ビツト
のデータを記憶変換テーブルが用いられてきた。そして
このテーブルは信号処理を行なう半導体チップの中に組
込むことができず別個のメモリ・チップに形成された。
号を１６の中間調レベルを表わす信号に変換するには６
４のエントリイを有しそして各エントリイ毎に４ビツト
のデータを記憶変換テーブルが用いられてきた。そして
このテーブルは信号処理を行なう半導体チップの中に組
込むことができず別個のメモリ・チップに形成された。
この別個のメモリ・チップをアクセスするのに５０〜１
００ナノ秒以上の時間が必要であり、その結果動作速度
が遅くなり、又コストが増大した。
００ナノ秒以上の時間が必要であり、その結果動作速度
が遅くなり、又コストが増大した。
占を するための
本発明は、ドツト当り２Ｎレベル（Ｎは２以上の整数）
の中間調を表示する表示装置に供給するドツト当りＮビ
ットの第１中間調信号を、ドツト当りＭビット（ＭはＮ
＞Ｍ≧１を満足する整数）の第２中間調信号に変換する
。第２中間調信号は、ドツト当り２Ｍレベルの中間調を
表示する表示装置に供給される。上記変換を行なうため
に１本発明は、上記Ｎビットの第１中間調信号を上位Ｍ
ビット及び下位Ｎ−Ｍビットに分ける手段、ＰＸＱ−Ｍ ≧２ を満足するｐＸＱ個の補正値を夫々有Ｎ−Ｍ
＋ する２ 個のアーブル、該テーブルの１つを上記Ｎ
−Ｍビットを用いて選択する手段、上記Ｍビットに上記
選択されたテーブルの補正値を加えて上記ＰＸＱ個の上
記第２中間調信号を発生する手段を有する。
の中間調を表示する表示装置に供給するドツト当りＮビ
ットの第１中間調信号を、ドツト当りＭビット（ＭはＮ
＞Ｍ≧１を満足する整数）の第２中間調信号に変換する
。第２中間調信号は、ドツト当り２Ｍレベルの中間調を
表示する表示装置に供給される。上記変換を行なうため
に１本発明は、上記Ｎビットの第１中間調信号を上位Ｍ
ビット及び下位Ｎ−Ｍビットに分ける手段、ＰＸＱ−Ｍ ≧２ を満足するｐＸＱ個の補正値を夫々有Ｎ−Ｍ
＋ する２ 個のアーブル、該テーブルの１つを上記Ｎ
−Ｍビットを用いて選択する手段、上記Ｍビットに上記
選択されたテーブルの補正値を加えて上記ＰＸＱ個の上
記第２中間調信号を発生する手段を有する。
そして２Ｎレベルの中間調を表示する表示装置のドツト
の数は、２Ｍレベの中間調を表示する表示装置の表示ド
ツトの数より少ない。
の数は、２Ｍレベの中間調を表示する表示装置の表示ド
ツトの数より少ない。
尖ｉ且立腹匪
第１図は本発明の実施例を示す。表示装置１３は、例え
ば２００Ｘ３２０ドツトの表示面を有するＣＲＴ表示装
置であり、そして各ドツトは２Ｎレベルの中間調を表示
し、そしてＮビットの第１中間調信号が２Ｎレベルの中
間調を表わすために用いられる。ここでＮは２以上の整
数である。
ば２００Ｘ３２０ドツトの表示面を有するＣＲＴ表示装
置であり、そして各ドツトは２Ｎレベルの中間調を表示
し、そしてＮビットの第１中間調信号が２Ｎレベルの中
間調を表わすために用いられる。ここでＮは２以上の整
数である。
表示装置１１は、例えば４００Ｘ６４０ドツトの表示面
を有するプラズマ表示パネル型の表示装置であり、そし
て各ドツトは、２Ｍレベルの中間調を表示し、そしてＭ
ビットの第２中間調信号が２ レベルの中間調を表わす
ために用いられる。
を有するプラズマ表示パネル型の表示装置であり、そし
て各ドツトは、２Ｍレベルの中間調を表示し、そしてＭ
ビットの第２中間調信号が２ レベルの中間調を表わす
ために用いられる。
ここでＭは、Ｎ＞Ｍ≧１を満足する整数である。
本発明では、表示装置１３の１ドツトは、ｐｘ−Ｍ
Ｑ≧２ を満足するＰＸＱ個のドツトとして表示装
置１１上に表示される。ここでＰ及びＱは自然数であり
、Ｐは水平方向のドツトの数を表わし、Ｑは垂直方向の
ドツトの数を表わす。ＰＸＱ−Ｍ ≧２ は、端数ビットＮ−Ｍで表わされるＮ−Ｍ ２ 個の中間調レベルを表現するためには、Ｎ−Ｍ ドツト数ＰＸＱが２ 中間調レベル以上必要である
ことを意味する。次の表１は、端数Ｎ−Ｍ−Ｍ ビット、２ 個の中間調レベル及びＰＸＱドツトの
関係を示す。
置１１上に表示される。ここでＰ及びＱは自然数であり
、Ｐは水平方向のドツトの数を表わし、Ｑは垂直方向の
ドツトの数を表わす。ＰＸＱ−Ｍ ≧２ は、端数ビットＮ−Ｍで表わされるＮ−Ｍ ２ 個の中間調レベルを表現するためには、Ｎ−Ｍ ドツト数ＰＸＱが２ 中間調レベル以上必要である
ことを意味する。次の表１は、端数Ｎ−Ｍ−Ｍ ビット、２ 個の中間調レベル及びＰＸＱドツトの
関係を示す。
即ち、Ｎビットの第１中間調信号１つ毎に、Ｍビットの
第２中間調信号がＰＸＱ個発生される。
第２中間調信号がＰＸＱ個発生される。
この実施例では、Ｎは６でありＭは４である。
即ち表示装置１３は２Ｎ＝２“＝６４の中間調信号を表
示し、そして表示装置１１は２Ｍ＝２４＝１６の中間調
信号を表示し、そして表示装置１３−Ｍ の１画素はＰ＝Ｑとして、ＰＸＱ≧２ 、即ち２８
−４＝２”＝４で表わされる４個の画素に変換される。
示し、そして表示装置１１は２Ｍ＝２４＝１６の中間調
信号を表示し、そして表示装置１３−Ｍ の１画素はＰ＝Ｑとして、ＰＸＱ≧２ 、即ち２８
−４＝２”＝４で表わされる４個の画素に変換される。
この変換を行うための回路はＮビット・レジス−Ｍ
り１．２＋Ｍビット・レジスタ４．２ 個のテーブ
ル５．６．７及び８、加算器９、判別装置１０並びに制
御装置１２を有する。制御装置１２は上記回路の動作を
制御する。図面を簡略化するために制御装置１２と、各
レジスタ、各テーブル、加算器１判別装置の間の線は示
されていない。
ル５．６．７及び８、加算器９、判別装置１０並びに制
御装置１２を有する。制御装置１２は上記回路の動作を
制御する。図面を簡略化するために制御装置１２と、各
レジスタ、各テーブル、加算器１判別装置の間の線は示
されていない。
表示装置１３の各ドツトは６４の中間調レベルを表示で
き、そしてこの６４の中間調レベルは次の表２で示され
るように６ビツトで表わされる。
き、そしてこの６４の中間調レベルは次の表２で示され
るように６ビツトで表わされる。
紅
ｏｏｏｏｏ。
表示装置１１の各画素は１６の中間調レベルを表示でき
、そしてこの１６の中間調レベルは次の表３で表わされ
るように４ビツトで表わされる。
、そしてこの１６の中間調レベルは次の表３で表わされ
るように４ビツトで表わされる。
ｌ１
中間調レベル ４ビット信号（第２中間調信号）ｏ
ｏｏｏ。
ｏｏｏ。
制御装置１２は例えばパーソナル・コンピュータであり
、２００Ｘ３２０の表示画素を有し各ドツト当り６４の
中間調レベルを表示するＣＲＴ表示装置１３を標準アタ
ッチメントとして有し、そして４００Ｘ６４０の表示画
素を有し各画素当り１６の中間調レベルを表示するプラ
ズマ表示装置１１をオプションとして駆動する。従って
、制御装置１２はＣＲＴ表示装置１３のための表２に示
す６ビツト信号を発生し、そしてプラズマ表示装置１１
が操作者により選択されたことに応答して、第１図の回
路を動作させて１つの６ビツト信号を４つの４ビット信
号に変換する。この動作は第２図のブロック２２．２３
及び２４に示されている。
、２００Ｘ３２０の表示画素を有し各ドツト当り６４の
中間調レベルを表示するＣＲＴ表示装置１３を標準アタ
ッチメントとして有し、そして４００Ｘ６４０の表示画
素を有し各画素当り１６の中間調レベルを表示するプラ
ズマ表示装置１１をオプションとして駆動する。従って
、制御装置１２はＣＲＴ表示装置１３のための表２に示
す６ビツト信号を発生し、そしてプラズマ表示装置１１
が操作者により選択されたことに応答して、第１図の回
路を動作させて１つの６ビツト信号を４つの４ビット信
号に変換する。この動作は第２図のブロック２２．２３
及び２４に示されている。
ブロック２２の答がノーであれば、ブロック２４におい
て制御装置１２は、第１図の回路を動作させない。
て制御装置１２は、第１図の回路を動作させない。
表示装置１３は、４００本の水平走査線を有して縦方向
に２００ドツトを表示する。即ち１つのドツトを表示す
るのに２本の走査線が用いられる。
に２００ドツトを表示する。即ち１つのドツトを表示す
るのに２本の走査線が用いられる。
例えば、第１図の表示装置１３のドツト位置（Ｘ、Ｙ）
＝ （０，０）のドツトを表示するのに２本の水平方向
の走査線が用いられ、上側走査線をＯＡと呼び、下側走
査線をＯＢと呼ぶ。上側走査線ＯＡによりドツトの上半
分が表示され、下側走査線ＯＢによりドツトの下半分が
表示され、結果として１つのドツトが表示される。従っ
て、制御装置１２は、上側走査線ＯＡ及び下側走査線Ｏ
Ｂの走査の間同じ信号を発生する第２図のブロック２４
の動作を第３図のフローチャートを参照して説明する。
＝ （０，０）のドツトを表示するのに２本の水平方向
の走査線が用いられ、上側走査線をＯＡと呼び、下側走
査線をＯＢと呼ぶ。上側走査線ＯＡによりドツトの上半
分が表示され、下側走査線ＯＢによりドツトの下半分が
表示され、結果として１つのドツトが表示される。従っ
て、制御装置１２は、上側走査線ＯＡ及び下側走査線Ｏ
Ｂの走査の間同じ信号を発生する第２図のブロック２４
の動作を第３図のフローチャートを参照して説明する。
第３図のブロック３１において、制御装置１２は、表示
装置１３の位置（ｘ、ｙ）のドツトの第１中間調信号を
発生してこれをレジスタ１に記憶する。このブロック３
１の動作は、上記上側走査線ＯＡ及び下側走査線ＯＢに
対して合計２回行なわれる。動作は上側走査線ＯＡから
開始し、この上側走査線ＯＡでドツト（０，０）の上半
分を表示している間に、表示装Ｗ１１のドツト（０、Ｏ
）及びドツト（１、Ｏ）のための第２中間調信号が発生
される。
装置１３の位置（ｘ、ｙ）のドツトの第１中間調信号を
発生してこれをレジスタ１に記憶する。このブロック３
１の動作は、上記上側走査線ＯＡ及び下側走査線ＯＢに
対して合計２回行なわれる。動作は上側走査線ＯＡから
開始し、この上側走査線ＯＡでドツト（０，０）の上半
分を表示している間に、表示装Ｗ１１のドツト（０、Ｏ
）及びドツト（１、Ｏ）のための第２中間調信号が発生
される。
制御装置１２が表示装置１３のドツト位置（０、０）
（７）第１中間調信号例えば１０１０１０ （１０進値
＝４２）を発生し、この２進値１０１０１０をレジスタ
１に記憶したとする。次に、制御装置１２は、ブロック
３２において２進値１０１０１０の上位４ビツト（即ち
Ｍビット）１０１０を線２を経てレジスタ４の下位４ビ
ツトに移す。ここでレジスタ４の上位２ビツトは常にＯ
Ｏとなっている。この上位２ビツトＯＯをつけ加える理
由は後述する。更に、制御装置１２は、線３上の第１中
間調信号１０１０１０の下位２ビツト（即ちＮ−Ｍビッ
ト）をアドレスとして用いてテーブル５．６．７及び８
の１つを選択する（ブロック３３）。
（７）第１中間調信号例えば１０１０１０ （１０進値
＝４２）を発生し、この２進値１０１０１０をレジスタ
１に記憶したとする。次に、制御装置１２は、ブロック
３２において２進値１０１０１０の上位４ビツト（即ち
Ｍビット）１０１０を線２を経てレジスタ４の下位４ビ
ツトに移す。ここでレジスタ４の上位２ビツトは常にＯ
Ｏとなっている。この上位２ビツトＯＯをつけ加える理
由は後述する。更に、制御装置１２は、線３上の第１中
間調信号１０１０１０の下位２ビツト（即ちＮ−Ｍビッ
ト）をアドレスとして用いてテーブル５．６．７及び８
の１つを選択する（ブロック３３）。
−Ｍ
テーブルの数は２ 個であり、この実施例では４個
のテーブルが用意されている。下位２ビツトをＸ及びｙ
で表わすと、ｘ＝１及びｙ＝Ｑであるのでテーブル７が
選択される。各テーブルは４つ即ちＰＸＱ個の補正値を
記憶しており、各補正値は後述する表示装置１１の領域
１４Ａ、１４Ｂ、１４Ｃ１・・・の夫々の４つのドツト
の夫々に対応する。補正値は１０進値で示されており０
は２進値ｏｏｏｏｏに対応し、１は２進値００００１に
対応し、そして２進値がテーブルに記憶されている。
のテーブルが用意されている。下位２ビツトをＸ及びｙ
で表わすと、ｘ＝１及びｙ＝Ｑであるのでテーブル７が
選択される。各テーブルは４つ即ちＰＸＱ個の補正値を
記憶しており、各補正値は後述する表示装置１１の領域
１４Ａ、１４Ｂ、１４Ｃ１・・・の夫々の４つのドツト
の夫々に対応する。補正値は１０進値で示されており０
は２進値ｏｏｏｏｏに対応し、１は２進値００００１に
対応し、そして２進値がテーブルに記憶されている。
補正値は＋１５〜−１５のレンジのうちの任意の値をと
ることができるが忠実性の観点から＋３〜−３のレンジ
が適切である。補正値は−１５〜＋１５の値を５ビツト
で表わしており、負の値は２の補数で表わされている。
ることができるが忠実性の観点から＋３〜−３のレンジ
が適切である。補正値は−１５〜＋１５の値を５ビツト
で表わしており、負の値は２の補数で表わされている。
テーブル７からの５ビツト出力は符号拡張されて更に上
位１ビツトがつけ加えられる。例えばテーブルの補正値
が正の１の場合は００００１がテーブルに記憶され更に
符号拡張によりＯがつけ加えられ、その結果加算器９へ
の入力はｏｏｏｏ。
位１ビツトがつけ加えられる。例えばテーブルの補正値
が正の１の場合は００００１がテーブルに記憶され更に
符号拡張によりＯがつけ加えられ、その結果加算器９へ
の入力はｏｏｏｏ。
１である。テーブルの補正値が−１である場合にはテー
ブルには１１１１１が記憶され、そして符号拡張により
１がつけ加えられて、その結果６ビツト１１１１１１が
加算器９に供給される。このように加算器の一方の入力
が６ビツトであるために、前述の如く、レジスタ４で２
ビツトＯＯがつけ加えられる。
ブルには１１１１１が記憶され、そして符号拡張により
１がつけ加えられて、その結果６ビツト１１１１１１が
加算器９に供給される。このように加算器の一方の入力
が６ビツトであるために、前述の如く、レジスタ４で２
ビツトＯＯがつけ加えられる。
表示装置１１の領域１４Ａのドツト（０、Ｏ）のだめの
第２中間調信号を発生するために制御装置１２はテーブ
ル７の左上の補正値ｏｏｏｏｏにビット０を附加した。
第２中間調信号を発生するために制御装置１２はテーブ
ル７の左上の補正値ｏｏｏｏｏにビット０を附加した。
ｏｏｏｏｏを加算器９に送る。次にブロック３４におい
て、制御装置１２は、加算器９を動作させて面入力ビッ
トを加算する。
て、制御装置１２は、加算器９を動作させて面入力ビッ
トを加算する。
テーブル７の左上の補正値０を表わす。ｏｏｏ。
Ｏが２＋Ｍビット００１０１０と加算され合計値００１
０１０が発生される。制御装置１２は、この合計値００
１０１０を判別装置１０に送る。判別装置１０は、合計
値が１５（２進値００１１１１）よりも大きい時は１５
（２進値１１１１）を出力線に生じ、合計値が０（２進
値００００００）よりも小さい場合（即ち負の場合）に
はＯ（２進値００００）を出力線に生じ、モして１５≧
合計値≧０の場合には、合計値の下位４ビツトを出力線
に送る（ブロック３５）。これらの判定のためには、合
計値の上位２ビツトを調べる。即ち、合計値の最上位ビ
ットが１の時は合計値が負であることを示し合計値の上
位２ビツトが０１の場合には合計値は１５よりも大きい
ことを示し、そして合計値の上位２ビツトがＯＯの場合
は１５≧合計値≧０を示す。左上の補正値の場合、合計
値は００１０１０なので、この値を示す４ビツト１０１
０が表示装置１１の領域１４のドツト（Ｏｌｏ）の第２
中間調信号として表示装置１１に送られ、これにより中
間調レベル１０（即ち２進値１０１０）のドツト（０，
０）が表示される。
０１０が発生される。制御装置１２は、この合計値００
１０１０を判別装置１０に送る。判別装置１０は、合計
値が１５（２進値００１１１１）よりも大きい時は１５
（２進値１１１１）を出力線に生じ、合計値が０（２進
値００００００）よりも小さい場合（即ち負の場合）に
はＯ（２進値００００）を出力線に生じ、モして１５≧
合計値≧０の場合には、合計値の下位４ビツトを出力線
に送る（ブロック３５）。これらの判定のためには、合
計値の上位２ビツトを調べる。即ち、合計値の最上位ビ
ットが１の時は合計値が負であることを示し合計値の上
位２ビツトが０１の場合には合計値は１５よりも大きい
ことを示し、そして合計値の上位２ビツトがＯＯの場合
は１５≧合計値≧０を示す。左上の補正値の場合、合計
値は００１０１０なので、この値を示す４ビツト１０１
０が表示装置１１の領域１４のドツト（Ｏｌｏ）の第２
中間調信号として表示装置１１に送られ、これにより中
間調レベル１０（即ち２進値１０１０）のドツト（０，
０）が表示される。
次に、表示袋！１１の領域１４Ａのドツト（１、Ｏ）の
ための第２中間調信号を発生するために、制御袋［１２
は、テーブル７の右上の補正値１（２進値００００１）
を読出し、符号拡張により６ビツト即ち０００００１に
変換して加算器９に送り、そしてレジスタ４の６ビツト
即ち００１０１ｏを加算器９に送る。次に、ブロック３
４において加算が行なわれる。合計値は００１０１１で
あり、１５≧合計値≧Ｏであるのでビット１０１１が１
表示装置１１の領域１４のドツト（１、Ｏ）の第２中間
調信号として表示装置１１に送られ、これによりドツト
（１、Ｏ）が中間調レベル１１（２進値１０１１）で表
示される。
ための第２中間調信号を発生するために、制御袋［１２
は、テーブル７の右上の補正値１（２進値００００１）
を読出し、符号拡張により６ビツト即ち０００００１に
変換して加算器９に送り、そしてレジスタ４の６ビツト
即ち００１０１ｏを加算器９に送る。次に、ブロック３
４において加算が行なわれる。合計値は００１０１１で
あり、１５≧合計値≧Ｏであるのでビット１０１１が１
表示装置１１の領域１４のドツト（１、Ｏ）の第２中間
調信号として表示装置１１に送られ、これによりドツト
（１、Ｏ）が中間調レベル１１（２進値１０１１）で表
示される。
制御装置１２は表示装置１３のドツト行０の第２番目の
ドツト（１，０）について同様のレベル変換を行ない、
表示装置１１の領域１４Ｂのドツト（２、Ｏ）及び（３
，０）の第２中間調信号を発生してこれらのドツトの表
示を行なう。同様にして、表示装置１３のドツト行Ｏの
第３番目のドツト（２，０）及び後続ドツトを表示する
毎に、表示装置１１の領域１４Ｃ及び後続領域の２つの
ドツトを表示する。このように表示中間調レベルの数及
び表示ドツト数の異なる表示装置１３及び１１に同じイ
メージを表示することができる。又、表示装置１３の表
示動作を行なわずに表示装置１１の表示動作のみを行な
うことができ、又はこの逆もできる。
ドツト（１，０）について同様のレベル変換を行ない、
表示装置１１の領域１４Ｂのドツト（２、Ｏ）及び（３
，０）の第２中間調信号を発生してこれらのドツトの表
示を行なう。同様にして、表示装置１３のドツト行Ｏの
第３番目のドツト（２，０）及び後続ドツトを表示する
毎に、表示装置１１の領域１４Ｃ及び後続領域の２つの
ドツトを表示する。このように表示中間調レベルの数及
び表示ドツト数の異なる表示装置１３及び１１に同じイ
メージを表示することができる。又、表示装置１３の表
示動作を行なわずに表示装置１１の表示動作のみを行な
うことができ、又はこの逆もできる。
次に制御装置１２は、表示装置１３のドツト行０の下側
走査線ＯＢによる表示を開始し、上側走査線ＯＡの走査
の間に用いた第１中間調信号を再び用いて下側走査線Ｏ
Ｂでドツト行０の下半分を表示している間に、表示装置
１］、のドツト行１の第２中間調信号が発生される。
走査線ＯＢによる表示を開始し、上側走査線ＯＡの走査
の間に用いた第１中間調信号を再び用いて下側走査線Ｏ
Ｂでドツト行０の下半分を表示している間に、表示装置
１］、のドツト行１の第２中間調信号が発生される。
即ち、表示装置１３のドツト（０，０）の第１中間調信
号１０１０１０が再びレジスタ１に記憶される（第３図
のブロック３１）。そして前述と同様にブロック３２及
び３３の動作が行なわれテーブル７が選択される。しか
しこの場合には、テーブル７のうち左下の補正値１ （
００００１）がとり出され、これらの符号拡張した値ｏ
ｏｏｏ。
号１０１０１０が再びレジスタ１に記憶される（第３図
のブロック３１）。そして前述と同様にブロック３２及
び３３の動作が行なわれテーブル７が選択される。しか
しこの場合には、テーブル７のうち左下の補正値１ （
００００１）がとり出され、これらの符号拡張した値ｏ
ｏｏｏ。
１がレジスタ４のビット００１０１０に夫々加算されて
合計値００１０１１が判別装置１０に送られる。合計値
００１０１１は１５≧合計値≧０を満足するので合計値
００１０１１を表わす４ビツトの第２中間調信号１０１
１が表示装置１１の領域１４のドツト（０，１）を表示
するために用いられ中間調レベル１１が表示される０次
に、動作はブロック３３に戻り、制御装置１２は表７の
右下の補正値ｏｏｏｏｏを読出し、これを符号拡張する
こによりｏｏｏｏｏｏを生じ、これを加算器９に送る。
合計値００１０１１が判別装置１０に送られる。合計値
００１０１１は１５≧合計値≧０を満足するので合計値
００１０１１を表わす４ビツトの第２中間調信号１０１
１が表示装置１１の領域１４のドツト（０，１）を表示
するために用いられ中間調レベル１１が表示される０次
に、動作はブロック３３に戻り、制御装置１２は表７の
右下の補正値ｏｏｏｏｏを読出し、これを符号拡張する
こによりｏｏｏｏｏｏを生じ、これを加算器９に送る。
加算器９はブロック３４において上記ｏｏｏｏｏｏをレ
ジスタ４内（７）００１０１０と加算し合計値００１０
１０を生じる。この合計値００１０１０はブロック３５
において判別装置１０により判別される。００１０１０
は条件１５≧合計値≧０ｔａ−満足するので合計値００
１０１０を表わす第２中間調信号１０１０が表示袋Ｍ１
，１の領域１４のドツト（１，１）を表示するために用
いられ、中間調レベル１０が表示される。
ジスタ４内（７）００１０１０と加算し合計値００１０
１０を生じる。この合計値００１０１０はブロック３５
において判別装置１０により判別される。００１０１０
は条件１５≧合計値≧０ｔａ−満足するので合計値００
１０１０を表わす第２中間調信号１０１０が表示袋Ｍ１
，１の領域１４のドツト（１，１）を表示するために用
いられ、中間調レベル１０が表示される。
このように表示装置１３の１つのドツト（０゜０）の６
ビツト（Ｎビット）の第１中間調信号から、表示装置１
１の領域１４Ａの４つのドツト（Ｏｌｏ）、（１，０）
、（Ｏｌｌ）及び（１，１）が発生される。
ビツト（Ｎビット）の第１中間調信号から、表示装置１
１の領域１４Ａの４つのドツト（Ｏｌｏ）、（１，０）
、（Ｏｌｌ）及び（１，１）が発生される。
第４図は第１図のテーブル５．６．７及び７の補正値を
用いた場合に、Ｍビットの値に対して発生される領域１
４の４つのドツトに対する第２中間調信号のレベルを表
わす。上述の例はＭビットの値＝１０のうちｘ＝１、ｙ
＝Ｑに対する領域１４の各ドツトの値で表わされる。第
１図のテーブル５，６．７及び８の補正値を用いた第４
図の表示レベルから明らかなように１Ｍビットの値＝１
５の時４ドツトが全て真の白即ちレベル１５になるので
、即ち、第１中間調の６４レベルのうちの４つのレベル
が第２中間調では１つのレベルに縮退するので、１６Ｘ
４−３＝６１の中間調レベルを表示装置１１で表示する
ことができる。又、Ｐ−Ｍ ×Ｑを２ より大きくし、テーブルの補正値として
正の値及び負の値の適切な組合わせを用いれば縮退する
数を減少することができる。
用いた場合に、Ｍビットの値に対して発生される領域１
４の４つのドツトに対する第２中間調信号のレベルを表
わす。上述の例はＭビットの値＝１０のうちｘ＝１、ｙ
＝Ｑに対する領域１４の各ドツトの値で表わされる。第
１図のテーブル５，６．７及び８の補正値を用いた第４
図の表示レベルから明らかなように１Ｍビットの値＝１
５の時４ドツトが全て真の白即ちレベル１５になるので
、即ち、第１中間調の６４レベルのうちの４つのレベル
が第２中間調では１つのレベルに縮退するので、１６Ｘ
４−３＝６１の中間調レベルを表示装置１１で表示する
ことができる。又、Ｐ−Ｍ ×Ｑを２ より大きくし、テーブルの補正値として
正の値及び負の値の適切な組合わせを用いれば縮退する
数を減少することができる。
実施例では、Ｎ＝６、Ｍ＝４そしてＰ＝Ｑ＝２の例につ
いて説明したが、他の値を用いることもできる。Ｐ及び
Ｑの値として表１に示したような値を用いることができ
る。実施例では、表示装置１１はプラズマ表示パネル型
表示装置であり、そして表示装置１３はＣＲＴ型表示装
置であるが、他の型の表示装置例えば液晶表示装置、エ
レクトロルミネッセンス型表示装置を使用することがで
きる。又、テーブルの値として他の値を用いることによ
り、表示装置１１で表示される中間調レベルの特性を変
えることができる。
いて説明したが、他の値を用いることもできる。Ｐ及び
Ｑの値として表１に示したような値を用いることができ
る。実施例では、表示装置１１はプラズマ表示パネル型
表示装置であり、そして表示装置１３はＣＲＴ型表示装
置であるが、他の型の表示装置例えば液晶表示装置、エ
レクトロルミネッセンス型表示装置を使用することがで
きる。又、テーブルの値として他の値を用いることによ
り、表示装置１１で表示される中間調レベルの特性を変
えることができる。
１１２蔓飢展
実施例で述べたような６４の中間調レベルを表わす信号
を、１６の中間調レベルを表わす信号に変換するには従
来は６４Ｘ４Ｘ４＝１０２４ビット分のテーブルが必要
であったが、本発明は４Ｘ４Ｘ５＝８０ビツトのテーブ
ルしか必要としない。
を、１６の中間調レベルを表わす信号に変換するには従
来は６４Ｘ４Ｘ４＝１０２４ビット分のテーブルが必要
であったが、本発明は４Ｘ４Ｘ５＝８０ビツトのテーブ
ルしか必要としない。
従って、本発明ではテーブルのビット数が少ないので、
テーブルを信号処理半導体チップ内に含めることが可能
となり、テーブルを別個のチップに形成する必要はなく
、従来この別個のチップをアクセスするのに必要であっ
た５０−１００ナノ秒以上の時間を節約することができ
る。この点で本発明は動作速度を高めそしてコストを低
減するという作用効果を奏する。
テーブルを信号処理半導体チップ内に含めることが可能
となり、テーブルを別個のチップに形成する必要はなく
、従来この別個のチップをアクセスするのに必要であっ
た５０−１００ナノ秒以上の時間を節約することができ
る。この点で本発明は動作速度を高めそしてコストを低
減するという作用効果を奏する。
そして、本発明によると、中間調レベルの数及び表示ド
ツトの数が異なる２種類の表示装置に同じイメージを表
示することができる。このことは次の利点を生じる。即
ち、サービス・カウンタを間にして顧客にサービスする
例えば銀行の場合。
ツトの数が異なる２種類の表示装置に同じイメージを表
示することができる。このことは次の利点を生じる。即
ち、サービス・カウンタを間にして顧客にサービスする
例えば銀行の場合。
同じ表示イメージを顧客及び銀行員が見ることが必要に
なる。この場合、銀行員側に低中間調レベルの表示装置
を置き、顧客側に高中間調レベルの表示装置を置くこと
ができる。
なる。この場合、銀行員側に低中間調レベルの表示装置
を置き、顧客側に高中間調レベルの表示装置を置くこと
ができる。
本発明によると、低中間調レベルの表示装置に、高中間
調レベルの表示装置のレベルの数にほぼ等しい中間調レ
ベルを表示することができる。例えば実施例で説明した
ように１表示装置１１はドツト当り１６の中間調レベル
しか表示できないが、４ドツトを用いて表示装置１３の
１ドツトを表示することにより、６１の中間調レベルを
表示できる。
調レベルの表示装置のレベルの数にほぼ等しい中間調レ
ベルを表示することができる。例えば実施例で説明した
ように１表示装置１１はドツト当り１６の中間調レベル
しか表示できないが、４ドツトを用いて表示装置１３の
１ドツトを表示することにより、６１の中間調レベルを
表示できる。
第１図は本発明の表示システムの回路ブロックを示す図
、第２図及び第３図は表示システムの動作を示すフロー
チャート、第４図は表示装置１１に表示される表示ドツ
トの中間調レベルを示す図である。 １．４・・・レジスタ ５．６．７，８・・・テーブル ９・・・加算器 Ｏ・・・判別装置 １．１３・・・表示装置 ２・・・制御装置 ４Ａ、１４Ｂ・・・領域
、第２図及び第３図は表示システムの動作を示すフロー
チャート、第４図は表示装置１１に表示される表示ドツ
トの中間調レベルを示す図である。 １．４・・・レジスタ ５．６．７，８・・・テーブル ９・・・加算器 Ｏ・・・判別装置 １．１３・・・表示装置 ２・・・制御装置 ４Ａ、１４Ｂ・・・領域
Claims (5)
- （１）Ｎビット（Ｎは２以上の整数）を有し、２＾Ｎレ
ベルの中間調を表わす第１中間調信号を２＾Ｍレベル（
ＭはＮ＞Ｍ≧１を満足する整数）の中間調を表わす第２
中間調信号に変換して表示するシステムにおいて、 上記Ｎビットの第１中間調信号を上位Ｍビット及び下位
Ｎ−Ｍビットに分ける手段と、 Ｐ×Ｑ≧２＾Ｎ＾−＾Ｍを満足するＰ×Ｑ個の補正値を
夫々有する２Ｎ−Ｍ個のテーブルと、 該テーブルの１つを上記Ｎ−Ｍビットを用いて選択する
手段と、 上記Ｍビットに上記選択されたテーブルの補正値を加え
て上記Ｐ×Ｑ個の上記第２中間調信号を発生する手段と
、 上記第２中間調信号を２＾Ｍレベルの中間調の表示装置
に供給する手段を有する上記表示システム。 - （２）上記第１中間調信号を２＾Ｎレベルの中間調を表
示する表示装置に供給する手段を有し、該表示装置の表
示ドットの数は、上記２＾Ｍレベルの中間調の表示装置
の表示ドット数よりも少ないことを特徴とする特許請求
の範囲第（１）項記載の表示システム。 - （３）２＾Ｎレベル（Ｎは２以上の整数）の中間調を表
示する第１表示装置と、 ２＾Ｍレベル（ＭはＮ＞Ｍ≧１を満足する整数）の中間
調を表示する第２表示装置と、 Ｎビットを有し上記２＾Ｎレベルの中間調を表わす第１
中間調信号を発生する手段と、 上記Ｎビットの第１中間調信号を上位Ｍビット及び下位
Ｎ−Ｍビットに分ける手段、Ｐ×Ｑ≧２＾Ｎ＾−＾Ｍを
満足するＰ×Ｑ個の補正値を夫々有する２＾Ｎ＾−＾Ｍ
個のテーブル、該テーブルの１つを上記Ｎ−Ｍビットを
用いて選択する手段、上記Ｍビットに上記選択されたテ
ーブルの補正値を加えて上記Ｐ×Ｑ個の第２中間調信号
を発生する手段を有する変換手段とを備える表示システ
ム。 - （４）上記第１中間調信号を上記第１表示装置に供給し
、上記第２中間調信号を上記第２表示装置に供給する手
段を有することを特徴とする特許請求の範囲第（３）項
記載の表示システム。 - （５）上記第１表示装置の表示ドットの数は上記第２表
示装置の表示ドットの数より少ないことを特徴とする特
許請求の範囲第（３）項記載の表示システム。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236291A JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
| GB8913015A GB2223149A (en) | 1988-09-22 | 1989-06-06 | Digital data display system |
| DE68921123T DE68921123T2 (de) | 1988-09-22 | 1989-08-08 | Anzeigesystem für digitale Daten. |
| EP89308052A EP0360402B1 (en) | 1988-09-22 | 1989-08-08 | Digital data display system |
| CN89106444A CN1019239B (zh) | 1988-09-22 | 1989-08-19 | 显示系统 |
| KR1019890011871A KR920005288B1 (ko) | 1988-09-22 | 1989-08-21 | 표시 시스템 |
| US07/412,029 US5059962A (en) | 1988-09-22 | 1989-09-22 | Display system |
| HK90395A HK90395A (en) | 1988-09-22 | 1995-06-08 | Digital data display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236291A JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0285974A true JPH0285974A (ja) | 1990-03-27 |
| JPH0650522B2 JPH0650522B2 (ja) | 1994-06-29 |
Family
ID=16998614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236291A Expired - Lifetime JPH0650522B2 (ja) | 1988-09-22 | 1988-09-22 | 表示システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5059962A (ja) |
| EP (1) | EP0360402B1 (ja) |
| JP (1) | JPH0650522B2 (ja) |
| KR (1) | KR920005288B1 (ja) |
| CN (1) | CN1019239B (ja) |
| DE (1) | DE68921123T2 (ja) |
| GB (1) | GB2223149A (ja) |
| HK (1) | HK90395A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05241545A (ja) * | 1991-12-03 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | 表示システム |
| JPH06318060A (ja) * | 1991-07-31 | 1994-11-15 | Toshiba Corp | 表示制御装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743580B2 (ja) * | 1988-09-22 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グレイ・スケールを変換する方法 |
| JPH03154096A (ja) * | 1989-11-13 | 1991-07-02 | Canon Inc | パターン発生方法及びパターン発生装置 |
| JPH0455890A (ja) * | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
| JP3137367B2 (ja) * | 1990-08-09 | 2001-02-19 | 株式会社東芝 | カラーパネル表示制御システム及びコンピュータシステム |
| JPH04178074A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | 画像信号の符号化復号化方式とその装置 |
| JPH04316276A (ja) * | 1991-04-16 | 1992-11-06 | Ricoh Co Ltd | 画像形成装置 |
| EP0536975B1 (en) * | 1991-10-07 | 1997-06-04 | Fujitsu Limited | Method of driving surface-stabilised ferroelectric liquid crystal display element for increasing the number of gray scales |
| US5371841A (en) * | 1992-07-31 | 1994-12-06 | Eastman Kodak Company | Progressive bit plane reconstruction method |
| US5484632A (en) * | 1993-10-07 | 1996-01-16 | Eastman Chemical Company | Non-oriented, heat-sealing polyester film |
| US6034664A (en) * | 1997-06-25 | 2000-03-07 | Sun Microsystems, Inc. | Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration |
| US6008794A (en) * | 1998-02-10 | 1999-12-28 | S3 Incorporated | Flat-panel display controller with improved dithering and frame rate control |
| GB2354679B (en) * | 1999-07-26 | 2003-08-27 | Ibm | Colour reduction for a remote control system |
| JP2002112038A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 画像再現装置、画像再現方法、およびコンピュータ読み取り可能な記憶媒体 |
| JP7007789B2 (ja) | 2015-06-26 | 2022-01-25 | シナプティクス・ジャパン合同会社 | 表示パネルドライバ及び表示パネルの駆動方法 |
| CN105163097B (zh) * | 2015-08-28 | 2017-09-05 | 深圳Tcl数字技术有限公司 | 图像信号的处理方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3937878A (en) * | 1975-01-21 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Animated dithered display systems |
| US4006298A (en) * | 1975-05-20 | 1977-02-01 | Gte Laboratories Incorporated | Bistable matrix television display system |
| US4580134A (en) * | 1982-11-16 | 1986-04-01 | Real Time Design, Inc. | Color video system using data compression and decompression |
| US4558370A (en) * | 1983-11-21 | 1985-12-10 | International Business Machines Corporation | Image processing method for graphics images |
| JPS61213896A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| NL8501845A (nl) * | 1985-06-27 | 1987-01-16 | Oce Nederland B V Patents And | Werkwijze voor het vergroten/verkleinen van ditherbeelden. |
| JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
| US5123059A (en) * | 1987-09-28 | 1992-06-16 | Dainippon Screen Mfg. Co., Ltd. | Gradation converting circuit employing lookup table |
-
1988
- 1988-09-22 JP JP63236291A patent/JPH0650522B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-06 GB GB8913015A patent/GB2223149A/en not_active Withdrawn
- 1989-08-08 DE DE68921123T patent/DE68921123T2/de not_active Expired - Fee Related
- 1989-08-08 EP EP89308052A patent/EP0360402B1/en not_active Expired - Lifetime
- 1989-08-19 CN CN89106444A patent/CN1019239B/zh not_active Expired
- 1989-08-21 KR KR1019890011871A patent/KR920005288B1/ko not_active IP Right Cessation
- 1989-09-22 US US07/412,029 patent/US5059962A/en not_active Expired - Fee Related
-
1995
- 1995-06-08 HK HK90395A patent/HK90395A/xx unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318060A (ja) * | 1991-07-31 | 1994-11-15 | Toshiba Corp | 表示制御装置 |
| JPH05241545A (ja) * | 1991-12-03 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | 表示システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0360402A3 (en) | 1991-10-16 |
| GB8913015D0 (en) | 1989-07-26 |
| DE68921123T2 (de) | 1995-08-10 |
| CN1019239B (zh) | 1992-11-25 |
| GB2223149A (en) | 1990-03-28 |
| EP0360402B1 (en) | 1995-02-15 |
| EP0360402A2 (en) | 1990-03-28 |
| KR900005273A (ko) | 1990-04-13 |
| HK90395A (en) | 1995-06-16 |
| US5059962A (en) | 1991-10-22 |
| DE68921123D1 (de) | 1995-03-23 |
| KR920005288B1 (ko) | 1992-06-29 |
| CN1043017A (zh) | 1990-06-13 |
| JPH0650522B2 (ja) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0285974A (ja) | 表示システム | |
| US7202879B2 (en) | Image processing method, image processing apparatus, electronic device, image processing program, and recording medium on which the same program is recorded | |
| JP5293597B2 (ja) | 液晶表示装置及び駆動制御回路 | |
| US7202845B2 (en) | Liquid crystal display device | |
| US7609277B2 (en) | Method and apparatus for spatial and temporal dithering | |
| US7209144B2 (en) | Image-display apparatus, image-display method, and image-display program | |
| KR20000070092A (ko) | 화소 룩업 테이블로서 보간 라인 버퍼를 사용하는 방법 및 장치 | |
| KR20020040642A (ko) | 의사계조를 표시하는 표시장치 및 이를 표시하는 표시방법 | |
| US6897981B2 (en) | Image half-tone processor and method thereof | |
| JPH0237479A (ja) | スターバーストプロセッサ | |
| KR950013341B1 (ko) | 표시장치의 구동방법 및 구동장치 | |
| JPH10301533A (ja) | ディスプレイ装置 | |
| KR100692094B1 (ko) | 디스플레이 장치 및 디스플레이 방법 | |
| JPH06138844A (ja) | 階調表示装置 | |
| US20040252129A1 (en) | Methods and apparatus for a variable depth display | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| KR100363169B1 (ko) | 영상 처리 시스템에 있어서 의사윤곽 보상장치 및 방법 | |
| KR100658349B1 (ko) | 디스플레이 장치 및 그 화상처리 방법 | |
| JPH11134488A (ja) | 階調共有データ生成装置、および、階調共有データ復元装置 | |
| JP4077738B2 (ja) | 映像処理回路、映像処理方法及び映像表示装置並びに映像表示方法 | |
| CN112349252A (zh) | 灰度调整电路及方法 | |
| JP2004088404A (ja) | 画像処理装置 | |
| JPH01134493A (ja) | 画像表示装置 | |
| JPH0385687A (ja) | 階調表示装置 | |
| JP2009047846A (ja) | 前処理回路 |