JPS619724A

JPS619724A - 図形表示装置

Info

Publication number: JPS619724A
Application number: JP60045011A
Authority: JP
Inventors: グリン・ノーミングトン; ロビン・チヤールズ・ベンテインク・スピード; グラハム・ヒユー・タトル
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1984-06-25
Filing date: 1985-03-08
Publication date: 1986-01-17
Also published as: EP0166044A1; DE3477284D1; US4764892A; CA1227873A; EP0166044B1; JPH0150950B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパイプライン・プロセッサを使用した図形表示
装置に関する。

〔従来技術〕

ヨーロッパ特許出願第８３３０７８９１８号、第８５５
０７８４４７号及び第８４３０１４９７６号に開示され
ている如き図形表示装置ではラスクＣＲＴ表示装置上に
表示する図形像はビット・パターンとしてディジタル・
リフレッシュ・メモリに記憶されている。ＣＲＴ表示装
置上の各絵素（ベル）はリフレッシュ・メモリ中の１個
以上のビットによって表わされている。ビット・パター
ンは専用ハードウェア及びマイクロプロセッサの制御に
よってリフレッシュ・バッファにロートサれる。この専
用ハードウェア及びマイクロプロセッサは第２の汎用マ
イクロプロセッサを介して図形の列を受取っている。

代表的には汎用マイクロプロセッサはＩｎｔｅ１８０８
８プロセツーサで構成され、専用マイクロプロセッサは
Ｉｎｔｅｌ　８０５１プロセツサによって構成されてい
る。両プロセッサはＲＡＭもしくはバッファを共有し、
専用プロセッサによって表示装置に受取られる図形の列
は共用メモリを介して専用プロセッサに通過され、必要
ならば専用ハードウェアと関連してビット・パターンに
変換され、リフレッシュ・バッファに記憶される。専用
プロセッサは高レベルの図形信号の列を受取って、これ
を図形プロセッサのだめの低レベルの列に変換するか、
低レベルの図形の列を受取ってそのまま図形プロセッサ
に送っている。

２つのプロセッサは生産者／消費者の関係の様に非同期
的に書込みを行っているが、２つのプロセッサ間の通信
は待ち行列もしくはパイプラインで行われている。汎用
プロセッサで行われる第１の処理は第２の処理よシも一
般にはるかに遅く、待ち行列は通常空である。１９８２
年アジンン・ウニズリ社刊の「対話型計算機図形」の第
１０章（特に第１０．１７図参照）は図形表示装置のた
めの２つのプロセッサのパイプライン構造を説明してい
る。

２つのプロセッサが一般に空であるパイプラインによっ
てリンクされている場合には、図形像もしくは絵の一部
が表示スクリーン上を移動する時にフリッカ（ちらつき
）を生ずる事がある。この様な像の移動の例は可動カー
ソルの使用もしくは表示対象物の大きさ、向きもしくは
位置の変更を含む。古い絵を表示面から除去し、絵の記
述を変更し新らしい記述を処理して表示装置に導入させ
るのに、どの様に古に絵を処理しなければなら々いかを
計算するのに若干の時間を要する。もし新らしい像を処
理する前に古い像が除去されるのであれば、スクリーン
は一つの絵の処理期間中及び記述を変更するのに必要と
される時間中はエコーを含まない。これは人の眼に知覚
出来て、フリッカを生ずる。

一つの解決系ｕ２つのリフレッシュ・バッファを使用し
、新らしい像を処理して、交互にこれ等のバッファに導
入し、新らしい像が完了すると、リフレッシュ・バッフ
ァ間でスイッチを行う方法である。この方法は明らかに
表示装置のコストを高くする。それは全リフレッシュ・
バッファ（おそらく寸法が６乃至４メガビツト）を重複
させる必要があり、又バッファのアクセスがやや複雑釦
なるからである。又ビデオ・リフレッシュ論理装置によ
って表示装置の任意の点で小さな像を合併する事も可能
である。これには余分のビデオ論理装置を必要とし、表
示出来る形状には制限がある。

上述のヨーロッパ特糾出願第８３３０７８９１８号はこ
の様な手段で十字カーソルを発生している。

〔発明が解決しようとする問題点〕

本発明の目的はスクリーン上の像が、その形状に制限な
く、安価な方法で、フリッカを生ずる事なく移動出来る
図形表示装置を与える事にある。

〔問題点を解決するための手段〕

本発明に従って、図形表示装置は入／出力装置が接続さ
れた端末制御装置、端末制御装置を制御　　　　　　゛
するために接続され、上位プロセッサから与えられる図
形像を規定する高レベル図形像の列を受取るデータ・プ
ロセッサ、共有メモリを介して上記データ・プロセッサ
から低レベルの図形の列を受取る様に接続され、上記図
形像を表わすビット・パターンの表示リフレッシュ・バ
ッファへのローデングを制御する図形プロセッサを組込
んだ表示制御論理装置によって上記端末制御論理装置に
接続された表示モニタ、及び上記リフレッシ卆・バッフ
ァの内容を読取って上記図形像を上記表示モニタ上に表
示する装置を含み、さらに上記データ・プ□ロセッサ、
共用メモリ及び図形プロセッサはパイプラインを構成し
ていて、該パイプラインは上記データ・プロセッサが各
高レベルの図形の列を処理して低レベルの図形の列にす
るのを完了する迄上記図形プロセッサの動作を阻止して
、上記データ・プロセッサによる高レベルの図形の列に
関連する処理が完了した後に上記図形プロセッサが上記
低レベルの図形の列の処理を行う様に適合された制御論
理装置によって制御される事を特徴とする。

スクリーン上の表示対象物を処理している間に、パイプ
ライン中の成る図形の列を一つのサイクルから次のサイ
クル迄繰返す事が出来る事を認める事によって性能はさ
らに増強されるであろう。図形の列を２回計算するので
な（、適切な位置迄パイプラインを後退させる事によっ
て全サイクル時間が減少される。

〔作　用〕

本発明に従い、汎用マイクロプロセッサ（低速）及び図
形マイクロプロセッサ（高速）はノくイブラインを構成
し、汎用マイクロプロセッサの高レベルの図形像列の処
理が完了してから図形マイクロプロセッサの低レベルの
図形像列の処理が行われるので、両マイクロプロセッサ
の処理時間には空きがなくなり、表示スクリーン上のフ
リッカ（ちらつき）が著しく減少される。

〔実施例〕

第２図を参照するに、図形表示装置は３つの主な部分、
即ち種々の入／出力及びメモリ装置が接続された端末制
御装置即ちシステム・ユニット１、該システム・ユニッ
ト１に接続された表示制御論理装置２及び表示制御論理
ユニット２に接続されたＣＲＴ表示モニタ６より成る。

システム・ユニット１は代表的にはＩｎｔｅｌ　８０８
８によって構成され、夫々データ及びアドレス・バスＤ
及びＡに接続されているマイクロプロセッサ４を含む。

バスには又マイクロプロセッサ４のための制御符号を含
む読取り専用メモＩＪ　（ＲＯ８）５、マイクロプロセ
ッサ４によって必要とされるデータ及び制御符号を含む
ランダム・アクセス・メモリ（ＲＡＭ）６、並びに種々
のアダプタ７乃至１１が含まれている。通信アダプタ７
は通信１）ンク１２によってシステム・ユニット１を上
位計算機（図示されず）と通信可能にするのに使用され
る。入／出力（Ｉｌｏ）アダプタ８はキイボード（Ｋ／
Ｂ）１３、マウス１４もしくはディジタル表（図示され
ず）の如きＩ１０装置をシステム・ユニット１に接続し
、操作者が装置と対話出来る様になっている。

論理装置及びバッファより成るインターフェイス・アダ
プタ９はシステム・ユニット１と図示されていない装置
に対する外部インターフェイスを与えている。代表的な
外部インターフェイスはＲ８２３２インターフエイス及
びＩ　ＥＥＥ４８８として知られていて、プロッタ等に
使用される。

並行印刷装置アダプタは印刷装置１５をシステム・ユニ
ット１に対して接続し、局所的な印刷能力を与えるもの
である。磁気ファイル・アダプタ１１は一つもしくはそ
れ以上の磁気ディスク・ファイル１６をシステム・ユニ
ット１に接続して、ＲＡＭ６によって与えられる以上の
データ記憶容量を与えるものである。

システム・ユニット１にはさらに種々の装置のだめの適
切なバッファ及びタイミングを与えるだめの、一般に知
られたアダプタを与える事が出来る。ＩＢＭパーソナル
計算機及びＩ　ＢＭ５２７　ＤＰＣは第２図を参照して
説明されたものと類似のシステム・ユニットを含んでい
るので、システム・ユニットもしくはその種々の部分の
詳細な説明は本発明の理解にとっては必要ではないであ
ろう。

データ及びアドレス・バスＤ及びＡに接続されたバッフ
ァ１７はシステム・ユニット１及び表示制御論理装置２
間で転送されるデータ及び指令のノくツファを与える。

バッファ１７は主にノくスＤ及びＡ中の電気信号の電圧
を上げて、との佃号をシステム・ユニット１及び論理装
置２を接続するケーブル上に転送させるものである。

第２図に示された如く、表示論理制御装置２はバッファ
１７、診断マイクロプロセッサ１９、パーソナル計算機
のカラー図形アダプタ（ＰＣＣＧＡ）エミュし・−夕２
０、図形アダプタ２１及び表示アダプタ２２に接続され
た内部データ及びアドレス・バス１８を含む。表示アダ
プタ２２はＣＲＴモニタ乙に英数字（、Ａ／Ｎ）データ
を与え、天、々線２３及び２４を介してエミュレータ２
０及びアダプタ２１から図形データを受取シ混合する。

Ａ／Ｎ表示アダプタ２２は夫々線２５及び２６を介して
合成赤、青及び緑ビデオ信号（Ｖ）及び同期信号（ＳＹ
ＮＣ）をＣＲＴモニタ乙に与える。

診断マイクロプロセッサ１９（代表的にはＩｎｔｅ１８
０５１マイクロプロセッサ）はシステム・ユニット１の
電源がオンになるか、オペレータが要求して、システム
・ユニット１及び表示論理制御装置２の自動診断テスト
を行いたい時にいつでも呼起される。本発明の理解にと
っては重要ではないので、この診断テストの詳細は本明
細書では説明されない。

エミュレータ２０はＩＢＭパーソナルのためのＩＢＭカ
ラー図形アダプタの機能をエミュレートする論理装置及
びデータ記憶装置より成る。これ等の機能の詳細はヨー
ロッパ特許出願第７１７２５号、第７６３３８号及び第
７３９１６号に説明されている。エミュレータ２０によ
って第２図の図形表示装置はオペレータにとってＣＧＡ
カードが装備されたＩＢＭパーソナル計算機が動作して
いるのと同じ様にみえる。Ａ／Ｎ表示アダプタ２２が図
形アダプタ２１から線２４上に受取った図形（及びカー
ノル）データをどの様に混合するかの詳細は上述のヨー
ロッパ特許出願第８４６０１４９７８号に説明されてい
る。

第１図は図形アダプタ２１の詳細を示している。

内部データ・バス及びアドレス・バス１８には共用メモ
リ２７が接続されていて、これはデータ・バス及びアド
レス・バスＤ、Ａ及び１８並びにバッファ１７を介して
第２図の汎用マイクロプロセッサ４及び代表的にはＩｎ
ｔｅｌ　８０５１マイクロプロセツサによって構成され
た図形マイクロプロセッサ２８によってアクセスされる
２０４８（２Ｋ）個の８ビツト・バイト迄を記憶出来る
。図形マイクロプロセッサ２８には制御符号を含む読取
り専用メモ！Ｊ　（ＲＯＳ　）　２９及び制御符号及び
図形マイクロプロセッサ２８によって処理さるべきデー
タを含むランダム・アクセス・メモリ（ＲＡＭ）３０が
接続されている。専用ハードウェア３１は共用メモリ２
７及び図形マイクロプロセッサ２８に接続されている。

ハードウェア６１は上述のヨーロッパ特許出願第８３３
０７８４４７号中に説明されている如く図形マイクロプ
ロセッサ２８に対する援助を与えるものであり、これに
よって図形マイクロプロセッサから成るタスクを解放し
、その性能を改良するものである。所望のビット・パタ
ーンは全点アドレス可能（ＡＰＡ）リフレッシュ・バッ
ファ３２の６つのカラ一平面にロードされる。ＡＰＡバ
ッファ６２はＣＲＴリフレッシュ論理装置（図示されず
）によって周期的にアドレスされ、適切なビット・パタ
ーンを並直列変換装置６６に与え、並直列変換装置３６
は赤、青及び緑の図形ビデオ信号及び十字信号を線２４
上に与える。上述のヨーロッパ特許出願第８６６ｏ７ｇ
９１ｓ号に説明された如く、ノ・−ドウエアロ１は線５
４によって十字信号の発生を制御している。

上述の如く、第２図の汎用、即ち主マイクロプロセッサ
４は遠い上位プロセッサから高レベルの図形の列を受取
り、これを低レベルの図形の列に変換し、共用メモリ２
７を介して図形マイクロプロセッサ２８に与える。汎用
マイクロプロセッサ４は一般に図形マイクロプロセッサ
２８よりも強力であるが、遂行すべきより多くのタスク
を有し、一般に２つのプロセッサ間の待ち行列もしくは
パイプラインを空にするものである。もし新らしい絵が
処理される前に古い像が除去されなければならず、絵も
しくは像の一部が変化されなければならない時にはフリ
ッカが生ずる。

第１図は汎用マイクロプロセッサ４が６５によって表わ
されている高レベルの絵の記述を受取って、これを６６
によって表わされた、図形マイクロプロセッサ２８のた
めの列になる様に処理し、フォーマット化するシステム
の構造を要約している。これ等の列（ｄ順次共用バッフ
ァ２７中にロードされ、図形マイクロプロセッサ２８に
よって解読される。マイクロプロセッサ２８の制御によ
って図形ハードウェア６１はＡＰＡリフレッシュ・バッ
ファ６２にセットされる点を発生する。

フォーマツタ５乙によってバッファ２７に畳込まれるデ
ータ・バイトをなす列は図形マイクロプロセッサ２Ｂに
命令を与えて、スクリーン上に線（ベクトル、弧）を描
き、次の線のだめの色を設定Ｌ、続＜ｍの点’４ＡＰＡ
リフレツンユ・バッファの内容と組合せるのに使用され
るプール関数等を選択する。２つの共用制御、即ち「次
に利用可能」及び「現在列」（符号ＣＵＲＲＥＮＴ　　
０ＲＤＢＲ）が存在する。次に利用可能制御はフォーマ
ツタ３６が次の列を書込むだめのバッファ２７の位置を
示す。現在列制御は現在、図形マイクロプロセッサ２８
が列を読取９つつあるバッファ２７中の位置を示す。図
形マイクロプロセッサ２８はもしこれ等の２つの制御が
同じ位置を示すならば、停止し、仕事を求めて待機する
。もしこれ等が異なるならば図形マイクロプロセッサは
なすべき仕事がある。

汎用マイクロセッサ４は次の如き種々のフォーマツタの
ステータス標識を記憶している。阻止（符号ＢＬＯＣＫ
）ステータスはバッファ２７中に記憶されたその後の列
を図形マイクロプロセッサ２８が処理するのを禁止され
ている時のセットされる条件を示している。記録ステッ
プはバッファ２７中の列が後に再使用される時にセット
される状態を示している。記録開始（符号ＲＥＣＯＲＤ
ＳＴＡＲＴ）はバッファ２７中の再使用さるべき最初の
列の位置を示す。記録長（符号ＲＥＣＯＲＤＬＥＮＧＴ
Ｈ）は再使用可能な列の長さを示している。記録使用可
能（符号ＲＥＣＯＲＤ　　ＡＶＡＩＬＡＢＬＥ’）は記
録された列が有効な時にセットされる条件である。次の
流れ図は絵を更新するだめの高レベル過程及びバッフｆ
２７をアクセスするのに使用される一組の低レベル過程
を示している。２つの特定の列が示され、即ち図形マイ
クロプロセッサが次の列をバッファの開始点から取出す
ＪＵＭＰ（開始）、及び図形マイクロプロセッサによっ
て無視されるＮｏ−０Ｐである。共用制御へのアクセス
を制御するのに、２つのマイクロプロセッサ間にインタ
ーロックが使用される。

これは一方のマイクロプロセッサが制御を更新している
間に一つのプロセッサが該制御を読取るのを阻止するの
に使用される。次の流れ図でこのインターロックが連続
的にオンに保持されているステップは次の様に互にかっ
こで結ばれている。

（１，ステップ（２ステップ６　ステップ（４ステップ（５ステップ（６ステップＺ　ステップ等〔高レベル過程の流れ図〕１　ユーザーの入力を待つ。

２　図形マイクロプロセッサをＢＬＯＣＫ（これによっ
て変更のための新らしい列が発生される迄、スクリーン
に対する変更は阻止される）。

６、最後の絵の変更のための列の記録が利用可能かにつ
いてチェック。

４　もし利用可能でなければステップ５にスキップする
。もし利用可能ならば、列をバッファにリプレイし、ス
テップ乙にスキップする。

５　高レベルの絵の記述を処理する事によって最後の絵
の変更に対する列を再発生する。

６　ユーザの入力に従って絵の記述を変更。

７　その後の列が記録される予定である事を記す。

８　変更された絵の記述を反映した列を発生し、図形マ
イクロプロセッサを排他的ＯＲモードで使用する様に指
図し、変更を表示装置に加え、その後それを除去するの
に同じ列のシーケンスが使用出来る様にする。

９　記録の終りを信号。

１０　図形マイクロプロセッサを解放（アンプロック）
しこの様にして図形マイクロプロセッサは表示装置に対
する変更を反映する事が可能になる。

１１　　ステップ１から繰返す。

次のセクションは使用される低レベル過程を示している
。各セクションの表題は高レベル過程中のどのステップ
がこれ等を使用するかを示している。

〔図形マイクロプロセッサをＢＬＯＣＫ（ステップ２）
〕１、図形マイクロプロセッサが現在の列を完了するのを
待つ。

（１１，バッファ中のＮＥＸＴ　　ＡＶＡＩＬＡＢＬＥ
（位置にＪＵＭＰ（開始）セット（これによつ（て図形
マイクロプロセッサは次のステップ１１ｊ（でセットさ
れる列を処理する様に強制される）。

（：＊ｒ、　　バッファの開始点にＪＵＭＰ（開始）列
を（セット（これによって図形マイクロプロセラ（サは
ループ動作が可能になる）。なんとなれ（ばこれはそれ
自身を指し示しているからである）。

（ｉｖ、’　　ＮＥＸＴ　　ＡｖＡＩＬＡＢＬＥをステ
ップ（１１！でセットされた列の終シを指示する様に変
（更する。

Ｖ’、ＢＬＯＣＫ条件をセット。

〔図形マイクロプロセッサを解放（ステップ１０）〕＋、ＢＬＯＣＫステータスをチェックし、もしセットさ
れていなければ次のステップにスキップ。

（１１，バッファの開始点のＪＵＭＰ（開始）列を（Ｎ
Ｃ）−ＯＰ列で置換える。

：ｉ：、ＢＬＯＣＫステータスをリセット。

［ＲＥＣＯＲＤ　Ｉ　ＮＧを開始（ステップ７）〕ｉ、
ＮＥＸＴ　　ＡＶＡＩＬＡＢＬＥからＲＥＣＯＲＤ　　
５ＴＡＲＴをセット。このＲＥＣＯＲＤ　　５ＴＡＲＴ
位置は最初の記録列が置かれる位置である。

ｎ、ＲＥＣＯＲＤＩＮＧ及びＲＥＣＯＲＤ　　ＡＶＡＩ
ＬＡＢＬＥステータスをセット。

〔ＲＥＣＯＲＤＩＮＧの終シ（ステップ９）〕：、　　
ＲＥＣＯＲＤ　　ＡＶＡＩＬＡＢＬＥをチェック。もし
セットされていなければ次のステップにスキップ。

ｉｉ、ＮＥＸＴ　　ＡＶＡＩ　ＬＡＢＬＢ（これは最後
に記録された列の終りである）とＲＥＣＯＲＤ　　５Ｔ
ＡＲＴ間の差としてＲＥＣＯＲＤＬ　Ｅ　Ｎ　Ｇ　Ｔ　
ＩＦＩを計算。

：：：、　　ＲＥ　ＣＯＲＤ　ｒ　Ｎ　ａステータスを
リセット。

〔バッファに列を書込む（ステップ８）〕１、ＮＥＸＴ
　　ＡＶＡＩＬＡＢＬＥ及びバッファの終り間のスペー
スヲチェック。

ｌｊ　　もし新しい列のための十分な余地があれば、ス
テップｖ１１１にスキップ。

１１１　　もしＢＬＯＣＫステータ、スならばＲＥＬＥ
ＡＳＥ　　ＧＲＡＰＨＩＣ８ＰＲＯＣＥＳＳＯＲを使用
して図形マイクロプロセッサを再開始。

Ｉｖ０図形マイクロプロセッサが現在の列のリストを完
了するのを待つ。

Ｖ、ＲＥＣＯＲＤ　　ＡＶＡＩＬＡＢＬＥをリセット（
リセットによい理由は、最初に記録されだ列（もし存在
すれば）に重ね書きする様にバッファの開始点に、新ら
しい列が書込まれているからである）。

（ｖ：、ＮＥＸＴ　　ＡＶＡＩ　ＬＡＢＬＥＫＪＵＭＰ
（（開始）列を挿入。

（（図形マイクロプロセッサはバッファの前部（から動
作を再開する）。

（ｖｉｉ、　バッファのＮＥＸＴ　　ＡＶＡＩＬＡＢＬ
Ｅ（位置に列を書込む。

（ｉｘ、ＮＥＸＴ　　ＡＶＡＩＬＡＢＬＥを列の終り（
に更新。

［ＲＥＣＯＲＤＩＮＧをリプレイ（ステップ４）〕１、
ＲＥＣＯＲＤ　　ＬＥＮＧＴＨバイトを求めるためＲＥ
ＣＯＲＤ　　５ＴＡＲＴから記録列をコピーしてバッフ
ァのＮＥＸＴ　　ＡＶＡＩＬＡＢＬＥ位置に書込む。

ｒ：、ＮＥＸＴ　　ＡＶＡＩＬＡ、ＯＩ、Ｅをコピーさ
れた列の終シにセット。

ｒｉ、ＲＥＣＯＲＤ　　ＡＶＡＩ　ＬＡＢＬＥをリセッ
ト上述のプロセスを要約すると、汎用（主）マイクロプロ
セッサ４が関連する高レベルの列の処理を完了する迄、
図形マイクロプロセッサ２８は汎用マイクロプロセッサ
から与えられる１乃至複数の列の処理が阻止される。こ
れによって図形マイクロプロセッサによる低レベルの列
の処理の断片化が避けられる。さらに共用バッファ中に
すでに存在する値もしくは列の再計算を避けるによって
、汎用マイクロプロセッサの性能が改良される。これに
よって対称物がスクリーンを横切って移動される時に生
じていたフリッカが著しく減少される。

例えば対称物が３つの連続する位置を移動しつつあるも
のと仮定する。本発明を使用しない場合には、最初のサ
イクルの終シには待ち行列もしくはパイプラインは次の
ものを含んでいる。

位置１にＸｏＲｌ位置２にＸＯＲ第２のサイクルの終りには次のものを含んでいる。

位置２にＸＯＲ，位置６にＸＯ’Ｒ位置２の列ＸＯＲは２回計算される事になる。

即ち最初は位置２を表示し、２回目は位置を消去し、バ
ックグランドをその初期条件に回復する。

待ち行夕ＩＪ（ハイプライン）はすでに第２サイクルの
開始時に必要な列を含んでいる事を認識し、パイプライ
ンを再計算するのでなくこれを系列の出発点に後退させ
る事によって、長い再計算が避けられ、全サイクル時間
が著しく減少される。阻止機構を使用する事によって作
図列（古い形状を除去し、新らしい形状を描く）は汎用
マイクロプロセッサの速度（遅い）でなく図形マイクロ
プロセッサの速度（速い）で一つの短かいバースト中に
処理される。この動作は人間の眼にはほとんど知覚され
なくなり、よシ滑らかな運動が与えられ、フリッカが生
じなくなる。待ち行列は有限の寸法のものであり、形状
がかなり複雑であっても充満させる事が出来る。しかし
ながら、上述の如く遅い処理によってではなく、阻止さ
れたパイプラインによって発生した条件を検出し、阻止
を解放して待ち行列中にスペースを形成するのは容易で
ある。この場合、若干のフリッカが現われるが、これは
それほどわずられしいものではない。それは形状が間に
空白の期間を置いて急速に消滅して現われるのでなく、
徐々に消えて新らしい位置に現われるからである。

上述のパイプライン化されたマイクロプロセッサの制御
は第１図にパイプライン制御論理ブロック６７で表わさ
れている。これはマイクロコードもしくはハード結線論
理装置によって具体化される。詳細なマイクロプログラ
ムの説明はなされないが、それはマイクロプログラムが
使用される特定のマイクロプロセッサに依存するからで
ある。

しかしながら、この分野の専門家にとっては上述の流れ
図に従って必要な制御コードを発生する事は容易であろ
う。論理装置６７がコードによって構成されるならば、
この事は通常ブロック４及びフォーマツタ６６内に示さ
れる。同様に通常の論理装置設計者にとっては、パイプ
ライン制御装置６７を構成するのに適切なノ・−ド結線
論理装置を設計するのは容易であろう。

〔発明の効果〕

本発明に従い、スクリーン上の像が、その形状に制限な
く、安価に、フリッカを生ずる事なく移動もしくは変更
出来る図形表示装置が与えられる。

【図面の簡単な説明】

第１図は２つのマイクロプロセッサが本発明のパイプラ
インとして動作する方法を示したシステム構造図である
。第２図は図形表示装置の主要部分を示したブロック図
である。第６図は本発明に関連のある、図形表示装置の
部分を示しだブロック図である。１・・・・システム・ユニット、２・・・・表示制御論
理装置、３・・・・ＣＲＴ表示モニタ、４・・・・汎用
マイクロプロセッサ、２１・・・・図形アダプタ、２７
・・・・メモリ、２８・・・・図形プロセッサ、６１・
・・・図形ハードウェア、５２　・・・ＡＰＡバッファ
、３５・・・・高レベルの絵の記述、６６・・・・フォ
ーマツタ。出願人インターナショ＋／イビジネス・マシーンズ・コ
ーポレーション汎用マイクロブ■セヅザ表示ａ量へ第１図第３図

Claims

【特許請求の範囲】入／出力装置が接続され、データ・プロセッサを含み、
上位プロセッサから図形像を画定する高レベルの図形像
列を受取る端末制御装置と、表示制御論理装置によって
上記端末制御装置に接続された表示モニタと、上記表示制御論理装置に含まれ、共用メモリを介して上
記データ・プロセッサから低レベルの図形像列を受取り
、上記図形像を表わすビット・パターンの表示リフレッ
シュ・バッファへのローデングを制御する様に接続され
た図形プロセッサと、上記表示リフレッシュ・バッファ
の内容を読取り、上記図形像を上記表示モニタに表示す
る装置を含む図形表示装置において、上記データ・プロセッサ、共用メモリ及び図形プロセッ
サはパイプラインを構成し、該パイプラインは上記デー
タ・プロセッサが各高レベルの図形像列を低レベルの図
形像列の完全な系列にする処理を完了する迄上記図形プ
ロセッサの動作を阻止し、上記データ・プロセッサによ
って関連する高レベルの図形像の列の処理が完了した後
に上記図形プロセッサが上記低レベルの図形像の列の系
列の処理を可能にする様に適合された制御論理装置によ
って制御される事を特徴とする図形表示装置。