KR890000100B1 - 제어 레지스터 처리방식 - Google Patents

제어 레지스터 처리방식 Download PDF

Info

Publication number
KR890000100B1
KR890000100B1 KR1019830002921A KR830002921A KR890000100B1 KR 890000100 B1 KR890000100 B1 KR 890000100B1 KR 1019830002921 A KR1019830002921 A KR 1019830002921A KR 830002921 A KR830002921 A KR 830002921A KR 890000100 B1 KR890000100 B1 KR 890000100B1
Authority
KR
South Korea
Prior art keywords
registers
register
instruction
control register
control
Prior art date
Application number
KR1019830002921A
Other languages
English (en)
Inventor
도시오 마쓰모도
모또가즈 가또오
기요스미 사또오
요시히로 미즈시마
가쓰미 오오니시
Original Assignee
후지쑤 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쑤 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쑤 가부시끼가이샤
Application granted granted Critical
Publication of KR890000100B1 publication Critical patent/KR890000100B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

제어 레지스터 처리방식
제1도는 본 발명의 한가지 실시예에 의한 기본 구성예를 예시한 블록선도.
제2도는 퍼엄웨어의 상세도.
제3도는 퍼엄웨어 처리를 나타내는 흐름도.
제4도는 LCTL과 STCTL명령을 설명하기 위한 선도.
본 발명은 데이타 처리장치에 있어서의 제어 레지스터 방식에 관한 것으로서 특히 제어 레지스터를 새로이 정의하거나, 특수목적으로 사용되는 것으로 정의된 제어 레지스터를 기타 다른 목적에 사용할 경우에 있어서, 하드웨어상의 설치 조건에 관계없이 메모리상에 미들 제어 레지스터를 실현함으로써 이들 제어 레지스토를 실제로 설치했을 경우와 마찬가지로 제어 레지스터 동작을 실행하는 제어 레지스터 방식에 관한 것이다.
특히 상기 하드웨어상의 설치 조건이란 제어 레지스터 모두가 유효 레지스터로써 정의되어 있는 것이 아니고 미정의의 레지스터도 있기 때문에 당초 설계되어진 어떤 모델에 있어서는 하드웨어의 물량상의 제한으로 인하여 레지스터만 설치하는 것을 말한다.
예를들면 IBM 시스템 307의 구조에 기초하여서된 어떤 구조의 중앙처리장치는 1개당 32비트로 구성된 제어 레지스터 16개를 지정할 능력을 가지고 있다.
이들의 레지스터는 제어 레지스터 로드 명령 LCTL(load control) 및 제어 레지스터 저장 명령 STCTL(store control)에 의하여 변경, 참조가 가능하다.
다만 16개의 제어 레지스터 모두가 유효 레지스터이지만, 정의 되어져 있는 것은 아니고 미정의의 레지스터도 있기 때문에 당초 설계된 어떤 모델에 있어서는 하드웨어의 물량상의 제한으로 인하여 정의된 레지스터만 설치되어어져 있는 것이다. 이들의 모델에서는 미설치 제어 레지스터에 상기 LCTL 명령인 값을 써넣으면 마치 그 레지스터가 존재하고 있는 듯이 명령을 정상으로 종료하고, 상기 STCTL 명령으로 이러한 미설치 제어 레지스터가 값을 독출하여 써넣어진 값이 아닌 "0"데이타가 얻어져서 명령은 정상으로 종료하지만, 미정의의 레지스터이므로 "0"데이타가 얻어지더라도 기능상 특별한 문제가 일어나지 않는다. 또 미정의 이기는 하지만, 이미 설치된 제어 레지스터가 있다고 한다면 그 레지스터는 모델 고유의 목적으로 사용가능하다. 예를들면 인터럽트(Interrupt)를 제어하는 마스크로서 사용될 수 있다. 이들 레지스터의 각 비트는 작동시에 생기는 상태를 지시하거나 어떤 기능을 얻기 위한 특수한 데이타를 제공하는 등의 목적으로 사용된다. 그리고 부가적으로 각 레지스터의 기능을 표 1에 나타내었다.
[표 1]
Figure kpo00001
Figure kpo00002
Figure kpo00003
이상과 같이 제어 레지스터 각 비트는 각종기능 기구를 제어하기 위하여 정의되어져 있다. 예를들면 CR0, CR2에 표시되어 있는 바와 같이 인터럽트의 서브 클라스. 마스크이며, 또 CR1에 표시되어 있는 바와같이 동적 어드레스 번환을 위한 테이블의 길이, 기점을 유지하는 레지스터이기도 하다. 상세히는 IBM 시스템 370 동작원리(GA22-7000-9)를 참조할것.
그런데 구조에 신기능이 추가되어 미정의이었던 제어 레지스터가 있는 상태로 유지하기 위한 레지스터로서 정의되면 일반적으로 호환성을 유지하기 위하여서는 제어 레지스터가 설치되지 않은 경우는 새로이 제어 레지스터를 설치하거나, 또 제어 레지스터가 설치되어 있으나 이미 모델 고유의 목적으로 사용하고 있는 경우에는 별도의 제어 레지스터를 설치하지 않으면 안된다. 그러나 원래 하드웨어의 물량상의 제한으로 인하여 제어 레지스터를 설치할수 없으므로 하드웨어를 개조한다는 것은 비현실적으로서 바람직하지 믓하다.
그러나 고유한 형태를 지닌 고유의 모델은 당초 정의되었던 기능에 필요한 레지스터만을 설치하고 있으며, 여기서 당초 정의되었던 기능이란 표1에서 VM 보조기구(*1를 표시하였음) 및 오차 어드레스 공간기구(*2를 표시하였음)를 제거하는 제어 레지스터가 정의되어 하드웨어상에 레지스터로서 설치되어져 있는것을 말한다. 이러한 이유로 기능확장 또는 다른 형태의 시스템과의 호환성이 요구될때 하드웨어는 예를들면 추가 레지스터에 함축하고 있는 각각의 요구를 수정시켜야만 한다. 그러나 하드웨어의 수정은 경제적인 문제가 있다.
더우기 위에서 설명한 바와 같이 이미 정의된 레지스터가 어떤 경우에는 다른 목적에 사용되도록 요구되어진다. 예로써 어떤 시스템에서 어떤 목적으로 사용되는 어떤 제어 레지스터가 다른 시스템의 어떤 목적으로 사용되는 경우에 있어서, 전자 시스템이 후자의 시스템과의 호환성이 있어야 할 때는 필요에 따라 두가지 상이한 목적을 위하여 다른 방법으로 한개의 레지스터를 사용해야 한다. 여기서 전자의 시스템이 후자의 시스템과의 호환성을 유지한다함은 당초 정의된 제어 레지스터의 기능과 CR3의 확장채널. 마스크 기능을 갖는 시스템(전자)에 대하여 2차 어드레스 공간기구를 갖는 시스템(후자)로는 CR3의 정의가 다르지만, 전자시스템에 다른 실치가 되어져 있는 CR3의 확장 채널. 마스크는 하드웨어상의 레지스터로서 남기고, 후자 시스템과의 호환성을 유지하게되어져 있지 아니하는 제어 레지스터를 메모리상에 두고, 이들에 대하여 읽어내기, 써넣기를 가능하게 하면 후자의 시스템의 호환성을 유지하는 것이 가능하다. 다만 후자의 시스템에서 확장채널. 마스크의 읽어내기. 써넣기의 필요성이 있는 경우에는 제어 레지스터 읽어내기, 써넣기 명령을 사용하는 것이 아니라 전용의 읽어내기, 써넣기 명령을 하는 것이다. 이러한 문제는 하드웨어에 관한 문제로서 아직 해결되지 못하고 있다. ·
본 발명의 목적은 위에 나온 이런 문제점을 해결함에 있는데 이러한 목적으로 본 발명은 메모리상에 제어 레지스터를 우선 정의한다. 또한 제어 레지스터에 관한 LOAD 명령(이하 LCTL 명령이라함)을 검출하여 특별한 명령 실행 루우틴(routine)을 호출한다. 명령 실행루우틴에 있어서는 로우드되어 있는 내용을 하드웨어 및 메모리
상의 지정된 제어 레지스터에 써넣는다.
그러나 제어 레지스터를 상이한 두가지 목적으로 동시에 사용할 경우에는 하드웨어의 제어 레지스터에 내용을 써넣을 수 없다. 해당 레지스터안으로 써넣을 필요가 있을 경우에는 이러한 조작은 LCTL 명령에 의한 것이 아닌 기타 다른 명령에 의하여 실행된다. 제어 레지스터에 관한 STORE 명령(이하 STCTL 이라함)을 검출할 경우에도 LCTL 명령을 검출할 경우와 마찬가지로 명령실행 루우틴을 호출한다. 명령 실행루우틴에서는 지정된 제어 레지스터의 내용을 메모리로부더 독출한후, 지정된 메모리 영역속에 써넣는다. 이때에 하드웨어의 제어 레지스터로부터는 데이타를 독출하지 아니한다.
본 발명을 첨부된 도면에 따라 상술한다.
제1도는 본 발명의 실시예의 기본 구성예이다.
이 도면에서 (1)는 중앙처리장치(CPU)내의 명령 제어부(I) 유니트, (2)는 명령 레지스터, (3)은 LCTL 명령과 STCTL 명령을 검출하는 디코우더, (4)는 인터럽트(interrupt) 발생회로, (5)는 특별한 명령 실행 루우틴 퍼엄웨어(firmware)(FW), (6
)은 CPU 속에 설치된 제어 레지스터(CR)(7)은 메모리상에 정의된 제어 레지스터(WCR),(8)은 메모리(MS)이다. CPU는 I 유니트의 제어를 받아 동작을 실행하는 E(실행) 유니트와 I 유니트, E 유니트 및 MS 사이의 인터페이스(interface)를 제어하는 S 유니트로 되어있다. 이들은 공지의 콤퓨터 시스템에서 사용된 것들과 대체될 수 있으므로 본 발명에서는 중요하지 아니하다. 따라서 본 명세서에서는 설명하지 않는다.
일반적으로 명령된 동작 코우드 필드(OP), 레지스터 지징필드(RR) 및 메모리 어드레스를 지정하기 위한필드(MA) 등으로 되어 있다.
또한 제어 레지스터에 관한 명령으로는 LCTL 명령과 STCTL 멍령이 있다. LCTL는 명령의 MA 필드에 의하여 지정된 메모리 어드레스의 내용을 RR 필드에 의하여 지정된 제어 레지스터에 로우드 시키는 명령인 반면, STCTL은 그 반대로 RR 필드에 의하여 지정된 제어 레지스터의 내용을 MA 필드에 의하여 지정된 메모리 어드레스에다 기억시키는 명령이다. 이 명령을 제4도를 참조하여 더 구체적으로 설명한다. 여기서 비트 0-7은 오퍼랜드, 비트 8-11은 R1필드, 비트 12-15는 R3필드, 비트 16-31은 제2오퍼랜드, 어드레스를 나타낸다.
제4도(a)는 LCTL 명령을 설명하기 위한 것으로서 필드에서 지정된 제어 레지스터로부터 시작되고 R3필드에서 지정된 제어 레지스터에서 끝나는 일련의 제어 레지스터가 제2오퍼랜드, 어드레스에 의하여 지정된 기억위치로부터 코드된다. 제어 레지스터의 내용을 입수하는 기억 영역은 제2오퍼랜드, 어드레스에 의하여 지정된 기억위치 및 지정된 제어 레지스터의 수와 같은 수의 기억 위드로서 성립된다. 제어 레지스터에의 정보 코드는 R1필드로부터 시작하여 R3필드에서 지정된 제어 레지스터에 이르기까지 레지스터의 순서에 따라 행해진다. 제어 레지스터의 15의 다음은 제어 레지스터 0이다.
제4도(b)는 STCTL 명령을 설명하기 위한 것으로서 R1필드에서 지정된 제어 레지스터에서 시작되고 R3필드에서 지정된 제어 레지스터에서 끝나는 일련의 제어 레지스터가 제2오퍼랜드, 어드레스에 의하여 지정된 기억 위치에 저장된다. 제어 레지스터의 내용이 놓이는 기억 영역은 제2오퍼랜드, 어드레스에 의하여 지정된 기억 위치에서 시작하여 지정된 제어 레지스터의 수와 같은 수의 기억 워드만 계속된다. 제어 레지스터의 내용은 R1필드에서 시작하여 R3필드에서 지정된 제어 레지스터에 이르기까지 레지스터의 순서에 따라 저장된다. 제어 레지스터 15의 다음은 제어 레지스터 0이다. 이상의 상태에 따라 명령이 실행되지만, 종래방식에 의한 STCTL 명령으로는 설치되어져 있지 않은 제어 레지스터에 대하여는 "0"데이타가 저장되고 LCTL 명령에서 로우드되었던 정보가 유지되지 아니한다. 따라서 신기능 제어 레지스터에 추가한 다른 시스템과의 호환성이 유지되지 아니한다.
본 방식은 하드웨어에 설치된 제어 레지스터(이하 실(實)제어 레지스터하고 한다)에 1대 1대 응하여 메모리 상에 구성된 제어 레지스터(이하 가상 제어 레지스터라고 함)와 하드웨어는 설치되지 않으나 메모리상에 구성되는 가상 제어 레지스터가 있고 제어 레지스터 데이타 명령, 제어 레지스터 저장 명령 검출수단, 제어 레지스터 로우드 명령에 응답하고, 실제어 레지스터와 가상 제어 레지스터와 동일의 내용을 써넣은 수단과 제어 레지스터 저장 명령에 응답하며, 가상 레지스터에서만이 읽어내기를 행한 수단을 갖는 것을 특징으로 하며 하드웨어의 실제어 레지스터를 설치함이 없이 제어 레지스터의 정보가 유지 가능하게 된다. 이들 LCTL 및 STCTL 명령외에도 제어 레지스터에 대해서만 인용을 하고 값에 따라 지정된 처리를 실행하는 명령과 CPU 내의 일반적인 목적의 레지스터(도시되지 않음)와 제어 레지스터 사이에서 데이타를 받거나 보내는 명령이 있다.
프로그램 실행 모우드에는 하드웨어와 마이크로 프로그램에 의해 일반적인 명령이 직접 실행되는 OS 모우드와, 이들 하드웨어나 마이크로 프로그램에 의해 실행될 수 없는 특수한 명령이 일반적인 명령의 조합에 의해 형성된 루우틴에 의해 실행되는 퍼엄웨어 모우드가 있다. 이러한 LCTL, STCTL 명령은 OS 모우드로 실행될 수 있는 일반적인 명령이지만 본 발명에서는 퍼엄웨어 모우드에 의하여 실행이 된다.
제2도는 제1도에 예시된 퍼엄웨어(5)의 내부구조이다. LCTL 명령과 STCTL명령에 의한 처리예에 관하여 설명한다. I 유니트의 디코우더(3)가 OS 모우드하에서 LCTL 명령을 검출하면 이 명령은 실행되지 않고 인더럽트 발생회로(4)에 의하여 퍼엄웨어(5)에 대한 인터럽트가 발생된다.
이때 인더럽트 발생회로(4)에서는 프로그램 상태어(PSW) 및 인터럽트의 원인을 나타내는 인터럽트 코우드와 같은 데이타가 퍼엄웨어(FW) 영역(51)에 기억됨으로써 상기 루우틴 5(제3도참조)의 실행후에 초기처리가 계속되고 OS 모우드는 퍼엄웨어 모우드(이후 FW 모우드라함)로 변경된다. 퍼엄웨어(5)에서의 인더럽트 분석처리단계(52)에서 인터럽트가 분석되어 인터럽트가 LCTL 명령에 의하여 발생됨을 확인후에 LCTL 명령을 실행한다. 우선 퍼어웨어는 상기 LCTL 명령과 동일한 LCTL 명령을 발생한다. 이렇케 되면 ① 로우드되어 있는 내용은 하드웨어에 있는 CRO-CR15사이의 지정된 레지스터내에 기록된다. 여기에서 하드웨어에 있지 않는 제어 레지스터가 지정되면, 물론 레지스터에 대한 기입은 이루어지지 않지만 명령 그 자체는 정상적으로 실행이 된다. 그러나 ③ 두가지 목적을 위해 동시에 사용될 필요가 있는 제어 레지스터가 지정된다면 이 레지스터에 로우드하는 것은 하드웨어의 레지스터에 의하여 기존 기능이 커버되기 때문에 금지된다.
이 레지스터에 내용이 로우드될 필요가 있을때, 다른 명령, 예를들면 메모리로부터 일반 목적의 레지스터로의 로우드 명령 또는 일반 목적의 레지스터로부터 제어 레지스터로의 쓰기 명령등에 의하여 교대로 로우드가 된다.
그 다음에 ② ③-LCTL 명령의 MA 필드에 의하여 지정된 어드레스의 내용은 MOVE 명령에 의하여 메모리상에 정의된 제어 레지스터 WCR0-VCR15사이에서 지정된 레지스터에 기록이 되고 명령의 실행이 완료된다. 이렇케 됨으로써 CR과 WCR의 내용은 위에서 설명한 특수한 제어 레지스터와 하드웨어에 있지않는 레지스터를 제외하고는 동일하케 된다.
더우기 연속적 처리와 동작 모우드가 FW 모우드(제3도참조)로부터 OS 모우드로 복귀하기 위하여 인터럽트에 의하여 기억된 PSW 는 영역(51)에서부터 독출된다. LCTL 명령의 경우처럼 I 유니트의 디코우더(3)가 STCTL 명령을 검출하면 퍼엄웨어(5)에서 인터럽트가 발생되고 동작 모우드는 OS 모우드에서 FW 모우드로 변경된다. STCTL 명령 실행 루우틴에 있어서, 4 MOVE 명령에 의하여 메모리 상에 지정된 레지스터(7)와 WCR0-WCR15사이에서 지정된 레지스터의 내용과 그 다음 실행에서 독출된 내용은 STCTL 명령의 오퍼랜드 필드(operand field) 내에서 지정된 어드레스 기록됨으로써 명령의 실행은 종료된다. 이때, 이전의 내용이 WCR0-WCR15에 기억되기 때문에 하드웨어의 레지스터로부터 데이타를 독출할 필요가 없다.
더우기 인터럽트에 의하여 기억된 PSW는 영역(51)에서 독출되고 동작 모우드는 FW 모우드로부터 OS 모우드로 변경되고, STCTL 명령후에 계속되는 명령이 호출됨으로써 처리는 계속된다. 제3도는 퍼엄웨어 동작을 나타내는 흐름도이다. 우선 ⓐ OS 모우드에 있는 각 명령은 명령 코우드가 LCTL인지 STCTL인지를 체크한다. 만일 LCTL 명령과 STCTL 명령이 아니라면, ⓑ하드웨어에 의하여 처리가 된다(마이크로 명령에 의한 처리도 포함됨) ⓒ LCTL/STCTL 중의 하나라면 퍼엄웨어에 대한 인터럽트가 시작된다. 이들 동작은 하드웨어나 마이크로 프로그램에 의하여 실행되어진다. 퍼엄웨어가 시동되면 우선 ⓓPSW의 세이브(save)에 필요한 처리와 개입이 실행되고, ⓔLCTL 또는 STCTL이 식별된다. ⓕ LCTL 명령인 경우에는 지정된 레지스터가 새로이 정의된 것인지(NEW) 또는 기타 다른 목적으로 사용될 것인지(ALTERNATE)를 체크한다. 세이브된 PSW는 특수한 제어 레지스터를 참조하여 판정이 이루어진다. ⓖ지정된 레지스터가 새로이 정의되면 이 레지스터에 대한 LCTL 명령은 여기에서 실행이 된다. 이 명령이 퍼엄웨어 모우드하에서 검출되면 즉시 실행이 된다. 이러한 기능은 원래 하드웨어에 부여되어 있다.
하드웨어상에 레지스터를 로우드하는 것은 LCTL 명령 실행에 의하여 종료된다. 계속해서 ⓗ메모리상에 설치된 WCR에 대하여 로우드가 이루어진다. ⓕ단계에서, 지정된 기존 레지스터를 다른 목적에 사용할 수 있고 처리는 ⓝ단계로 계속하여 가는데 ⓖ단게를 뛰어 넘는다. 또한 ⓔ단계에서의 명령이 STCTL 명령이면 ⓘWCR로부터 오는 MOVE 명령을 이용하여 데이타를 기억시킨다.
위에서 설명한 바와같이 전체수가 16개인 가상 레지스터를 WCR에 대하여 구성함으로써 실제의 레지스터가 존재할 경우라도 두개의 레지스터에 대하여 동일한 내용을 로우드 할수 있다. 따라서 레지스터수를 체크함으로써 실제의 레지스터수와 가상 레지스터수를 그 이상 더 구별할 필요가 없기 때문에 쉽사리 제어를 실현할 수 있는 것이다.

Claims (2)

  1. 제어 레지스터 처리방식에 있어서, 처리장치에 있어서 메모리상에 설치되어 있는 실 레지스터는 가장 레지스터와 1 : 1 대응하고 있는 것들과 대응하지 않는 것들로 구성함과, 레지스터에 대한 로우드 명령 또는 기억 명령을 검출하는 수단과 로우드 명령의 검출에 응답하는 실 레지스터와 가상 레지스터등 두 레지스터 모두 동일한 내용을 써넣는 수단과 저장 명령의 검출에 응답하는 상기 가상 레지스터로부터만 독출을 하는수단으로 구성함을 특징으로 하는 제어 레지스터 처리방식.
  2. 제어 레지스터 처리방식에 있어서, 처리장치에 있어서 레지스터 지정 데이타에 의하여 지정될 수 있는 것보다 작은 수의 실 레지스터를 구성하고 지정되는 것과 동일한 수의 가상 레지스터를 메모리에 구성하며, 특수한 명령에 대한 레지스터 지정 데이타의 값고 무관하게 실 레지스터와 가상 레지스터에 대하여 동일한 처리를 실행하며, 다른 특수한 명령에 대하여 가상 레지스터에 대해서만 처리가 실행되도록한 제어、레지스터 처리방식.
KR1019830002921A 1982-06-30 1983-06-28 제어 레지스터 처리방식 KR890000100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57-113470 1982-06-30
JP57113470A JPS593642A (ja) 1982-06-30 1982-06-30 制御レジスタ処理方式

Publications (1)

Publication Number Publication Date
KR890000100B1 true KR890000100B1 (ko) 1989-03-07

Family

ID=14613061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002921A KR890000100B1 (ko) 1982-06-30 1983-06-28 제어 레지스터 처리방식

Country Status (9)

Country Link
US (1) US4623962A (ko)
EP (1) EP0098172B1 (ko)
JP (1) JPS593642A (ko)
KR (1) KR890000100B1 (ko)
AU (1) AU546572B2 (ko)
BR (1) BR8303527A (ko)
CA (1) CA1200319A (ko)
DE (1) DE3379848D1 (ko)
ES (1) ES523751A0 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960652A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd デ−タ処理装置
US5140687A (en) * 1985-10-22 1992-08-18 Texas Instruments Incorporated Data processing apparatus with self-emulation capability
US5249266A (en) * 1985-10-22 1993-09-28 Texas Instruments Incorporated Data processing apparatus with self-emulation capability
US5293631A (en) * 1991-08-06 1994-03-08 Hewlett-Packard Company Analysis and optimization of array variables in compiler for instruction level parallel processor
US5666556A (en) * 1993-12-30 1997-09-09 Intel Corporation Method and apparatus for redirecting register access requests wherein the register set is separate from a central processing unit
US5758117A (en) * 1995-12-14 1998-05-26 International Business Machines Corporation Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor
US6298435B1 (en) * 1996-04-16 2001-10-02 International Business Machines Corporation Methods and apparatus for exploiting virtual buffers to increase instruction parallelism in a pipelined processor
US6003126A (en) * 1997-07-01 1999-12-14 International Business Machines Special instruction register including allocation field utilized for temporary designation of physical registers as general registers
GB2460280A (en) * 2008-05-23 2009-11-25 Advanced Risc Mach Ltd Using a memory-abort register in the emulation of memory access operations
US9229745B2 (en) 2012-09-12 2016-01-05 International Business Machines Corporation Identifying load-hit-store conflicts
US10901738B2 (en) * 2017-11-14 2021-01-26 International Business Machines Corporation Bulk store and load operations of configuration state registers
US10592164B2 (en) 2017-11-14 2020-03-17 International Business Machines Corporation Portions of configuration state registers in-memory
US10761983B2 (en) * 2017-11-14 2020-09-01 International Business Machines Corporation Memory based configuration state registers
CN116226021B (zh) * 2023-05-06 2023-07-25 摩尔线程智能科技(北京)有限责任公司 数据收发方法、装置以及图形处理器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4351024A (en) * 1975-04-21 1982-09-21 Honeywell Information Systems Inc. Switch system base mechanism
JPS5439539A (en) * 1977-09-05 1979-03-27 Hitachi Ltd Data processor

Also Published As

Publication number Publication date
JPH0517577B2 (ko) 1993-03-09
DE3379848D1 (en) 1989-06-15
EP0098172B1 (en) 1989-05-10
ES8405176A1 (es) 1984-05-16
US4623962A (en) 1986-11-18
ES523751A0 (es) 1984-05-16
EP0098172A3 (en) 1985-10-09
AU546572B2 (en) 1985-09-05
EP0098172A2 (en) 1984-01-11
CA1200319A (en) 1986-02-04
JPS593642A (ja) 1984-01-10
AU1640983A (en) 1984-01-05
BR8303527A (pt) 1984-02-07

Similar Documents

Publication Publication Date Title
US4434464A (en) Memory protection system for effecting alteration of protection information without intervention of control program
KR890000100B1 (ko) 제어 레지스터 처리방식
US5832513A (en) Detecting significant file system alterations during execution of a storage media software utility
US6779132B2 (en) Preserving dump capability after a fault-on-fault or related type failure in a fault tolerant computer system
JPH0114611B2 (ko)
US5325496A (en) Selectable pointer validation in a computer system
JPH0883193A (ja) インサーキットエミュレータ
US6697971B1 (en) System and method for detecting attempts to access data residing outside of allocated memory
US6697959B2 (en) Fault handling in a data processing system utilizing a fault vector pointer table
CN111857839B (zh) 一种基于Linux的PXI/PXIe总线设备驱动系统
KR100791815B1 (ko) 컴퓨터 시스템 및 컴퓨터 시스템에서 인스트럭션을 실행하는 방법
US6687845B2 (en) Fault vector pointer table
US20010049794A1 (en) Write protection software for programmable chip
JP3130798B2 (ja) バス転送装置
JP2664168B2 (ja) 情報処理装置の起動方法
JPS6252334B2 (ko)
EP0655686A1 (en) Retry control method and device for control processor
JP2005327175A (ja) インサーキットエミュレータ装置およびスタックアクセス異常検知方法
JPH0258648B2 (ko)
JPS6158049A (ja) エラ−検出方式
JPH03168845A (ja) 命令実行制御方式
JPH04242455A (ja) プロセッサ間通信トレース回路
JPS6227421B2 (ko)
JPH05265799A (ja) データ処理装置
JPH05216718A (ja) デバッグ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960306

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee