JPH03230216A - 記憶デバイスへの処理データの書込処理方式 - Google Patents

記憶デバイスへの処理データの書込処理方式

Info

Publication number
JPH03230216A
JPH03230216A JP2026278A JP2627890A JPH03230216A JP H03230216 A JPH03230216 A JP H03230216A JP 2026278 A JP2026278 A JP 2026278A JP 2627890 A JP2627890 A JP 2627890A JP H03230216 A JPH03230216 A JP H03230216A
Authority
JP
Japan
Prior art keywords
data
storage device
transfer
processing
processing data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2026278A
Other languages
English (en)
Inventor
Kotaro Okazaki
耕太郎 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2026278A priority Critical patent/JPH03230216A/ja
Publication of JPH03230216A publication Critical patent/JPH03230216A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要] プロセツサモジュールの処理データを記憶デバイスに書
き込むための書込処理方式に関し、処理データの正確な
書込処理を保証することを目的とし、 プロセッサモジュールと、プロセッサモジュールの処理
データを書き込む記憶デバイスと、プロセッサモジュー
ルと記憶デバイスとの間のデータ転送の中継処理を実行
するアダプタとからなるデータ処理システムにおいて、
アダプタが、プロセンサモジュールから転送されてくる
処理データを一時的に格納するバッファ手段と、バッフ
ァ手段に格納される処理データが規定のバイト長分送ら
れてきたか否かを検出する転送データ検出手段と転送デ
ータ検出手段が規定のバイト要分転送されてきたことを
検出することを条件にして、バッファ手段に格納される
処理データを記憶デバイスに転送するデータ転送手段と
を備えるよう構成する。
〔産業上の利用分野] 本発明は、プロセッサモジュールの処理データを記憶デ
バイスに書き込むための記憶デバイスへの処理データの
書込処理方式に関し、特に、処理データの正確な書込処
理を保証できるようにする記憶デバイスへの処理データ
の書込処理方式に関するものである。
コンピュータシステムでは、プロセンサが、アダプタを
介して、磁気ディスクや書き換え可能な光磁気ディスク
や磁気テープ等といった記憶デバイスに処理データを書
き込むよう処理することになる。このような処理データ
の書込処理は、コンピュータシステムのデータ処理の信
鯨性を高めるためにも、正確な書込処理が実現されるよ
う構成していく必要がある。
〔従来の技術] 従来のコンピュータシステムでは、第5図に示すように
、アダプタ3は、プロセッサモジュール1の記憶ユニッ
ト2から転送されてくるライトデータを順次記憶デバイ
ス4へと転送することで、プロセンサモジュール1のラ
イトデータを順次記憶デバイス4に書き込んでいくと豐
ともに、ライトデータの書込処理が完了する前に、ソフ
トウェア障害等を原因とするプロセンサダウンによりプ
ロセッサモジュール1からライトデータが転送されて来
なくなることを検出すると、ライトデータとしてゼロ値
を書き込んでいくというパディング処理を実行するよう
処理していた。
そして、このパディング処理によるライトデータの破壊
の発生を検出できるようにするために、プロセッサモジ
ュールlは、第6図に示すように、ライトデータ全体若
しくはライトデータのブロックを単位にLでライトデー
タの前後にチエツク用の領域を設けて、この領域に例え
ば書込時刻等の等しいチエツクデータを書き込むよう処
理し、記憶デバイス4からのデータの読取処理時に、こ
のチエツクデータとして等しいデータが設定されている
か否かをチエツクして、第7図(a)に示すように等し
い場合には、その読み取ったデータが正常なデータであ
ると判断するとともに、第7図(b)に示すように等し
くない場合には、パディング処理により異常なデータと
して書き込まれたものであると判断するよう処理してい
た。
〔発明が解決しようとする課題〕
しかしながら、このような従来技術では、記憶デバイス
4にチエツク用の領域を確保する必要があることから、
記憶デバイス4のメモリの使用率を低下させてしまうと
いう問題点があった。そして、読取処理時に、そのチエ
ツク用の領域に書き込まれているチエツクデータをチエ
ツクする必要があることから、アクセスのオーバヘッド
が増大してしまうという問題点があった。
本発明はかかる事情に鑑みてなされたものであって、記
憶デバイス4に正確なライトデータを書き込めるように
することで、従来技術が有していたこのような問題点の
解決を図ることを目的とするものである。
〔課題を解決するための手段〕
第1図は本発明の原理構成図である。
図中、lはプロセンサモジエールであって、処理データ
を生成するよう処理するもの、3は本発明を具備するア
ダプタ、4は磁気ディスク等の記憶デバイスであって、
プロセツサモジュール1の処理データを書き込むよう処
理するもの、30はアダプタ3が備えるバッファ手段で
あって、プロセツサモジュール1から転送されてくる処
理データを一時的にフェッチするよう処理するもの、3
1はアダプタ3が備える転送データ検出手段であって、
バッファ手段30にフェッチされる処理データが規定の
バイト長分送られてきたか否かを検出するよう処理する
もの、32はアダプタ3が備えるデータ転送手段であっ
て、転送データ検出手段31が規定のバイト要分のデー
タが転送されてきたことを検出することを条件にして、
バッファ手段30にフェッチされる処理データを記憶デ
バイス4に転送するよう処理するものである。
[作用] 本発明では、転送データ検出手段31が、先ず最初に、
プロセッサモジュールlから通知される転送単位をなす
ハイド長情報を受は取るよう処理する。続いて、バッフ
ァ手段30が、プロセツサモジュール1から転送されて
くる処理データを順次フェッチしていくよう処理する。
このとき、転送データ検出手段31は、バッファ手段3
0にフェッチされる処理データが通知された規定のバイ
ト要分確かにフェッチされたか否かを検出する。
転送データ検出手段31が転送単位をなすバイト要分の
処理データが確かに転送されてきたことを検出すると、
データ転送手段32は、バッファ手段30にフェッチさ
れる処理データを記憶デバイス4に転送するよう処理す
る。一方、転送単位をなすバイト要分の処理データが転
送されて来ないことを検出するときには、転送データ検
出手段31は、プロセッサモジュール1からの転送され
てくる処理データに異常が発生したものと判断して、バ
ッファ手段30にフェッチされる処理データをクリアす
る。
このように、本発明によれば、転送単位をなすバイト要
分の処理データをバッファ手段30にフェッチして、そ
のバイト要分の処理データが確かに転送されてくる場合
のみ記憶デバイス4に処理データを書き込むよう処理す
るものであることから、記憶デバイス4に書き込まれる
処理データは常に正常なものに限られることになる。こ
れから、本発明を用いることで、書き込む処理データの
前後にチエ’7クデータを付加する必要がなくなるとと
もに、書き込まれた処理データを読み取るときにあって
も処理データのチエツクを要する必要がなくなるのであ
る。
〔実施例] 以下、実施例に従って本発明の詳細な説明する。
第2図に、本発明の一実施例を図示する。図中、第1図
及び第5図で説明したものと同しものについては同一の
記号で示しである。30aはアダプタ3の備えるバッフ
ァ・ストレージであって、第1図のバッファ手段30に
対応するもの、300はアダプタ3の備える制御部であ
って、例えばファームウェアにより構成されて、プロセ
ツサモジュール1から記憶デバイス4へのライトデータ
の転送処理を制御するものである。
第3回に、この制御1部300が実行する転送処理のフ
ローチャートを図示する。次に、この第3図のフローチ
ャートに従って本発明の処理について詳細に説明する。
制?1部300は、ステップ1で、プロセンサモジニー
ル1から転送データの転送バイト長情報を受信すると、
プロセツサモジュール1から転送されてくるライトデー
タをバッファ・ストレージ30aにフェッチしていくよ
う処理するとともに、次のステップ2で、通知されたバ
イト要分のライトデータがプロセッサモジュールlから
転送されてきたか否かを判断し、未だ通知されたハイド
製分のライトデータが転送されてきていないと判断する
ときには、続くステンブ3で、プロセッサモジュール1
からのデータ転送が通知されたハイド製分送られてくる
前に中断してしまったのか否かを判断する。
このステップ3の判断で、データ転送が中断されていな
いと判断するときには、ステップ2に戻って、引き続き
通知されたバイト要分のライトデータがプロセツサモジ
ュール1から転送されてきたか否かを判断していくよう
処理する。このステップ2の判断で、通知されたバイト
要分のライトデータがプロセッサモジニール1から転送
されてきてバッファ・ストレージ30aにフェッチされ
たと判断するときには、ステップ4に進んで、ハ、7フ
ア・ストレージ30aにラッチされているプロセンサモ
ジエール1からのライトデータを記憶デバイス4に転送
する。そして、続くステップ5で、次のハイド要分のデ
ータ転送に備えるべくバッファ・ストレージ30aをク
リア処理する。
一方、ステップ3の判断で、データ転送が中断されたと
判断するとき、すなわち、通知されたバイト要分のデー
タ転送の途中でプロセッサモジュールlのソフトウェア
障害等によりデータ転送が中断されてしまったと判断す
るときには、従来実行していたパディング処理を実行せ
ずに、直ちにステップ5に進んで、次のバイト要分のデ
ータ転送に備えるべ(バッファ・ストレージ30aをク
リア処理する。
このように、本発明では、アダプタ3が、プロセツサモ
ジュール1から通知される転送バイト長情報に従い、バ
ッファ・ストレージ30aに通知されたバイト要分のデ
ータ単位がフェッチされることを条件にして、バッファ
・ストレージ30aにラッチされた転送データを記憶デ
バイス4に転送していくよう構成することから、プロセ
ッサモジュール1にソフトウェア障害等が発生していな
いときには、第4図(a)に示すように、正確な転送デ
ータが記憶デバイス4に格納されていくよう処理される
とともに、プロセッサモジュールlにソフトウェア障害
等が発生することで転送データが中断してしまうような
ことが起こると、第4図(b)に示すように、その転送
単位のデータは記憶デバイス4に格納されないよう処理
されることになる。
これから、本発明を用いることで、正確なライトデータ
のみが記憶デバイス4に格納されるよう処理されるので
ある。
〔発明の効果〕
以上説明したように、本発明によれば、プロセッサモジ
ュールのソフトウェア障害等によるプロセッサダウンに
より、プロセッサモジュールの記憶ユニットとアダプタ
間のデータ転送が完了する前にデータ転送が停止してし
まうようなことが起こると、記憶デバイスへの転送デー
タの書込処理を行わないよう処理することから、正確な
書込データのみが記憶デバイスに書き込まれるようにな
る。これから、転送データにチエツクデータを付加する
必要がなくなり、従来技術が有していたような記憶デバ
イスのメモリの使用効率の低下やオーバーヘッドの問題
を解決できるようになるのである。
【図面の簡単な説明】
第1図は本発明の原理構成図、 第2図は本発明の一実施例、 第3図はアダプタの制御部が実行するフローチャート、 第4図は本発明の詳細な説明図、 第5図、第6図及び第7図は従来技術の説明図である。 図中、1はプロセンサモジュール、2は記憶ユニット、
3はアダプタ、4は記憶デバイス、30はバッファ手段
、30a;よバッファ・ストレージ、31は転送データ
検出手段、32はデータ転送手段、300は制jn部で
ある。 7り゛′7°タσ〕嘗141?p七型力\事ひr「する
フローラ−V−ト第30

Claims (1)

  1. 【特許請求の範囲】 プロセツサモジュール(1)と、該プロセッサモジュー
    ル(1)の処理データを書き込む記憶デバイス(4)と
    、該プロセッサモジュール(1)と該記憶デバイス(4
    )との間のデータ転送の中継処理を実行するアダプタ(
    3)とからなるデータ処理システムにおいて、 上記アダプタ(3)が、上記プロセツサモジュール(1
    )から転送されてくる処理データを一時的に格納するバ
    ツファ手段(30)と、 該バッファ手段(30)に格納される処理データが規定
    のバイト長分送られてきたか否かを検出する転送データ
    検出手段(31)と、 該転送データ検出手段(31)が規定のバイト長分のデ
    ータが転送されてきたことを検出することを条件にして
    、上記バツファ手段(30)に格納される処理データを
    上記記憶デバイス(4)に転送するデータ転送手段(3
    2)とを備えることを、 特徴とする記憶デバイスへの処理データの書込処理方式
JP2026278A 1990-02-06 1990-02-06 記憶デバイスへの処理データの書込処理方式 Pending JPH03230216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2026278A JPH03230216A (ja) 1990-02-06 1990-02-06 記憶デバイスへの処理データの書込処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2026278A JPH03230216A (ja) 1990-02-06 1990-02-06 記憶デバイスへの処理データの書込処理方式

Publications (1)

Publication Number Publication Date
JPH03230216A true JPH03230216A (ja) 1991-10-14

Family

ID=12188819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2026278A Pending JPH03230216A (ja) 1990-02-06 1990-02-06 記憶デバイスへの処理データの書込処理方式

Country Status (1)

Country Link
JP (1) JPH03230216A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619466A (ja) * 1992-07-01 1994-01-28 Kawai Musical Instr Mfg Co Ltd 音楽情報処理システム
JP2012532397A (ja) * 2009-07-02 2012-12-13 サンドフォース インク. ストレージデバイスに関連付けられた複数の書き込みコマンドの順序付け

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619466A (ja) * 1992-07-01 1994-01-28 Kawai Musical Instr Mfg Co Ltd 音楽情報処理システム
JP2012532397A (ja) * 2009-07-02 2012-12-13 サンドフォース インク. ストレージデバイスに関連付けられた複数の書き込みコマンドの順序付け
US8930606B2 (en) 2009-07-02 2015-01-06 Lsi Corporation Ordering a plurality of write commands associated with a storage device

Similar Documents

Publication Publication Date Title
US5890010A (en) Data processing apparatus with a coprocessor which asynchronously executes commands stored in a coprocessor command storage section
JPH03230216A (ja) 記憶デバイスへの処理データの書込処理方式
JPH05307488A (ja) データ転送の異常検出装置
US4594710A (en) Data processing system for preventing machine stoppage due to an error in a copy register
EP0655686B1 (en) Retry control method and device for control processor
JP2570995B2 (ja) ディスク制御装置
JPH02297235A (ja) メモリデータ保護回路
JPH0230060B2 (ja)
JP3190694B2 (ja) ローカルメモリの診断方式
JPS62166451A (ja) 論理装置の履歴解折装置
JP2888654B2 (ja) データ入力制御方式
JPH0581059A (ja) マルチプロセツサシステム
JPH0480860A (ja) プログラムロード方式
JPH03191451A (ja) エラー訂正方式
JPS6324331A (ja) コンピユ−タの暴走検知装置
JPH01314362A (ja) エラー処理方式
JPH0333939A (ja) マイクロプロセッサ
JPH0731639B2 (ja) 磁気デイスク制御装置
JPS61281345A (ja) フア−ストイン・フア−ストアウトレジスタ制御回路
JPS6143739B2 (ja)
JPH08123734A (ja) データ格納領域のデータの破壊発生チェック方法及びプログラムの暴走チェック方法、並びにデータ格納領域のデータの破壊発生原因探究方法及びプログラムの暴走原因探究方法
JPH02297650A (ja) 受信装置
JPH0973418A (ja) データ不正検出方法およびチャネル装置
JPH04349554A (ja) バス検証方式
JPS60193059A (ja) プログラム動作チエツク方式