JPH03182948A - 障害処理方法 - Google Patents

障害処理方法

Info

Publication number
JPH03182948A
JPH03182948A JP1320478A JP32047889A JPH03182948A JP H03182948 A JPH03182948 A JP H03182948A JP 1320478 A JP1320478 A JP 1320478A JP 32047889 A JP32047889 A JP 32047889A JP H03182948 A JPH03182948 A JP H03182948A
Authority
JP
Japan
Prior art keywords
fault
address
data
storage device
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1320478A
Other languages
English (en)
Inventor
Shuya Hirayama
平山 修也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP1320478A priority Critical patent/JPH03182948A/ja
Publication of JPH03182948A publication Critical patent/JPH03182948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は記憶装置を含む主プロセッサ部とこの主プロセ
ッサ部の診断制御を行う診断プロセッサ部とを有する情
報処理装置における障害処理方法に関し、特に、記憶装
置アクセス時における障害処理方法に関する。
[従来の技術] 従来、この種の障害処理方法においては、記憶装置アク
セス時に特定のアドレスで障害を検出したとき、診断プ
ロセッサ部は主プロセッサ部に対してイニシアライズ指
示を送出し、主プロセッサ部を初期状態に戻し、主プロ
セッサ部の処理を続行させる。このような処理は復旧処
理と呼ばれる。
再度、特定のアドレスで障害を検出しても、復旧処理を
行う。この復旧処理を所定回数繰り返したとき、診断プ
ロセッサ部はこの障害が重障害であると判断し、主プロ
セッサ部での処理を停止させていた。
[発明が解決しようとする課題] このように、従来の障害処理方法では、復旧処理の回数
により、軽障害か重障害かを判断していた。また、診断
プロセッサ部から記憶装置に対して任意のデータを書き
込むことができなかった。
従って、診断書き込みを行い、診断読み出しを行う診断
試験が不可能であった。その結果、記憶装置に書き込ん
た内容に障害が発生していても、それを読み出すまで障
害であることが分からず、信頼性か著しく低下するとい
う欠点かあった。
本発明が解決しようとする課題は、記憶装置に対して障
害が発生したアドレスに診断プロセッサ部から任意のデ
ータを書き込み、そのデータを読み出す試験を行うこと
により、記憶装置の障害が軽障害であるか重障害である
かを判断して、記憶装置自体の信頼度を高め、情報処理
装置全体の信頼度を高めることにある。
[課題を解決するための手段] 本発明による障害処理方性は、記憶装置を有する主プロ
セッサ部と、該主プロセッサ部の診断制御を行う診断プ
ロセッサ部とを有する情報処理装置における、前記記憶
装置アクセス時における障害処理方法に於いて、前記記
憶装置の読み出し動作を実行したときの障害を検出し、
該障害を前記診断プロセッサ部へ報告し、前記診断プロ
セッサ部から前記記憶装置に対して診断読み出しを行い
、前記障害の発生した前記記憶装置のアドレスを陣害発
土アドレスとして保持し、前記診断プロセッサ部から前
記記憶装置の前記障害発生アドレスに対してイモ意のデ
ータを書き込み、前記記憶装置の前記障害発生アドレス
からデータを読み出し、該読み出されたデータに障害が
あるか否かを検出し、該検出結果により前記記憶装置の
障害が軽障害か重障害かを判定するステップを有する。
[実施例コ 以下、本発明の実施例について図面を参照して説明する
第1図を参照すると、本発明の一実施例による障害処理
方法が適用される情報処理装置は、ソフトウェア命令を
実行する主プロセッサ部10とこの主プロセッサ部10
の診断制御を行う診断プロセッサ部11とを有する。
主プロセッサ部10は、複数のアドレスが割当てられ、
各アドレスにデータを記憶するメモリ装置12と、この
メモリ装置12から読み出されたデータに対して演算処
理を行う演算処理部13と、後述するようにメモリ装置
12の制御を行うメモリ制御部14と、演算処理部13
及びメモリ制御部14の制御を行うソフトウェア制御部
15とを有する。
演算処理部13は、アドレス線16ヘアドレスを出力し
、データ線17ヘデータを出力する。また、診断プロセ
ッサ部11は、アドレス線18ヘアドレスを出力し、デ
ータ線19ヘデータを出力する。即ち、アドレス線18
は診断プロセッサ部11からメモリ装置12に対して診
断読み出しを行うための診断アドレスバスとして働く。
データ線19は診断プロセッサ部11からメモリ装置1
2に対して診断書き込みを行うための診断データバスと
して作用する。
アドレス線16上のアドレスとアドレス線18上のアド
レスのどちらか1つがアドレスセレクタ(ADX)2J
Oで選択される。この選択されたアドレスはアドレスレ
ジスタ(ADH)21に供給される。同様に、データ線
17上のデータとデ−タ線19上のデータのどちらか1
つかライトデータセレクタ(WDX)22で選択される
。この選択されたライトデータはライトデータレジスタ
(WDR)2Bに供給される。アドレスセレクタ20及
びライトデータセレクタ22の選択動作は、メモリ制御
部]4から制御線24を介して供給される制御信号によ
って行われる。
アドレスレジスタ21は、選択されたアドレスを保持し
、保持されたアドレスをアドレス線25を介してメモリ
装置]2に供給してメモリ装置12をアクセスする。ま
た、保持されたアドレスは、診断プロセッサ部11にも
供給される。ライトデータレジスタ23は、選択された
ライトデータを保持し、保持されたデータをデータ線2
6を介してメモリ装置12に供給する。
メモリ装置12から読み出されたデータはデータ線27
を介してリードデータレジスタ(RDR)28に供給さ
れる。リードデータレジスタ28は読み出されたデータ
を格納し、格納されたデータをデータ線29を介して演
算処理部13に供給すへも供給される。
読み出されたデータは障害検出回路30にも供給される
。障害検出回路30は読み出されたデータか正しいデー
タであるか否かをチエツクする。
このチエツクは、周知の方法で行われる。障害検出回路
30は、読み出されたデータの障害を検出したとき、障
害検出信号ERRを制御線31を介して診断プロセッサ
部]1へ送出する。障害検出信号ERRはエラー表示フ
リップフロップ(EIF)32にも供給される。障害検
出信号ERRかlt給されると、エラー表示フリップフ
ロ・ツブ32は障害検出信号ERRを保持し、エラー表
示信号ERRDを制御線33を介して診断プロセッサ部
11へ報告する。
診断プロセッサ部11は、制御線34を介してメモリ制
御部14に診断リード要求を供給し、制御線35を介し
てメモリ制御部14に診断ライト要求を供給する。また
、診断プロセッサ部11は、制御線36を介してイニシ
ャライズ指示をメモリ制御部14、ソフトウェア制御部
15、及び演算処理部13に送出する。診断プロセッサ
部11は、主プロセッサ部10に障害が発生したとき、
リドデータレジスタ28に格納されたデータをデータ線
2つを介して取り込んた後、データ線37を介して上位
装置(図示せず)に送出する。また、診断プロセッサ部
11は制御線38を介して動作停止状態であることを上
位装置に対して報告する。
ソフトウェア制御部15は制御線39を介してメモリ制
御部14ヘリード要求又はライト要求を送出する。ソフ
トウェア制御部15は制御線40を通して演算処理部1
3を制御する。
以下、本実施例の動作について説明する。最初に、通常
の動作について説明し、後に、障害が発生したときの動
作について説明する。
通常の動作には、メモリ装置12から必要なデータを読
み出す場合の動作とメモリ装置12へ必要なデータを書
き込む場合の動作の2つの場合がある。
先ず、メモリ装置12から必要なデータを読み出す場合
の動作について説明する。
この場合、ソフトウェア制御部15は制御線39を介し
てメモリ制御部14ヘリード要求を送出する。と同時に
、ソフトウェア制御部15は制御線40を通して演算処
理部13を制御して、演算処理部13からアドレスをア
ドレス線16へ送出させる。リード要求に応答して、メ
モリ制御部14は、制御線24を介してアドレスセレク
タ20をアドレス線16上のアドレスを選択するように
制御する。したかって、アドレス線]6上のアドレスか
アドレスセレクタ20を介してアドレスレジスタ25に
保持される。この保持されたアドレスによりメモリ装置
12からデータが読み出され、この読み出されたデータ
はリードデータレジスタ28に格納される。この格納さ
れたデータは演算処理部13に供給され、演算処理部1
3て演算処理が行われる。
次に、メモリ装置12へ必要なデータを書き込む場合の
動作について説明する。
この場合、ソフトウェア制御部15は制御線30 9を介してメモリ制御部14ヘライト要求を送出する。
と同時に、ソフトウェア制御部15は制御線40を通し
て演算処理部13を制御して、演算処理部13からアド
レスをアドレス線16へ送出させ、データをデータ線1
7へ送出させる。ライト要求に応答して、メモリ制御部
14は、制御線24を介してアドレスセレクタ20をア
ドレス線16上のアドレスを選択するように、ライトデ
ータセレクタ22をデータ線17上のライトデータを選
択するように、制御する。したがって、アドレス線16
上のアドレスがアドレスセレクタ20を介してアドレス
レジスタ25に保持され、データ線17上のライトデー
タがライトデータセレクタ22を介してライトデータレ
ジスタ23に保持される。メモリ装置12のアドレスレ
ジスタ25に保持されたアドレスにライトデータレジス
タ23に保持されたライトデータが書き込まれる。
以下、第2図を参照して、障害が発生したときの動作に
ついて説明する。障害が発生したときの動作には、メモ
リ装置12以外に障害が発生した1 場合の動作とメモリ装置12に障害が発生した場合の動
作の2つの場合がある。
先ず、メモリ装置12以外に障害が発生した場合(ステ
ップ100のNo)の動作について説明する。
この場合、メモリ装置12に格納されている重要なデー
タ部分を格納するため、診断プロセッサ部11は、診断
リード要求を制御線34を介してメモリ制御部14に送
出しくステップ101)、アドレス線18にアドレスを
送出する(ステップ102)。診断リード要求に応答し
て、メモリ制御部14は、制御線24を介してアドレス
セレクタ20をアドレス線18上のアドレスを選択する
ように制御する。これにより、アドレス線18上のアド
レスがアドレスセレクタ20を介してアドレスレジスタ
25に保持される。アドレスレジスタ25に保持された
アドレスに応答して、メモリ装置12からデータが読み
出され、リードデータレジスタ28に格納される(ステ
ップ103)。
この格納されたデータは、データ線29を介して2 診断プロセッサ部11へ送られる。診断プロセッサ部1
1は、このデータを随時データ線37を介して上位装置
に送出する。この動作は、上述した重要なデータ部分を
上位装置が格納するまで繰り返し行われる(ステップ1
04のNo→ステップ102→ステップ103→ステッ
プ104のNo)。この格納処理が終了した後(ステッ
プ104のYES)、診断プロセッサ部11は、制御線
36を介してイニシャライズ指示をメモリ制御部14、
ソフトウェア制御部15、及び演算処理部13に送出す
る(ステップ105)。このイニシャライズ指示により
、メモリ制御部14、ソフトウェア制御部15、及び演
算処理部13は初期状態にされる。そして、処理が再び
開始される。
次に、メモリ装置12に障害が発生した場合(ステップ
100のYES)の動作について説明する。
メモリ装置12から必要なデータを読み出すために、ソ
フトウェア制御部15は制御線3つを介してメモリ制御
部14ヘリード要求を送出する。
 3 と同時に、ソフトウェア制御部15は制御線40を通し
て演算処理部13を制御して、演算処理部13からアド
レスをアドレス線16へ送出させる。
リード要求に応答して、メモリ制御部14は、制御線2
4を介してアドレスセレクタ20をアドレス線16上の
アドレスを選択するように制御する。
したがって、アドレス線16上のアドレスがアドレスセ
レクタ20を介してアドレスレジスタ25に保持される
。この保持されたアドレスによりメモリ装置12からデ
ータが読み出され、この読み出されたデータのチエツク
が障害検出回路32により行われる。
このとき、障害検出回路32が読み出されたデータに障
害を検出する(ステップ100のYES)と、障害検出
回路32から障害検出信号ERRが診断プロセッサ部1
1へ制御線31を介して送出される。また、エラー表示
フリップフロップ32は障害検出信号ERRを保持し、
エラー表示信号ERRDを制御線33を介して診断プロ
セッサ部11へ報告する。と同時に、アドレス線25を
介 4 してメモリ装置12をアクセスしたアドレスが診断プロ
セッサ1]に退避される。エラー表示信号ERRDに応
答して、診断プロセッサ11は、診断ライト要求を制御
線35を介してメモリ制御部14に送出しくステップ1
06)、アドレス線18に退避したアドレスを送出する
(ステップ107)。と同時に、診断プロセッサ11は
、診断ライトデータをデータ線19に送出する(ステッ
プ108)。
診断ライト要求に応答して、メモリ制御部14は、制御
線24を介してアドレスセレクタ20をアドレス線18
上のアドレスを選択するように、ライトデータセレクタ
22をデータ線19上の診断ライトデータを選択するよ
うに、制御する。したかって、アドレス線18上のアド
レスがアドレスセレクタ20を介してアドレスレジスタ
25に保持され、データ線19上の診断ライトデータが
ライトデータセレクタ22を介してライトデータレジス
タ23に保持される。メモリ装置12のアドレスレジス
タ25に保持されたアドレスにライ 5 −タが書き込まれる。この書き込み処理か終了すると、
診断プロセッサ11は診断リード要求を制御線34を介
してメモリ制御部14に送出する(ステップ109)と
共にアドレス線18に上記退避したアドレスを送出する
(ステ・ツブ110)。
診断リード要求に応答して、メモリ制御部14は、制御
線24を介してアドレスセレクタ20をアドレス線18
上のアドレスを選択するように制御する。これにより、
アドレス線18上のアドレスがアドレスセレクタ20を
介してアドレスレジスタ25に保持される。アドレスレ
ジスタ25に保持されたアドレスに応答して、メモリ装
置12からデータが読み出される。この読み出されたデ
ータは障害検出回路30てチエツクされる(ステップ1
11)。
このチエツク結果には、エラーが検出されなかった場合
(ステップ111のNo)とエラーが検出された場合(
ステップ111のYES)がある。
エラーが検出されなかった場合、エラー表示フ 6 リップフロップ32はエラー表示信号ERRDを診断プ
ロセッサ部11へ送出するが、障害検出回路30は障害
検出信号ERRを診断プロセッサ部11へ送出しない。
換言すれば、障害検出回路30は非障害検出信号ERR
を診断プロセッサ部11へ送出する。エラー表示信号E
RRDと非障害検出信号ERRとを受は取ると、診断プ
ロセッサ部11はメモリ装置12の障害が軽障害である
と判断し、上述したメモリ装置12以外に障害が発生し
た場合と同様の動作を行う(ステップ102、ステップ
103、ステップ104、及びステップ105)。
エラーが検出された場合、エラー表示フリップフロップ
32はエラー表示信号ERRDを診断プロセッサ部11
へ送出し、障害検出回路30は障害検出信号ERRを診
断プロセッサ部11へ送出する。エラー表示信号ERR
Dと障害検出信号ERRとを受は取ると、診断プロセッ
サ部11はメモリ装置12の障害が重障害であると判断
し、上述したメモリ装置12以外に障害が発生した場合
 7 と同様に、メモリ装置12内の重要なデータ部分を格納
する(ステップ112→ステツプ113→ステツプ11
4のNo→ステップ112)。この格納処理が終了した
後(ステップ114のYES)、診断プロセッサ部11
は主プロセッサ部10ヘイニシャライズ指示を出さずに
、上位装置へ動作停止状態であることを制御線38を介
して報告する(ステップ115)。
[発明の効果] 以上説明したように、本発明では、記憶装置アクセス時
に障害が発生すると、従来のような、複数回の復旧処理
を実行するというような無駄な処理を行うことなく、唯
一の障害により記憶装置の障害が軽障害であるか重障害
であるかを判断して、その後の動作を確定している。そ
れに加えて、記憶装置に対して障害の発生したアドレス
に診断プロセッサ部から任意のデータを書き込み、その
データを読み出す試験を行っている。従って、記憶装置
自体の信頼度を高め、情報処理装置全体の信頼度を高め
ることができるという効果がある。
 8
【図面の簡単な説明】
第1図は本発明の一実施例による障害処理方法が適用さ
れる情報処理装置の構成を示すブロック図、第2図は第
1図中の診断プロセッサ部の障害処理の動作フロー図で
ある。 10・・・主プロセッサ部、11・・・診断プロセッサ
部、12・・・メモリ装置、13・・・演算処理部、1
4・・メモリ制御部、15・・・ソフトウェア制御部、
20・・・アドレスセレクタ(ADX) 、21・・・
アドレスレジスタ(ADR) 、22・・・ライトデー
タセレクタ(WDX)、23・・・データレジスタ(W
DR)28・・・リードデータレジスタ(RDR) 、
30・・・障害検出回路、32・・・エラー表示フリッ
プフロップ(E I F)。 1つ

Claims (1)

  1. 【特許請求の範囲】 1、記憶装置を有する主プロセッサ部と、該主プロセッ
    サ部の診断制御を行う診断プロセッサ部とを有する情報
    処理装置における、前記記憶装置アクセス時における障
    害処理方法に於いて、前記記憶装置の読み出し動作を実
    行したときの障害を検出し、 該障害を前記診断プロセッサ部へ報告し、 前記診断プロセッサ部から前記記憶装置に対して診断読
    み出しを行い、 前記障害の発生した前記記憶装置のアドレスを障害発生
    アドレスとして保持し、 前記診断プロセッサ部から前記記憶装置の前記障害発生
    アドレスに対して任意のデータを書き込み、 前記記憶装置の前記障害発生アドレスからデータを読み
    出し、 該読み出されたデータに障害があるか否かを検出し、 該検出結果により前記記憶装置の障害が軽障害か重障害
    かを判定する ステップを有する障害処理方法。 2、前記判定ステップにより前記記憶装置の障害が軽障
    害と判定された場合、前記主プロセッサ部のイニシャラ
    イズを行うステップを有する請求項1記載の障害処理方
    法。 3、前記判定ステップにより前記記憶装置の障害が重障
    害と判定された場合、前記診断プロセッサ部の上位装置
    に対して動作停止を報告するステップを有する請求項1
    記載の障害処理方法。
JP1320478A 1989-12-12 1989-12-12 障害処理方法 Pending JPH03182948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1320478A JPH03182948A (ja) 1989-12-12 1989-12-12 障害処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1320478A JPH03182948A (ja) 1989-12-12 1989-12-12 障害処理方法

Publications (1)

Publication Number Publication Date
JPH03182948A true JPH03182948A (ja) 1991-08-08

Family

ID=18121892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1320478A Pending JPH03182948A (ja) 1989-12-12 1989-12-12 障害処理方法

Country Status (1)

Country Link
JP (1) JPH03182948A (ja)

Similar Documents

Publication Publication Date Title
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
JPH03182948A (ja) 障害処理方法
JPS5856195B2 (ja) 診断方式
JP2855633B2 (ja) マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置
KR950012495B1 (ko) 메모리 진단장치 및 방법
JP3576978B2 (ja) メモリポート、記憶装置、情報処理システム
KR0161126B1 (ko) 컴퓨터시스템에 있어서 시스템버스상의 신호선 상태 검색장치 및 방법
JPH05165737A (ja) メモリ試験方式
JP3190694B2 (ja) ローカルメモリの診断方式
JPS6375844A (ja) 障害修復の確認方法
JPS6111802Y2 (ja)
JP2510663B2 (ja) エラ―制御方式
JPS6013494B2 (ja) 自己診断方式
JPH04213735A (ja) 情報処理装置
JP3482788B2 (ja) 故障診断方法
JP2896206B2 (ja) 多重化メモリ装置のオンライン診断方式
JPH04372033A (ja) 障害処理方式
JPH02103647A (ja) インテリジェント計測カードの制御方法
JPS62180440A (ja) 記憶領域テスト方式
JPH02264348A (ja) 記憶装置
JPH03127241A (ja) ページング仮想記憶方式におけるメモリ管理方式
JPH086864A (ja) メモリ制御用アドレスバス診断方式
JPS62192824A (ja) 処理装置アクセス方式
JPH11259332A (ja) 計算機システム装置
JPH05216718A (ja) デバッグ方法