JPH04213735A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04213735A JPH04213735A JP2409975A JP40997590A JPH04213735A JP H04213735 A JPH04213735 A JP H04213735A JP 2409975 A JP2409975 A JP 2409975A JP 40997590 A JP40997590 A JP 40997590A JP H04213735 A JPH04213735 A JP H04213735A
- Authority
- JP
- Japan
- Prior art keywords
- address
- fault
- diagnostic
- failure
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理を行うプロセッ
サの障害処理に利用する。
サの障害処理に利用する。
【０００２】本発明はプロセッサ内のメモリ装置アクセ
ス時に発生した障害の復旧処理回数を減らし信頼性を高
めることができる情報処理装置に関する。
ス時に発生した障害の復旧処理回数を減らし信頼性を高
めることができる情報処理装置に関する。
【０００３】
【従来技術】従来、この種の障害処理方式は、メモリ装
置アクセス時に障害を検出したとき診断プロセッサ部は
プロセッサ部に対してイニシャライズ指示を出し、初期
状態に戻し処理を続行させ（復旧処理）、再度障害の発
生したアドレスをアクセスしたとき障害を検出しても再
度初期状態に戻し処理を続行させ、幾度もこの復旧処理
を繰り返したのち、この障害が重障害であると判断しプ
ロセッサ部を停止させていた。
置アクセス時に障害を検出したとき診断プロセッサ部は
プロセッサ部に対してイニシャライズ指示を出し、初期
状態に戻し処理を続行させ（復旧処理）、再度障害の発
生したアドレスをアクセスしたとき障害を検出しても再
度初期状態に戻し処理を続行させ、幾度もこの復旧処理
を繰り返したのち、この障害が重障害であると判断しプ
ロセッサ部を停止させていた。
【０００４】一方、ある種の障害処理方式においては、
動作中に障害を検出したときメモリ装置内の重要部分を
上位装置が格納し、障害情報として使用していた。診断
プロセッサ部は、プロセッサ部に対して診断読み出し要
求を送出しメモリ装置内の重要部分を読み出し、上位装
置に送出していた。
動作中に障害を検出したときメモリ装置内の重要部分を
上位装置が格納し、障害情報として使用していた。診断
プロセッサ部は、プロセッサ部に対して診断読み出し要
求を送出しメモリ装置内の重要部分を読み出し、上位装
置に送出していた。
【０００５】
【発明が解決しようとする課題】上述した従来の障害処
理方式は障害を検出したとき、診断プロセッサ部は障害
を軽障害と判断し、プロセッサ部に対してイニシャライ
ズ指示を出すことによりプロセッサ部を復旧させ、幾度
となくその復旧処理動作を繰り返した後、障害を重障害
と判断しプロセッサ部の動作を停止させていた。また同
一アドレスに対して障害が発生しても同様に幾度となく
その復旧処理動作を繰り返していたため信頼性が著しく
低下する欠点があった。
理方式は障害を検出したとき、診断プロセッサ部は障害
を軽障害と判断し、プロセッサ部に対してイニシャライ
ズ指示を出すことによりプロセッサ部を復旧させ、幾度
となくその復旧処理動作を繰り返した後、障害を重障害
と判断しプロセッサ部の動作を停止させていた。また同
一アドレスに対して障害が発生しても同様に幾度となく
その復旧処理動作を繰り返していたため信頼性が著しく
低下する欠点があった。
【０００６】本発明はこのような問題を解決するもので
、復旧処理の繰り返しをなくし、信頼性を高めることが
できる装置を提供することを目的とする。
、復旧処理の繰り返しをなくし、信頼性を高めることが
できる装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、ソフトウェア
命令を実行するプロセッサ部と、このプロセッサ部の診
断制御を行う診断プロセッサ部とが接続され、前記プロ
セッサ部に、データを記憶するメモリ装置と、このメモ
リ装置を制御するメモリ制御部と、ソフトウェアを制御
するソフトウェア制御部と、データの演算処理を行う演
算処理部とを備えた情報処理装置において、前記プロセ
ッサ部に、前記メモリ装置からデータを読み出すときに
発生する障害を検出する障害検出手段と、障害が検出さ
れたときに前記診断プロセッサに障害を報告する手段と
、前記診断プロセッサ部が前記メモリ装置から診断読み
出しを行うための診断アドレスパスに切り替える手段と
、障害の発生したアドレスを保持する手段とを備え、前
記診断プロセッサ部に、前記障害検出手段が前記診断ア
ドレスパスを介して障害の発生したアドレスを読み出し
て障害を検出したときに、その障害を重障害と判断して
動作を停止し、上位装置に対して動作停止を報告する手
段と、前記障害検出手段が障害を検出しなかったときに
、その障害を軽障害と判断し前記プロセッサ部に対して
イニシャライズ指示を送出する手段とを含み、さらに、
前記プロセッサ部に、イニシャライズ指示による初期化
後に前記メモリ装置にソフトウェアをロードするとき障
害の発生したアドレスに対して障害の有無を判定する手
段と、障害判定の内容により動作を停止するか、イニシ
ャライズ指示を送出するかを切り分ける手段とを備えた
ことを特徴とする。
命令を実行するプロセッサ部と、このプロセッサ部の診
断制御を行う診断プロセッサ部とが接続され、前記プロ
セッサ部に、データを記憶するメモリ装置と、このメモ
リ装置を制御するメモリ制御部と、ソフトウェアを制御
するソフトウェア制御部と、データの演算処理を行う演
算処理部とを備えた情報処理装置において、前記プロセ
ッサ部に、前記メモリ装置からデータを読み出すときに
発生する障害を検出する障害検出手段と、障害が検出さ
れたときに前記診断プロセッサに障害を報告する手段と
、前記診断プロセッサ部が前記メモリ装置から診断読み
出しを行うための診断アドレスパスに切り替える手段と
、障害の発生したアドレスを保持する手段とを備え、前
記診断プロセッサ部に、前記障害検出手段が前記診断ア
ドレスパスを介して障害の発生したアドレスを読み出し
て障害を検出したときに、その障害を重障害と判断して
動作を停止し、上位装置に対して動作停止を報告する手
段と、前記障害検出手段が障害を検出しなかったときに
、その障害を軽障害と判断し前記プロセッサ部に対して
イニシャライズ指示を送出する手段とを含み、さらに、
前記プロセッサ部に、イニシャライズ指示による初期化
後に前記メモリ装置にソフトウェアをロードするとき障
害の発生したアドレスに対して障害の有無を判定する手
段と、障害判定の内容により動作を停止するか、イニシ
ャライズ指示を送出するかを切り分ける手段とを備えた
ことを特徴とする。
【０００８】前記障害を報告する手段はフリップフロッ
プであり、前記診断アドレスパスに切り替える手段はア
ドレスセレクタであり、前記障害の発生したアドレスを
保持する手段はアドレスレジスタであることができる。
プであり、前記診断アドレスパスに切り替える手段はア
ドレスセレクタであり、前記障害の発生したアドレスを
保持する手段はアドレスレジスタであることができる。
【０００９】
【作用】プロセッサ部内メモリ装置からのデータ読み出
し時に障害が検出されると、その障害発生を診断プロセ
ッサ部に対して報告する。報告を受けた診断プロセッサ
部はメモリ装置から診断読み出しを行うために診断アド
レスパスに切り替え、障害の発生したアドレスを保持す
る。
し時に障害が検出されると、その障害発生を診断プロセ
ッサ部に対して報告する。報告を受けた診断プロセッサ
部はメモリ装置から診断読み出しを行うために診断アド
レスパスに切り替え、障害の発生したアドレスを保持す
る。
【００１０】一方、プロセッサ部は、診断プロセッサ部
からメモリ装置に対する診断書き込みを行うために診断
データパスに切り替え、診断アドレスパスを介して障害
の発生したアドレスに対し任意のデータを書き込む診断
書き込みを行い再度障害の発生したアドレスを読み出し
、障害が検出されたときにはその障害を重障害と判断し
て動作を停止する。障害が検出されなかったときには軽
障害と判断し、プロセッサ部を初期化する。
からメモリ装置に対する診断書き込みを行うために診断
データパスに切り替え、診断アドレスパスを介して障害
の発生したアドレスに対し任意のデータを書き込む診断
書き込みを行い再度障害の発生したアドレスを読み出し
、障害が検出されたときにはその障害を重障害と判断し
て動作を停止する。障害が検出されなかったときには軽
障害と判断し、プロセッサ部を初期化する。
【００１１】これにより、メモリ装置アクセス時の同一
アドレスの障害に対して無駄な処理を行わないようにし
て復旧処理の回数を減らすことができ、信頼度を高める
ことができる。
アドレスの障害に対して無駄な処理を行わないようにし
て復旧処理の回数を減らすことができ、信頼度を高める
ことができる。
【００１２】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図である
。
る。図１は本発明実施例の構成を示すブロック図である
。
【００１３】本発明実施例は、ソフトウェア命令を実行
するプロセッサ部５と、このプロセッサ部５の診断制御
を行う診断プロセッサ部６とが接続され、プロセッサ部
５に、データを記憶するメモリ装置４と、このメモリ装
置４を制御するメモリ制御部３と、ソフトウェアを制御
するソフトウェア制御部１と、データの演算処理を行う
演算処理部２とを備え、さらに、本発明の特徴として、
プロセッサ部５に、メモリ装置３からデータを読み出す
ときに発生する障害を検出する障害検出回路１１と、障
害が検出されたときに診断プロセッサ部６に障害を報告
する障害表示フリップフロップ（ＥＩＦ）１２と、診断
プロセッサ部６がメモリ装置４から診断読み出しを行う
ための診断アドレスパスに切り替えるアドレスセレクタ
（ＡＤＸ）８と、障害の発生したアドレスを保持するア
ドレスレジスタ（ＡＤＲ）７とを備え、診断プロセッサ
部６に、障害検出回路１１が診断アドレスパスを介して
障害の発生したアドレスを読み出して障害を検出したと
きに、その障害を重障害と判断して動作を停止し、上位
装置に対して動作停止を報告する手段と、障害検出回路
１１が障害を検出しなかったときに、その障害を軽障害
と判断しプロセッサ部５に対してイニシャライズ指示を
送出する手段とを含み、さらに、プロセッサ部５に、イ
ニシャライズ指示による初期化後にメモリ装置４にソフ
トウェアをロードするとき障害の発生したアドレスに対
して障害の有無を判定する障害判定フリップフロップ（
ＶＦ）１４と、障害判定の内容により動作を停止するか
、イニシャライズ指示を送出するかを切り分ける障害判
定フリップフロップ（ＶＦＤ）１５とを備え、メモリ装
置４に格納されるデータには１ビットの障害判定ビット
が付与され、通常は０が設定される。
するプロセッサ部５と、このプロセッサ部５の診断制御
を行う診断プロセッサ部６とが接続され、プロセッサ部
５に、データを記憶するメモリ装置４と、このメモリ装
置４を制御するメモリ制御部３と、ソフトウェアを制御
するソフトウェア制御部１と、データの演算処理を行う
演算処理部２とを備え、さらに、本発明の特徴として、
プロセッサ部５に、メモリ装置３からデータを読み出す
ときに発生する障害を検出する障害検出回路１１と、障
害が検出されたときに診断プロセッサ部６に障害を報告
する障害表示フリップフロップ（ＥＩＦ）１２と、診断
プロセッサ部６がメモリ装置４から診断読み出しを行う
ための診断アドレスパスに切り替えるアドレスセレクタ
（ＡＤＸ）８と、障害の発生したアドレスを保持するア
ドレスレジスタ（ＡＤＲ）７とを備え、診断プロセッサ
部６に、障害検出回路１１が診断アドレスパスを介して
障害の発生したアドレスを読み出して障害を検出したと
きに、その障害を重障害と判断して動作を停止し、上位
装置に対して動作停止を報告する手段と、障害検出回路
１１が障害を検出しなかったときに、その障害を軽障害
と判断しプロセッサ部５に対してイニシャライズ指示を
送出する手段とを含み、さらに、プロセッサ部５に、イ
ニシャライズ指示による初期化後にメモリ装置４にソフ
トウェアをロードするとき障害の発生したアドレスに対
して障害の有無を判定する障害判定フリップフロップ（
ＶＦ）１４と、障害判定の内容により動作を停止するか
、イニシャライズ指示を送出するかを切り分ける障害判
定フリップフロップ（ＶＦＤ）１５とを備え、メモリ装
置４に格納されるデータには１ビットの障害判定ビット
が付与され、通常は０が設定される。
【００１４】次に、このように構成された本発明実施例
の動作について説明する。図２は本発明実施例の診断プ
ロセッサ部の動作の流れを示すフローチャートである。
の動作について説明する。図２は本発明実施例の診断プ
ロセッサ部の動作の流れを示すフローチャートである。
【００１５】先ず通常の動作について説明する。
【００１６】ソフトウェア制御部１はメモリ装置４に必
要なデータが存在する場合、制御線５１を通してメモリ
制御部３に対してリード要求を送出する。同時に制御線
５２を通して演算処理部２を制御し、演算処理部２から
アドレス線５３を通してアドレスをアドレスレジスタ（
ＡＤＲ）７に送る。メモリ制御部３は制御線６８を通し
てアドレスセレクタ（ＡＤＸ）８を制御しアドレスをア
ドレスレジスタ（ＡＤＲ）７に格納させ、アドレスレジ
スタ（ＡＤＲ）７の出力であるアドレス線５５によりメ
モリ装置４を読み出し、その出力データ５９が読み出さ
れ、リードデータレジスタ（ＲＤＲ）１３に格納させる
。格納されたデータは、データ線６０を通して演算処理
部２に送られ処理される。
要なデータが存在する場合、制御線５１を通してメモリ
制御部３に対してリード要求を送出する。同時に制御線
５２を通して演算処理部２を制御し、演算処理部２から
アドレス線５３を通してアドレスをアドレスレジスタ（
ＡＤＲ）７に送る。メモリ制御部３は制御線６８を通し
てアドレスセレクタ（ＡＤＸ）８を制御しアドレスをア
ドレスレジスタ（ＡＤＲ）７に格納させ、アドレスレジ
スタ（ＡＤＲ）７の出力であるアドレス線５５によりメ
モリ装置４を読み出し、その出力データ５９が読み出さ
れ、リードデータレジスタ（ＲＤＲ）１３に格納させる
。格納されたデータは、データ線６０を通して演算処理
部２に送られ処理される。
【００１７】ソフトウェア制御部１はメモリ装置４に必
要なデータを書き込む場合、制御線５１を通してメモリ
制御部３に対してライト要求を送出する。同時に制御線
５２を通して演算処理部２を制御し、演算処理部２から
アドレス線５３を通してアドレスをアドレスレジスタ（
ＡＤＲ）７に送り、データ線５４を通してデータをライ
トデータレジスタ（ＷＤＲ）９に送る。メモリ制御部３
は制御線６８を通してアドレスセレクタ（ＡＤＸ）８を
制御しアドレスをアドレスレジスタ（ＡＤＲ）７に格納
し、ライトデータセレクタ（ＷＤＸ）１０を制御しデー
タをライトデータレジスタ（（ＷＤＲ）９に格納する。 アドレスレジスタ（ＡＤＲ）７の出力であるアドレス線
５５によりメモリ装置４にライトデータレジスタ（ＷＤ
Ｒ）９の出力データ５８が書き込まれる。
要なデータを書き込む場合、制御線５１を通してメモリ
制御部３に対してライト要求を送出する。同時に制御線
５２を通して演算処理部２を制御し、演算処理部２から
アドレス線５３を通してアドレスをアドレスレジスタ（
ＡＤＲ）７に送り、データ線５４を通してデータをライ
トデータレジスタ（ＷＤＲ）９に送る。メモリ制御部３
は制御線６８を通してアドレスセレクタ（ＡＤＸ）８を
制御しアドレスをアドレスレジスタ（ＡＤＲ）７に格納
し、ライトデータセレクタ（ＷＤＸ）１０を制御しデー
タをライトデータレジスタ（（ＷＤＲ）９に格納する。 アドレスレジスタ（ＡＤＲ）７の出力であるアドレス線
５５によりメモリ装置４にライトデータレジスタ（ＷＤ
Ｒ）９の出力データ５８が書き込まれる。
【００１８】次に、メモリ装置４以外の障害が発生した
ときの動作について説明する。
ときの動作について説明する。
【００１９】診断プロセッサ部６は、メモリ装置４内の
重要部分を格納するため、メモリ制御部３に対して診断
リード要求を制御線６３を通して出力し、アドレス線５
６を通してアドレスをアドレスレジスタ（ＡＤＲ）７に
送る。
重要部分を格納するため、メモリ制御部３に対して診断
リード要求を制御線６３を通して出力し、アドレス線５
６を通してアドレスをアドレスレジスタ（ＡＤＲ）７に
送る。
【００２０】メモリ制御部３は診断リード要求を受け付
けると、アドレスセレクタ（ＡＤＸ）８を診断リード側
に切り替え、アドレスレジスタ（ＡＤＲ）７に格納させ
る。アドレスレジスタ（ＡＤＲ）７に格納されたアドレ
スに対してメモリ装置４をアクセスし、出力データ５９
を読み出し、リードデータレジスタ（ＲＤＲ）１３に格
納する。格納されたデータは、データ線６０を通して診
断プロセッサ部６に送られ、随時、データ線６６を通し
て上位装置に送られる。
けると、アドレスセレクタ（ＡＤＸ）８を診断リード側
に切り替え、アドレスレジスタ（ＡＤＲ）７に格納させ
る。アドレスレジスタ（ＡＤＲ）７に格納されたアドレ
スに対してメモリ装置４をアクセスし、出力データ５９
を読み出し、リードデータレジスタ（ＲＤＲ）１３に格
納する。格納されたデータは、データ線６０を通して診
断プロセッサ部６に送られ、随時、データ線６６を通し
て上位装置に送られる。
【００２１】この動作は、必要な部分を上位装置が格納
するまで繰り返し行われる。格納処理終了後、診断プロ
セッサ部６はプロセッサ部５に対してイニシャライズ指
示を制御線６５を通して送出し、ソフトウェア制御部１
、演算処理部２、メモリ制御部３は初期状態にされ処理
が再び開始される。
するまで繰り返し行われる。格納処理終了後、診断プロ
セッサ部６はプロセッサ部５に対してイニシャライズ指
示を制御線６５を通して送出し、ソフトウェア制御部１
、演算処理部２、メモリ制御部３は初期状態にされ処理
が再び開始される。
【００２２】次に、メモリ装置４に障害が発生したとき
の動作について説明する。
の動作について説明する。
【００２３】ここで述べるメモリ装置４はデータに１ビ
ットの障害判定ビットが付与されており、通常その内容
は“０”である。
ットの障害判定ビットが付与されており、通常その内容
は“０”である。
【００２４】ソフトウェア制御部１はメモリ装置４に必
要なデータがある場合、制御線５１を通してメモリ制御
部３に対してリード要求を送出する。同時に制御線５２
を通してアドレスをアドレスレジスタ（ＡＤＲ）７に送
る。 メモリ制御部３は制御線６８を通してアドレスセレクタ
（ＡＤＸ）８を制御しアドレスをアドレスレジスタ（Ａ
ＤＲ）７に格納させ、アドレスレジスタ（ＡＤＲ）７の
出力であるアドレス線５５によりメモリ装置４を読み出
し、その出力データ５９が読み出され、障害検出回路１
１により出力データ５９がチェックされる。
要なデータがある場合、制御線５１を通してメモリ制御
部３に対してリード要求を送出する。同時に制御線５２
を通してアドレスをアドレスレジスタ（ＡＤＲ）７に送
る。 メモリ制御部３は制御線６８を通してアドレスセレクタ
（ＡＤＸ）８を制御しアドレスをアドレスレジスタ（Ａ
ＤＲ）７に格納させ、アドレスレジスタ（ＡＤＲ）７の
出力であるアドレス線５５によりメモリ装置４を読み出
し、その出力データ５９が読み出され、障害検出回路１
１により出力データ５９がチェックされる。
【００２５】このとき障害を検出した場合、障害検出回
路１１の出力（ＥＲＲ）６１によりエラー表示フリップ
フロップ（ＥＩＦ）１２が点灯し制御線６２を通して診
断プロセッサ部６に報告される。同時にメモリ装置４か
ら障害判定ビット６９も読み出されＥＲＲ６１と障害判
定ビット６９がゲート１６により論理がとられ障害判定
フリップフロップ（ＶＦＤ）１５に格納され、制御線７
０により診断プロセッサ部６に報告される。この場合は
“０”である。
路１１の出力（ＥＲＲ）６１によりエラー表示フリップ
フロップ（ＥＩＦ）１２が点灯し制御線６２を通して診
断プロセッサ部６に報告される。同時にメモリ装置４か
ら障害判定ビット６９も読み出されＥＲＲ６１と障害判
定ビット６９がゲート１６により論理がとられ障害判定
フリップフロップ（ＶＦＤ）１５に格納され、制御線７
０により診断プロセッサ部６に報告される。この場合は
“０”である。
【００２６】同時に、アドレス線５５を通してアクセス
したアドレスが診断プロセッサ部６に退避させる。診断
プロセッサ部６は障害表示フリップフロップ（ＥＩＦ）
１２から報告を受け取ると、診断プロセッサ部６はメモ
リ制御部３に対して診断リード要求を制御線６３を通し
て送出し、アドレス線５６を通してアドレスをアドレス
レジスタ（ＡＤＲ）７に送る。メモリ制御部３は診断リ
ード要求を受け付けると、アドレスセレクタ（ＡＤＸ）
８を診断リード側に切り替え、アドレスレジスタ（ＡＤ
Ｒ）７に格納させる。アドレスレジスタ（ＡＤＲ）７に
格納されたアドレスに対してメモリ装置４をアクセスし
、出力データ５９が読み出され、障害検出回路１１によ
り出力データ５９がチェックされる。
したアドレスが診断プロセッサ部６に退避させる。診断
プロセッサ部６は障害表示フリップフロップ（ＥＩＦ）
１２から報告を受け取ると、診断プロセッサ部６はメモ
リ制御部３に対して診断リード要求を制御線６３を通し
て送出し、アドレス線５６を通してアドレスをアドレス
レジスタ（ＡＤＲ）７に送る。メモリ制御部３は診断リ
ード要求を受け付けると、アドレスセレクタ（ＡＤＸ）
８を診断リード側に切り替え、アドレスレジスタ（ＡＤ
Ｒ）７に格納させる。アドレスレジスタ（ＡＤＲ）７に
格納されたアドレスに対してメモリ装置４をアクセスし
、出力データ５９が読み出され、障害検出回路１１によ
り出力データ５９がチェックされる。
【００２７】チェックされた結果、エラーが検出された
場合（ＥＲＲＤ・ＥＲＲ）は診断プロセッサ部６は重障
害と判断し、メモリ装置４以外の障害が発生した場合の
動作と同様にしてメモリ装置４内の重要部分を格納後、
プロセッサ部５にはイニシャライズ指示は出さず、上位
装置に対して動作停止状態であることを制御線６６によ
り報告する。
場合（ＥＲＲＤ・ＥＲＲ）は診断プロセッサ部６は重障
害と判断し、メモリ装置４以外の障害が発生した場合の
動作と同様にしてメモリ装置４内の重要部分を格納後、
プロセッサ部５にはイニシャライズ指示は出さず、上位
装置に対して動作停止状態であることを制御線６６によ
り報告する。
【００２８】エラーが検出されなかった場合（ＥＲＲＤ
・外１）は、診断プロセッサ部６は軽障害と判断し、メ
モリ装置４以外の障害が発生した場合の動作と同様にし
てメモリ装置４内の重要部分を格納後、プロセッサ部５
に対してイニシャライズ指示を制御線６５を通して送出
し、ソフトウェア制御部１、演算処理部２、メモリ制御
部３は初期状態にされる。
・外１）は、診断プロセッサ部６は軽障害と判断し、メ
モリ装置４以外の障害が発生した場合の動作と同様にし
てメモリ装置４内の重要部分を格納後、プロセッサ部５
に対してイニシャライズ指示を制御線６５を通して送出
し、ソフトウェア制御部１、演算処理部２、メモリ制御
部３は初期状態にされる。
【外１】
【００２９】診断プロセッサ部６は、初期状態にされた
メモリ制御部３に対してソフトウェア要求を制御線６４
を通して送出し、アドレス線５６を通して退避させたア
ドレスをアドレスレジスタ（ＡＤＲ）７に送る。同時に
データ線５７を通してライトデータをライトデータレジ
スタ（ＷＤＲ）９に送る。同じく信号線６７を通して障
害判断ビットを送る。
メモリ制御部３に対してソフトウェア要求を制御線６４
を通して送出し、アドレス線５６を通して退避させたア
ドレスをアドレスレジスタ（ＡＤＲ）７に送る。同時に
データ線５７を通してライトデータをライトデータレジ
スタ（ＷＤＲ）９に送る。同じく信号線６７を通して障
害判断ビットを送る。
【００３０】メモリ制御部３は、ソフトウェア要求を受
け付けると、アドレスセレクタ（ＡＤＸ）８とライトデ
ータセレクタ（ＷＤＸ）１０をライトデータ側に切り替
え、アドレスレジスタ（ＡＤＲ）７とライトデータレジ
スタ（ＷＤＲ）９に格納させる。同時に障害判定フリッ
プフロップ（ＶＦ）１４に障害判断ビットが格納される
。 アドレスレジスタ（ＡＤＲ）７に格納されたアドレスに
対してライトデータレジスタ（ＷＤＲ）９の出力データ
５８と障害判定フリップフロップ（ＶＦ）１４の出力７
１をメモリ装置４に書き込む。
け付けると、アドレスセレクタ（ＡＤＸ）８とライトデ
ータセレクタ（ＷＤＸ）１０をライトデータ側に切り替
え、アドレスレジスタ（ＡＤＲ）７とライトデータレジ
スタ（ＷＤＲ）９に格納させる。同時に障害判定フリッ
プフロップ（ＶＦ）１４に障害判断ビットが格納される
。 アドレスレジスタ（ＡＤＲ）７に格納されたアドレスに
対してライトデータレジスタ（ＷＤＲ）９の出力データ
５８と障害判定フリップフロップ（ＶＦ）１４の出力７
１をメモリ装置４に書き込む。
【００３１】ソフトウェアのロードが終了すると処理が
再び開始される。開始された後再度メモリ障害を検出し
た場合障害表示フリップフロップ（ＥＩＦ）１２が点灯
し制御線６２を通して診断プロセッサ部６に報告される
。同時にメモリ装置４から障害判定ビット６９も読み出
されＥＲＲ６１と障害判定ビット６９がゲート１６によ
り論理がとられ障害判定フリップフロップ（ＶＦＤ）１
５が点灯し、制御線７０により診断プロセッサ部６に報
告される。
再び開始される。開始された後再度メモリ障害を検出し
た場合障害表示フリップフロップ（ＥＩＦ）１２が点灯
し制御線６２を通して診断プロセッサ部６に報告される
。同時にメモリ装置４から障害判定ビット６９も読み出
されＥＲＲ６１と障害判定ビット６９がゲート１６によ
り論理がとられ障害判定フリップフロップ（ＶＦＤ）１
５が点灯し、制御線７０により診断プロセッサ部６に報
告される。
【００３２】この報告を受けると診断プロセッサ部６は
重障害と判断し、このアドレスに対して診断リード要求
は行わず、メモリ装置４以外の障害が発生した場合の動
作と同様にしてメモリ装置４内の重要部分を格納後、プ
ロセッサ部５にはイニシャライズ指示は送出せず、上位
装置に対して動作停止状態であることを制御線６６によ
り報告する。
重障害と判断し、このアドレスに対して診断リード要求
は行わず、メモリ装置４以外の障害が発生した場合の動
作と同様にしてメモリ装置４内の重要部分を格納後、プ
ロセッサ部５にはイニシャライズ指示は送出せず、上位
装置に対して動作停止状態であることを制御線６６によ
り報告する。
【００３３】
【発明の効果】以上説明したように本発明によれば、メ
モリ装置アクセス時の障害を判定する障害判定ビットを
設け同一のアドレスの障害に対して無駄な処理を行わな
いようにすることにより、復旧処理の回数を減らし、メ
モリ装置および装置全体の信頼度を高める効果がある。
モリ装置アクセス時の障害を判定する障害判定ビットを
設け同一のアドレスの障害に対して無駄な処理を行わな
いようにすることにより、復旧処理の回数を減らし、メ
モリ装置および装置全体の信頼度を高める効果がある。
【００３４】
【図１】 本発明実施例の構成を示すブロック図。
【図２】 本発明実施例の診断プロセッサ部の動作の
流れを示すフローチャート。
流れを示すフローチャート。
１ ソフトウェア制御部
２ 演算処理部
３ メモリ制御部
４ メモリ装置
５ プロセッサ部
６ 診断プロセッサ部
７ アドレスレジスタ（ＡＤＲ）
８ アドレスセレクタ（ＡＤＸ）
９ ライトデータレジスタ（ＷＤＲ）１０ ライト
データセレクタ（ＷＤＸ）１１ 障害検出回路 １２ 障害表示フリップフロップ（ＥＩＦ）１３
リードデータレジスタ（ＲＤＲ）１４ 障害判定フリ
ップフロップ（ＶＦ）１５ 障害判定フリップフロッ
プ（ＶＦＤ）１６ ゲート
データセレクタ（ＷＤＸ）１１ 障害検出回路 １２ 障害表示フリップフロップ（ＥＩＦ）１３
リードデータレジスタ（ＲＤＲ）１４ 障害判定フリ
ップフロップ（ＶＦ）１５ 障害判定フリップフロッ
プ（ＶＦＤ）１６ ゲート
Claims (2)
- 【請求項１】 ソフトウェア命令を実行するプロセッ
サ部と、このプロセッサ部の診断制御を行う診断プロセ
ッサ部とが接続され、前記プロセッサ部に、データを記
憶するメモリ装置と、このメモリ装置を制御するメモリ
制御部と、ソフトウェアを制御するソフトウェア制御部
と、データの演算処理を行う演算処理部とを備えた情報
処理装置において、前記プロセッサ部に、前記メモリ装
置からデータを読み出すときに発生する障害を検出する
障害検出手段と、障害が検出されたときに前記診断プロ
セッサに障害を報告する手段と、前記診断プロセッサ部
が前記メモリ装置から診断読み出しを行うための診断ア
ドレスパスに切り替える手段と、障害の発生したアドレ
スを保持する手段とを備え、前記診断プロセッサ部に、
前記障害検出手段が前記診断アドレスパスを介して障害
の発生したアドレスを読み出して障害を検出したときに
、その障害を重障害と判断して動作を停止し、上位装置
に対して動作停止を報告する手段と、前記障害検出手段
が障害を検出しなかったときに、その障害を軽障害と判
断し前記プロセッサ部に対してイニシャライズ指示を送
出する手段とを含み、さらに、前記プロセッサ部に、イ
ニシャライズ指示による初期化後に前記メモリ装置にソ
フトウェアをロードするとき障害の発生したアドレスに
対して障害の有無を判定する手段と、障害判定の内容に
より動作を停止するか、イニシャライズ指示を送出する
かを切り分ける手段とを備えたことを特徴とする情報処
理装置。 - 【請求項２】 前記障害を報告する手段はフリップフ
ロップであり、前記診断アドレスパスに切り替える手段
はアドレスセレクタであり、前記障害の発生したアドレ
スを保持する手段はアドレスレジスタである請求項１記
載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409975A JPH04213735A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409975A JPH04213735A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213735A true JPH04213735A (ja) | 1992-08-04 |
Family
ID=18519218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2409975A Pending JPH04213735A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04213735A (ja) |
-
1990
- 1990-12-10 JP JP2409975A patent/JPH04213735A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04338849A (ja) | 記憶エラー訂正方法及び過剰エラー状態を報告する方法 | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| US5261084A (en) | Error judgment method | |
| JPH04213735A (ja) | 情報処理装置 | |
| JPH0529934B2 (ja) | ||
| JPH03204732A (ja) | 情報処理装置 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPH04372033A (ja) | 障害処理方式 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPH03182948A (ja) | 障害処理方法 | |
| JPH0230060B2 (ja) | ||
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| KR100449693B1 (ko) | Cpu내의쓰기버퍼데이터보존장치및그방법 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JPH05108498A (ja) | 障害処理方式 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPH04147355A (ja) | 障害処理方式 | |
| JPS59207099A (ja) | 情報処理装置 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPS60110047A (ja) | エラ−訂正方式 | |
| JPH0235547A (ja) | スタテイツクｒａｍブロツク試験方式 | |
| JP2000155699A (ja) | Ｄｍａ診断装置 |