JPH04147355A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH04147355A JPH04147355A JP2271767A JP27176790A JPH04147355A JP H04147355 A JPH04147355 A JP H04147355A JP 2271767 A JP2271767 A JP 2271767A JP 27176790 A JP27176790 A JP 27176790A JP H04147355 A JPH04147355 A JP H04147355A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- storage device
- processor unit
- fault
- diagnostic processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract description 4
- 101100277810 Arabidopsis thaliana DIR6 gene Proteins 0.000 abstract description 3
- 230000010365 information processing Effects 0.000 description 4
- 101710163391 ADP-ribosyl cyclase/cyclic ADP-ribose hydrolase Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は障害処理方式に関し、特に記憶装置アクセス時
における障害処理方式に関する。
における障害処理方式に関する。
従来、この種の障害処理方式は、記憶装置アクセス時に
障害を検出しなとき診断プロセッサ部はプロセッサ部に
対して、初期状態に戻して処理を続行させ（復旧処理）
、再度障害の発生したアドレスをアクセスしたとき障害
を検出したときも再度初期状態に戻して処理を続行させ
、幾度もこの復旧処理を繰り返したのち、この障害が重
障害であると判断してプロセッサ部を停止させていた。
障害を検出しなとき診断プロセッサ部はプロセッサ部に
対して、初期状態に戻して処理を続行させ（復旧処理）
、再度障害の発生したアドレスをアクセスしたとき障害
を検出したときも再度初期状態に戻して処理を続行させ
、幾度もこの復旧処理を繰り返したのち、この障害が重
障害であると判断してプロセッサ部を停止させていた。
一方、ある種の障害処理方式においては、マイクロプロ
グラムなどを格納する記憶装置に対してはＥ ＣＣ（Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔ、 Ｃｏｎｔｒｏｌｌｅｒ）
などを採用することによりエラー訂正を行いプロセッサ
部の処理を継続していた。
グラムなどを格納する記憶装置に対してはＥ ＣＣ（Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔ、 Ｃｏｎｔｒｏｌｌｅｒ）
などを採用することによりエラー訂正を行いプロセッサ
部の処理を継続していた。
上述した従来の障害処理方式は、障害を検出したとき、
診断プロセッサ部は障害を軽障害と判断してプロセッサ
部を復旧させ、幾度となくその後日処理動作を繰り返し
な後にこの障害を重障害と判断してプロセッサ部の動作
を停止させていたため信頼性が著しく低下するという欠
点があった。
診断プロセッサ部は障害を軽障害と判断してプロセッサ
部を復旧させ、幾度となくその後日処理動作を繰り返し
な後にこの障害を重障害と判断してプロセッサ部の動作
を停止させていたため信頼性が著しく低下するという欠
点があった。
また、ＥＣＣなとを用いることにより膨大なハードウェ
アが必要であり、制御か複雑であるという欠点があった
。
アが必要であり、制御か複雑であるという欠点があった
。
本発明の障害処理方式は、ソフトウェアを格納する第１
の記憶装置とマイクロプロクラムを格納する第２の記憶
装置とを持ち前記マイクロプロクラムの制御により前記
ソフトウェアを実行するプロセッサ部と、前記プロセッ
サ部の診断制御を行う診断プロセッサ部とで構成され、
障害処理を前記診断プロセッサ部に委ねる障害処理方式
であって、前記第１の記憶装置の空き領域には予め前記
マイクロプログラムを格納しておき、前記第２の記憶装
置には過去の障害情報を示す障害判断ピッ１−を設け、
前記第２の記憶装置から読出し動作を実行したときの内
容を保持する第１の保持手段と、この第１の保持手段の
障害を検出する障害検出手段と、前記障害検出手段によ
り障害を検出したとき前記障害判断ビットが無効のとき
の前記診断プロセッサ部に対して障害を報告する第１の
報告手段と、有効のときの前記診断プロセッサ部に対し
て障害を報告する第２の報告手段と、前記診断プロセッ
サ部から前記第１の記憶装置に対して読出しを行うため
のアドレスパスに切り替える第１の切替え手段と、前記
第１の記憶装置から読み出した内容を保持する第２の保
持手段と、前記診断プロセッサ部から送られてくる前記
障害判断ビットを保持する第３の保持手段と、前記第１
の記憶装置から読み出した内容と前記障害判断ビットを
前記第２の記憶装置に書き込み前記第２の記憶装置の内
容と前記書き込んだ内容とを切り替える第２の切替え手
段とを備える。
の記憶装置とマイクロプロクラムを格納する第２の記憶
装置とを持ち前記マイクロプロクラムの制御により前記
ソフトウェアを実行するプロセッサ部と、前記プロセッ
サ部の診断制御を行う診断プロセッサ部とで構成され、
障害処理を前記診断プロセッサ部に委ねる障害処理方式
であって、前記第１の記憶装置の空き領域には予め前記
マイクロプログラムを格納しておき、前記第２の記憶装
置には過去の障害情報を示す障害判断ピッ１−を設け、
前記第２の記憶装置から読出し動作を実行したときの内
容を保持する第１の保持手段と、この第１の保持手段の
障害を検出する障害検出手段と、前記障害検出手段によ
り障害を検出したとき前記障害判断ビットが無効のとき
の前記診断プロセッサ部に対して障害を報告する第１の
報告手段と、有効のときの前記診断プロセッサ部に対し
て障害を報告する第２の報告手段と、前記診断プロセッ
サ部から前記第１の記憶装置に対して読出しを行うため
のアドレスパスに切り替える第１の切替え手段と、前記
第１の記憶装置から読み出した内容を保持する第２の保
持手段と、前記診断プロセッサ部から送られてくる前記
障害判断ビットを保持する第３の保持手段と、前記第１
の記憶装置から読み出した内容と前記障害判断ビットを
前記第２の記憶装置に書き込み前記第２の記憶装置の内
容と前記書き込んだ内容とを切り替える第２の切替え手
段とを備える。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図である。
ク図である。
ここて、本実施例の情報処理装置はプロセッサ部１と、
診断プロセッサ部２とで構成される。
診断プロセッサ部２とで構成される。
プロセッサ部１内には、比較的大容量でソフトウェアを
格納し空き領域にはマイクロ命令を格納している記憶装
置（以下ＬＭ）３とマイクロ命令を格納した記憶袋Ｎ（
以下Ｃ３Ｍ）４の２つの記憶装置がある。
格納し空き領域にはマイクロ命令を格納している記憶装
置（以下ＬＭ）３とマイクロ命令を格納した記憶袋Ｎ（
以下Ｃ３Ｍ）４の２つの記憶装置がある。
まず通常の動作について説明する。
プロセッサ部１内の演算処理部１４は信号線６５を通し
てアドレスをアドレスレジスタ（以下ＡＤＲＣ）７に送
ってＣ３Ｍ４の内容を読み出し、この内容は信号線５３
を通してデータセレクタ（以下ＤＢＸ）１３からデータ
レジスタ（以下Ｃ３Ｒ）８に格納される。格納されたマ
イクロ命令は信号線５４を通して演算処理部４に送られ
て演算処理部１４を制御する。
てアドレスをアドレスレジスタ（以下ＡＤＲＣ）７に送
ってＣ３Ｍ４の内容を読み出し、この内容は信号線５３
を通してデータセレクタ（以下ＤＢＸ）１３からデータ
レジスタ（以下Ｃ３Ｒ）８に格納される。格納されたマ
イクロ命令は信号線５４を通して演算処理部４に送られ
て演算処理部１４を制御する。
一方、ソフトウェア命令は信号線６４を通してアドレス
セレクタ（以下ＡＤＸ＞１．２からアドレスレジスタ（
以下ＡＤＲＬ）５に格納され、ＬＭ３をアクセスしてソ
フトウェア命令を読み出し、このソフトウェア命令は信
号線５１を通してデータレジスタ（以下ＤＩＲ＞６に格
納される。格納されたソフトウェア命令は信号線５２を
通して演算処理部］４に送られて処理される。
セレクタ（以下ＡＤＸ＞１．２からアドレスレジスタ（
以下ＡＤＲＬ）５に格納され、ＬＭ３をアクセスしてソ
フトウェア命令を読み出し、このソフトウェア命令は信
号線５１を通してデータレジスタ（以下ＤＩＲ＞６に格
納される。格納されたソフトウェア命令は信号線５２を
通して演算処理部］４に送られて処理される。
次にＣ３Ｍ４からマイクロ命令を読みだしたときに障害
が発生した場合の動作について説明する。
が発生した場合の動作について説明する。
演算処理部１４はＡＤＲＣ７のアドレスを信号線６５に
より更新させながら次々にマイクロ命令に制御されなが
らソフトウェア命令を実行する。
より更新させながら次々にマイクロ命令に制御されなが
らソフトウェア命令を実行する。
ソフトウェア命令を実行していく途中、障害検出回路（
以下ＤＥＴ）１５によりマイクロ命令に障害を検出した
ときは以下の動作を行う。
以下ＤＥＴ）１５によりマイクロ命令に障害を検出した
ときは以下の動作を行う。
Ｃ８Ｒ８内の最下位ビットが「０」のときは、ゲート１
８の出力５７とＤＥＴｌ、５の出力５５はゲート１７で
論理積がとられてエラー表示Ｆ／Ｆ（以下ＥＩＦＡ）１
０を表示させ、信号線６１を通して診断プロセッサ部２
に報告される。ＰＩＦＡＩＯは診断プロセッサ部２から
保持解除指示信号６７が送られてくるまで保持している
。
８の出力５７とＤＥＴｌ、５の出力５５はゲート１７で
論理積がとられてエラー表示Ｆ／Ｆ（以下ＥＩＦＡ）１
０を表示させ、信号線６１を通して診断プロセッサ部２
に報告される。ＰＩＦＡＩＯは診断プロセッサ部２から
保持解除指示信号６７が送られてくるまで保持している
。
また、障害の発生したアドレスは信号線６８を通して診
断プロセッサ部２に送られる。
断プロセッサ部２に送られる。
診断プロセッサ部２は報告を受は取ると、信号線６３を
通してアドレスをＡＤＸ１２に対して送出し、ＡＤχ１
２からＡＤＲＬ５に格納され、ＬＭ３をアクセスしてマ
イクロ命令を読み出し、信号線５１を通してＤＩＲ６に
格納させる。これと同時に信号線６２を通して障害判断
Ｆ／Ｆ （以下ＤＩＲＶ）１．１を表示させる。
通してアドレスをＡＤＸ１２に対して送出し、ＡＤχ１
２からＡＤＲＬ５に格納され、ＬＭ３をアクセスしてマ
イクロ命令を読み出し、信号線５１を通してＤＩＲ６に
格納させる。これと同時に信号線６２を通して障害判断
Ｆ／Ｆ （以下ＤＩＲＶ）１．１を表示させる。
ＤＩＲ６に格納されたマイクロ命令と障害判断ビットは
それぞれ信号線５２．信号線６６を通してＣ３Ｍ４に格
納される。これと同時に信号線５２、信号線６６を通し
てＣＳ Ｒ，８に格納される。
それぞれ信号線５２．信号線６６を通してＣ３Ｍ４に格
納される。これと同時に信号線５２、信号線６６を通し
てＣＳ Ｒ，８に格納される。
診断プロセッサ部２は保持解除指示信号６７を出力して
ＥＩＦＡＩＯをクリアする。
ＥＩＦＡＩＯをクリアする。
格納されたマイクロ命令は信号線５４を通して演算処理
部１４に送られて処理が再開される。この処理が再開さ
れるまで演算処理部１４は一時的に処理を停止させる。
部１４に送られて処理が再開される。この処理が再開さ
れるまで演算処理部１４は一時的に処理を停止させる。
次に、Ｃ３Ｒ８内の最下位ビットがｒｌＪのときは、ゲ
ート１８の出力５８とＤＥＴｌ５の出力５５はゲート１
６で論理積がとられてエラー表示Ｆ／Ｆ （以下ＥＩＦ
Ｂ）９を表示させ、信号線６０を通して診断プロセッサ
部２に報告される。
ート１８の出力５８とＤＥＴｌ５の出力５５はゲート１
６で論理積がとられてエラー表示Ｆ／Ｆ （以下ＥＩＦ
Ｂ）９を表示させ、信号線６０を通して診断プロセッサ
部２に報告される。
ＦＩＦＢ９は診断プロセッサ部２から初期化指示が送ら
れてくるまで保持する。
れてくるまで保持する。
診断プロセッサ部２は、報告を受は取ると、プロセッサ
部１が重障害であると判断して処理動作を停止させる。
部１が重障害であると判断して処理動作を停止させる。
以上説明したように本発明は、ラフ１〜ウエアを格納す
る記憶装置の空き領域を使用して、そこにマイクロプロ
グラムを格納し、マイクロプログラムが格納されている
記憶装置をアクセスしたときに障害を検出すると、障害
判断ビットによりそのアドレスが過去に障害か発生して
いたかを判断し、発生していなけれは再格納し、再度同
一アドレスに障害が発生するまて処理動作を停止させず
、複数回復旧処理を実行させないなめ、無駄な処理を行
わず、情報処理装置の信頼性を高めることができ、また
ＥＣＣを使用していないためハードウェアを削減するこ
とができるという効果を有する。
る記憶装置の空き領域を使用して、そこにマイクロプロ
グラムを格納し、マイクロプログラムが格納されている
記憶装置をアクセスしたときに障害を検出すると、障害
判断ビットによりそのアドレスが過去に障害か発生して
いたかを判断し、発生していなけれは再格納し、再度同
一アドレスに障害が発生するまて処理動作を停止させず
、複数回復旧処理を実行させないなめ、無駄な処理を行
わず、情報処理装置の信頼性を高めることができ、また
ＥＣＣを使用していないためハードウェアを削減するこ
とができるという効果を有する。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図である。 １・・・プロセッサ部、２・・・診断プロセッサ部、３
・・・記憶装置（ＬＭ）、４・・・記憶装置（Ｃ８Ｍ）
、５・・・アドレスレジスタ（ＡＤＲ，Ｌ）、６・・デ
ータレジスタ（ＤＩＲ）、７・・・アドレスレジスタ（
ＡＤＲＣ） 、８・・・データレジスタ（Ｃ３Ｒ）、９
・・・エラー表示Ｆ／Ｆ （Ｅ Ｉ ＦＢ）、］、Ｏ・
・・エラ−表示Ｆ／Ｆ （Ｅ Ｉ ＦＡ） 、１１・・
・障害表示Ｆ／Ｆ （ＤＩＲＶ）、１２・・・アドレス
セレクタ（ＡＤＸ）、１３・・・データセレクタ（ＤＢ
Ｘ）、１４・・演算処理部、１５・・・障害検出回路（
ＤＥＴ）、１６、〜１−８・・・ゲート。
ク図である。 １・・・プロセッサ部、２・・・診断プロセッサ部、３
・・・記憶装置（ＬＭ）、４・・・記憶装置（Ｃ８Ｍ）
、５・・・アドレスレジスタ（ＡＤＲ，Ｌ）、６・・デ
ータレジスタ（ＤＩＲ）、７・・・アドレスレジスタ（
ＡＤＲＣ） 、８・・・データレジスタ（Ｃ３Ｒ）、９
・・・エラー表示Ｆ／Ｆ （Ｅ Ｉ ＦＢ）、］、Ｏ・
・・エラ−表示Ｆ／Ｆ （Ｅ Ｉ ＦＡ） 、１１・・
・障害表示Ｆ／Ｆ （ＤＩＲＶ）、１２・・・アドレス
セレクタ（ＡＤＸ）、１３・・・データセレクタ（ＤＢ
Ｘ）、１４・・演算処理部、１５・・・障害検出回路（
ＤＥＴ）、１６、〜１−８・・・ゲート。
Claims (1)
- ソフトウェアを格納する第１の記憶装置とマイクロプロ
グラムを格納する第２の記憶装置とを持ち前記マイクロ
プログラムの制御により前記ソフトウェアを実行するプ
ロセッサ部と、前記プロセッサ部の診断制御を行う診断
プロセッサ部とで構成され、障害処理を前記診断プロセ
ッサ部に委ねる障害処理方式であって、前記第１の記憶
装置の空き領域には予め前記マイクロプログラムを格納
しておき、前記第２の記憶装置には過去の障害情報を示
す障害判断ビットを設け、前記第２の記憶装置から読出
し動作を実行したときの内容を保持する第１の保持手段
と、この第１の保持手段の障害を検出する障害検出手段
と、前記障害検出手段により障害を検出したとき前記障
害判断ビットが無効のときの前記診断プロセッサ部に対
して障害を報告する第１の報告手段と、有効のときの前
記診断プロセッサ部に対して障害を報告する第２の報告
手段と、前記診断プロセッサ部から前記第１の記憶装置
に対して読出しを行うためのアドレスパスに切り替える
第１の切替え手段と、前記第１の記憶装置から読み出し
た内容を保持する第２の保持手段と、前記診断プロセッ
サ部から送られてくる前記障害判断ビットを保持する第
３の保持手段と、前記第１の記憶装置から読み出した内
容と前記障害判断ビットを前記第２の記憶装置に書き込
み前記第２の記憶装置の内容と前記書き込んだ内容とを
切り替える第２の切替え手段とを備え、前記第１の報告
手段により報告を受けた前記診断プロセッサ部は前記プ
ロセッサ部を軽障害と判断してその処理を一時停止させ
、前記第１の切替え手段により前記第１の記憶装置を読
み出して前記第２の記憶装置に書き込むと同時に前記第
２の記憶装置の内容と前記第２の切替え手段により前記
第１の保持手段に格納して前記プロセッサ部の処理を再
開し、前記第２の報告手段により報告を受けた前記診断
プロセッサ部は前記プロセッサ部が重障害であると判断
してその処理を停止させることを特徴とする障害処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271767A JPH04147355A (ja) | 1990-10-09 | 1990-10-09 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271767A JPH04147355A (ja) | 1990-10-09 | 1990-10-09 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04147355A true JPH04147355A (ja) | 1992-05-20 |
Family
ID=17504561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271767A Pending JPH04147355A (ja) | 1990-10-09 | 1990-10-09 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04147355A (ja) |
-
1990
- 1990-10-09 JP JP2271767A patent/JPH04147355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| JPH0253809B2 (ja) | ||
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JPH0581143A (ja) | メモリアレイのアドレスと中味とをチエツクする装置及び方法 | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| JPS6218057B2 (ja) | ||
| JPH04147355A (ja) | 障害処理方式 | |
| JP2636101B2 (ja) | デバッグ支援装置 | |
| JPH05108498A (ja) | 障害処理方式 | |
| US4916703A (en) | Handling errors in the C bit of a storage key | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH01309421A (ja) | 誤り訂正方式 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH04239923A (ja) | ソフトビジブルレジスタのエラー回復方式 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPH04213735A (ja) | 情報処理装置 | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPH0230060B2 (ja) | ||
| JPH06161804A (ja) | 情報処理装置 | |
| JPH05314017A (ja) | データリカバリ方式 | |
| JPH04153754A (ja) | 記憶制御方式 | |
| JPH0135369B2 (ja) | ||
| JPH039433A (ja) | 情報処理装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH0452742A (ja) | 記憶装置異常検出回路 |