JPH05108498A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH05108498A JPH05108498A JP3266615A JP26661591A JPH05108498A JP H05108498 A JPH05108498 A JP H05108498A JP 3266615 A JP3266615 A JP 3266615A JP 26661591 A JP26661591 A JP 26661591A JP H05108498 A JPH05108498 A JP H05108498A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- storage device
- failure
- unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【構成】ソフトウェアを格納するＬＭ３の空き領域を使
用して、そこにマイクロプログラムを格納し、マイクロ
プログラムが格納されているＣＳＭ４をアクセスしたと
きに障害を検出すると、障害判断ビットによりそのアド
レスが過去に障害が発生していたかを判断し、発生して
いなければ再格納し、再度同一アドレスに障害が発生す
るまで処理動作を停止させない。 【効果】復旧処理を複数回実行するような無駄な処理を
行わず、情報処理装置の信頼性を高めることができる。
またＥＣＣを使用していないため、ハードウェアを削減
することができる。さらに複数の障害判断ビットを設
け、障害発生時にその発生したワードのみのデータ転送
を行い、データ転送を複数回行うことをしないので、処
理速度の低下を防ぐことができる。
用して、そこにマイクロプログラムを格納し、マイクロ
プログラムが格納されているＣＳＭ４をアクセスしたと
きに障害を検出すると、障害判断ビットによりそのアド
レスが過去に障害が発生していたかを判断し、発生して
いなければ再格納し、再度同一アドレスに障害が発生す
るまで処理動作を停止させない。 【効果】復旧処理を複数回実行するような無駄な処理を
行わず、情報処理装置の信頼性を高めることができる。
またＥＣＣを使用していないため、ハードウェアを削減
することができる。さらに複数の障害判断ビットを設
け、障害発生時にその発生したワードのみのデータ転送
を行い、データ転送を複数回行うことをしないので、処
理速度の低下を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は障害処理方式に関し、特
に記憶装置アクセス時における障害処理方式に関する。
に記憶装置アクセス時における障害処理方式に関する。
【０００２】
【従来の技術】従来、この種の障害処理方式は、記憶装
置アクセス時に障害を検出したとき診断プロセッサ部は
プロセッサ部に対して初期状態に戻して処理を続行させ
（復旧処理）、再度障害の発生したアドレスをアクセス
したときは障害を検出しても再度初期状態に戻して処理
を続行させ、幾度もこの復旧処理を繰り返したのち、こ
の障害が重障害であると判断してプロセッサ部を停止さ
せていた。
置アクセス時に障害を検出したとき診断プロセッサ部は
プロセッサ部に対して初期状態に戻して処理を続行させ
（復旧処理）、再度障害の発生したアドレスをアクセス
したときは障害を検出しても再度初期状態に戻して処理
を続行させ、幾度もこの復旧処理を繰り返したのち、こ
の障害が重障害であると判断してプロセッサ部を停止さ
せていた。
【０００３】また、この種の障害処理方式においては、
マイクロプログラムなどを格納する記憶装置に対しては
ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｅｃｔ Ｃｏｄｅ）回路な
どを採用することによりエラー訂正を行ってプロセッサ
部の処理を継続していた。
マイクロプログラムなどを格納する記憶装置に対しては
ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｅｃｔ Ｃｏｄｅ）回路な
どを採用することによりエラー訂正を行ってプロセッサ
部の処理を継続していた。
【０００４】さらに、ある種の情報処理装置では、複数
の転送単位で１ワードが構成された記憶装置において障
害判断ビットが唯一のビットしかなく、障害が発生した
ときデータを転送するのにデータ転送を複数回行い障害
判断ビットを有効“１”にしていた。
の転送単位で１ワードが構成された記憶装置において障
害判断ビットが唯一のビットしかなく、障害が発生した
ときデータを転送するのにデータ転送を複数回行い障害
判断ビットを有効“１”にしていた。
【０００５】
【発明が解決しようとする課題】上述した従来の障害処
理方式は、障害を検出したとき、診断プロセッサ部は障
害をまず軽障害と判断してプロセッサ部を復旧させ、幾
度となくその復旧処理動作を繰り返した後、障害を重障
害と判断してプロセッサ部の動作を停止させていたた
め、信頼性が著しく低下するという欠点がり、またＥＣ
Ｃなどを用いる方式では膨大なハードウェアが必要であ
り、制御が複雑であるという欠点があった。さらに障害
が発生したときデータ転送を複数回行う方式では処理速
度が低下するという欠点があった。
理方式は、障害を検出したとき、診断プロセッサ部は障
害をまず軽障害と判断してプロセッサ部を復旧させ、幾
度となくその復旧処理動作を繰り返した後、障害を重障
害と判断してプロセッサ部の動作を停止させていたた
め、信頼性が著しく低下するという欠点がり、またＥＣ
Ｃなどを用いる方式では膨大なハードウェアが必要であ
り、制御が複雑であるという欠点があった。さらに障害
が発生したときデータ転送を複数回行う方式では処理速
度が低下するという欠点があった。
【０００６】
【課題を解決するための手段】本発明の障害処理方式
は、ソフトウェアを格納する第１の記憶装置とマイクロ
プログラムを格納する第２の記憶装置と、前記マイクロ
プログラムの制御により前記ソフトウェアを実行するプ
ロセッサ部と、前記プロセッサ部の診断制御を行う診断
プロセッサ部とで構成され、障害処理を前記診断プロセ
ッサ部に委ねる障害処理方式であって、前記第１の記憶
装置の空き領域には予めマイクロプログラムを格納して
おき、前記第２の記憶装置には転送単位ごとに過去の障
害情報を示す障害判断ビットを設け、前記第２の記憶装
置から読み出した内容を保持する第１の保持手段と、こ
の第１の保持手段の障害を転送単位ごとに検出する障害
検出手段と、前記障害検出手段により障害を検出したと
き前記障害判断ビットが無効であれば前記診断プロセッ
サ部に対して障害を報告する第１の障害報告手段および
有効であれば前記診断プロセッサ部に対して障害を報告
する第２の障害報告手段と、前記診断プロセッサ部から
前記第１の記憶装置に対して読出しを行うためのアドレ
スパスに切り替えるアドレス切替手段と、前記第１の記
憶装置から読み出した内容を保持する第２の保持手段
と、前記診断プロセッサ部から送られてくる転送単位ご
との前記障害判断ビットを保持する第３の保持手段と、
前記第１の記憶装置から読み出した内容と前記障害判断
ビットとを前記第２の記憶装置に書き込んで前記第２の
記憶装置の内容と前記書き込んだ内容とを切り替えるデ
ータ切替手段とを備え、前記第１の障害報告手段により
報告を受けた前記診断プロセッサ部は前記プロセッサ部
を軽障害と判断して処理を一時停止させるとともにどの
転送単位かを判断し、前記アドレス切替手段によりアド
レスを前記プロセッサ部に送出して前記第１の記憶装置
を読み出し、前記第２の記憶装置の所定の転送単位に書
き込むとともに前記データ切替手段により前記第１の保
持手段に格納した後、前記プロセッサ部の処理を再開
し、前記診断プロセッサ部が前記第２の障害報告手段に
より報告を受けたとき前記プロセッサ部は重障害と判断
して処理を停止させることを特徴とする。
は、ソフトウェアを格納する第１の記憶装置とマイクロ
プログラムを格納する第２の記憶装置と、前記マイクロ
プログラムの制御により前記ソフトウェアを実行するプ
ロセッサ部と、前記プロセッサ部の診断制御を行う診断
プロセッサ部とで構成され、障害処理を前記診断プロセ
ッサ部に委ねる障害処理方式であって、前記第１の記憶
装置の空き領域には予めマイクロプログラムを格納して
おき、前記第２の記憶装置には転送単位ごとに過去の障
害情報を示す障害判断ビットを設け、前記第２の記憶装
置から読み出した内容を保持する第１の保持手段と、こ
の第１の保持手段の障害を転送単位ごとに検出する障害
検出手段と、前記障害検出手段により障害を検出したと
き前記障害判断ビットが無効であれば前記診断プロセッ
サ部に対して障害を報告する第１の障害報告手段および
有効であれば前記診断プロセッサ部に対して障害を報告
する第２の障害報告手段と、前記診断プロセッサ部から
前記第１の記憶装置に対して読出しを行うためのアドレ
スパスに切り替えるアドレス切替手段と、前記第１の記
憶装置から読み出した内容を保持する第２の保持手段
と、前記診断プロセッサ部から送られてくる転送単位ご
との前記障害判断ビットを保持する第３の保持手段と、
前記第１の記憶装置から読み出した内容と前記障害判断
ビットとを前記第２の記憶装置に書き込んで前記第２の
記憶装置の内容と前記書き込んだ内容とを切り替えるデ
ータ切替手段とを備え、前記第１の障害報告手段により
報告を受けた前記診断プロセッサ部は前記プロセッサ部
を軽障害と判断して処理を一時停止させるとともにどの
転送単位かを判断し、前記アドレス切替手段によりアド
レスを前記プロセッサ部に送出して前記第１の記憶装置
を読み出し、前記第２の記憶装置の所定の転送単位に書
き込むとともに前記データ切替手段により前記第１の保
持手段に格納した後、前記プロセッサ部の処理を再開
し、前記診断プロセッサ部が前記第２の障害報告手段に
より報告を受けたとき前記プロセッサ部は重障害と判断
して処理を停止させることを特徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す情報処理装置のブロ
ック図、図２は図１における診断プロセッサ部の動作フ
ローを示す図である。
る。図１は本発明の一実施例を示す情報処理装置のブロ
ック図、図２は図１における診断プロセッサ部の動作フ
ローを示す図である。
【０００８】本実施例の情報処理装置はプロセッサ部１
と、診断プロセッサ部２とで構成される。プロセッサ部
１内には、比較的大容量でソフトウェアを格納し空き領
域にはマイクロ命令を格納している記憶装置３（ＬＭ）
とマイクロ命令を格納した記憶装置４（ＣＳＭ）の２つ
の記憶装置がある。
と、診断プロセッサ部２とで構成される。プロセッサ部
１内には、比較的大容量でソフトウェアを格納し空き領
域にはマイクロ命令を格納している記憶装置３（ＬＭ）
とマイクロ命令を格納した記憶装置４（ＣＳＭ）の２つ
の記憶装置がある。
【０００９】先ず本実施例の通常の動作について説明す
る。プロセッサ部１内の演算処理部２８は信号線７６を
通してアドレスセレクタ（ＡＢＸ）１６からアドレスレ
ジスタ（ＡＤＲＣ）７にアドレスを送り、ＣＳＭ４の内
容のマイクロ命令を読み出し、これを信号線５３を通し
てデータセレクタ（ＤＢＸ）１７からデータレジスタ
（ＣＳＲ）９に格納する。格納されたマイクロ命令は信
号線６０を通して演算処理部２８へ送られ演算処理部２
８を制御する。また、ソフトウェア命令は信号線７７を
通してアドレスセレクタ（ＡＤＸ）１５からアドレスレ
ジスタ（ＡＤＲＬ）５に格納され、ＬＭ３をアクセスし
てソフトウェア命令を読み出し、これを信号線５１を通
してデータレジスタ（ＤＩＲ）６に格納する。格納され
たソフトウェア命令は信号線５２を通して演算処理部２
８に送られて処理される。
る。プロセッサ部１内の演算処理部２８は信号線７６を
通してアドレスセレクタ（ＡＢＸ）１６からアドレスレ
ジスタ（ＡＤＲＣ）７にアドレスを送り、ＣＳＭ４の内
容のマイクロ命令を読み出し、これを信号線５３を通し
てデータセレクタ（ＤＢＸ）１７からデータレジスタ
（ＣＳＲ）９に格納する。格納されたマイクロ命令は信
号線６０を通して演算処理部２８へ送られ演算処理部２
８を制御する。また、ソフトウェア命令は信号線７７を
通してアドレスセレクタ（ＡＤＸ）１５からアドレスレ
ジスタ（ＡＤＲＬ）５に格納され、ＬＭ３をアクセスし
てソフトウェア命令を読み出し、これを信号線５１を通
してデータレジスタ（ＤＩＲ）６に格納する。格納され
たソフトウェア命令は信号線５２を通して演算処理部２
８に送られて処理される。
【００１０】次にＣＳＭ４からマイクロ命令を読み出し
たときに障害が発生した場合の動作について説明する。
演算処理部２８はＡＤＲＣ７のアドレスを信号線７７に
より更新させながら次々にマイクロ命令に制御されてソ
フトウェア命令を実行する。ソフトウェア命令を実行し
ていく途中、ＵＰＰＥＲ側の障害検出回路１８もしくは
ＬＯＷＥＲ側の障害検出回路１９によりマイクロ命令に
障害を検出すると、以下の動作を行う。
たときに障害が発生した場合の動作について説明する。
演算処理部２８はＡＤＲＣ７のアドレスを信号線７７に
より更新させながら次々にマイクロ命令に制御されてソ
フトウェア命令を実行する。ソフトウェア命令を実行し
ていく途中、ＵＰＰＥＲ側の障害検出回路１８もしくは
ＬＯＷＥＲ側の障害検出回路１９によりマイクロ命令に
障害を検出すると、以下の動作を行う。
【００１１】ＣＳＲ９内のＶ０が「０」のとき、ゲート
２０の出力６５と障害検出回路１８の出力６３はアンド
ゲート２３で論理積がとられエラー表示Ｆ／Ｆ（ＥＩＦ
Ａ）１０を表示させ、信号線７２を通して診断プロセッ
サ部２に報告される。ＥＩＦＡ１０は診断プロセッサ部
２から保持解除指示信号７４が送られてくるまで保持し
ている。また、障害の発生したアドレスはアドレスレジ
スタ（ＡＤＲＣＤ）８を通して信号線７５により診断プ
ロセッサ部２に送られる。同様にしてＣＳＲ８内のＶ１
が「０」のとき、ゲート２１の出力６８と障害検出回路
１９の出力６６はアンドゲート２５で論理積がとられて
エラー表示Ｆ／Ｆ（ＥＩＦＢ）１１を表示させ、信号線
７３を通して診断プロセッサ部２に報告される。ＥＩＦ
Ａ１１は診断プロセッサ部２から保持解除指示信号が信
号線７５に送られてくるまで保持している。また、障害
の発生したアドレスはアドレスレジスタ（ＡＤＲＣＤ）
８を通して信号線７５により診断プロセッサ部２に送ら
れる。同時に信号線７２と信号線７３はオアゲート２７
を通り演算処理部２８の動作を停止させる。
２０の出力６５と障害検出回路１８の出力６３はアンド
ゲート２３で論理積がとられエラー表示Ｆ／Ｆ（ＥＩＦ
Ａ）１０を表示させ、信号線７２を通して診断プロセッ
サ部２に報告される。ＥＩＦＡ１０は診断プロセッサ部
２から保持解除指示信号７４が送られてくるまで保持し
ている。また、障害の発生したアドレスはアドレスレジ
スタ（ＡＤＲＣＤ）８を通して信号線７５により診断プ
ロセッサ部２に送られる。同様にしてＣＳＲ８内のＶ１
が「０」のとき、ゲート２１の出力６８と障害検出回路
１９の出力６６はアンドゲート２５で論理積がとられて
エラー表示Ｆ／Ｆ（ＥＩＦＢ）１１を表示させ、信号線
７３を通して診断プロセッサ部２に報告される。ＥＩＦ
Ａ１１は診断プロセッサ部２から保持解除指示信号が信
号線７５に送られてくるまで保持している。また、障害
の発生したアドレスはアドレスレジスタ（ＡＤＲＣＤ）
８を通して信号線７５により診断プロセッサ部２に送ら
れる。同時に信号線７２と信号線７３はオアゲート２７
を通り演算処理部２８の動作を停止させる。
【００１２】診断プロセッサ部２は報告を受け取ると図
２で示した処理フローに従い動作を開始する。先ず信号
線７９を通してＡＤＸ１５を診断アドレス側に切り替え
同時にアドレスを信号線８０によりＡＤＸ１５に送出
し、このアドレスはＡＤＸ１５からＡＤＲＬ５に格納さ
れ、ＬＭ３をアクセスしてマイクロ命令を読出し信号線
５１を通してＤＩＲ６に格納させる。これと同時に、信
号線８１または信号線８２を通して障害判断Ｆ／Ｆ（Ｄ
ＩＲＶＵ）１３または障害判断Ｆ／Ｆ（ＤＩＲＶＬ）１
４を表示させる。
２で示した処理フローに従い動作を開始する。先ず信号
線７９を通してＡＤＸ１５を診断アドレス側に切り替え
同時にアドレスを信号線８０によりＡＤＸ１５に送出
し、このアドレスはＡＤＸ１５からＡＤＲＬ５に格納さ
れ、ＬＭ３をアクセスしてマイクロ命令を読出し信号線
５１を通してＤＩＲ６に格納させる。これと同時に、信
号線８１または信号線８２を通して障害判断Ｆ／Ｆ（Ｄ
ＩＲＶＵ）１３または障害判断Ｆ／Ｆ（ＤＩＲＶＬ）１
４を表示させる。
【００１３】診断プロセッサ部２はＡＢＸ１６を障害の
発生したアドレスに戻すため切替え指示信号を信号線７
８に送出する。ＤＩＲ６に格納されたマイクロ命令と，
ＤＩＲＶＵ１３またはＤＩＲＶＬ１４に格納された障害
判断ビットはそれぞれ信号線５２，信号線５８または信
号線５９を通してＣＳＭ４の障害の発生したアドレスに
格納され、同時に信号線５２，信号線５８または信号線
５９を通してＣＳＲ８に格納される。
発生したアドレスに戻すため切替え指示信号を信号線７
８に送出する。ＤＩＲ６に格納されたマイクロ命令と，
ＤＩＲＶＵ１３またはＤＩＲＶＬ１４に格納された障害
判断ビットはそれぞれ信号線５２，信号線５８または信
号線５９を通してＣＳＭ４の障害の発生したアドレスに
格納され、同時に信号線５２，信号線５８または信号線
５９を通してＣＳＲ８に格納される。
【００１４】診断プロセッサ部２は保持解除指示信号を
信号線７４に送ってＥＩＦＡ１０，ＥＩＦＢ１１をクリ
アする。ＥＩＦＡ１０，ＥＩＦＢ１１がクリアされるこ
とにより演算処理部２８は停止状態が解除される。ＣＳ
Ｒ９に格納されたマイクロ命令は信号線６０を通して演
算処理部２８に送られて処理が再開される。
信号線７４に送ってＥＩＦＡ１０，ＥＩＦＢ１１をクリ
アする。ＥＩＦＡ１０，ＥＩＦＢ１１がクリアされるこ
とにより演算処理部２８は停止状態が解除される。ＣＳ
Ｒ９に格納されたマイクロ命令は信号線６０を通して演
算処理部２８に送られて処理が再開される。
【００１５】ＣＳＲ９内のＶ０が「１」のとき、ゲート
２０の出力６４と障害検出回路１８の出力６３はアンド
ゲート２２で論理積がとられ信号線６９，オアゲート２
６を通してエラー表示Ｆ／Ｆ（ＥＩＦＣ）１２を表示さ
せる。同様にＣＳＲ９内のＶ１が「１」のとき、ゲート
２１の出力６７と障害検出回路１９の出力６６はアンド
ゲート２４で論理積がとられ信号線７０，オアゲート２
６を通してＥＩＦＣ１２を表示させる。ＥＩＦＣ１２は
Ｖ０またはＶ１が「１」のときどちらかのワードに障害
が発生していることを表示するＦ／Ｆである。ＥＩＦＣ
１２が点灯したことは信号線７１を通して診断プロセッ
サ部２に報告される。同時にオアゲート２７を通して演
算処理部２８の動作を停止させる。診断プロセッサ部２
がこの報告を受け取ると、プロセッサ部１は重障害と判
断して上位装置に報告し処理動作を停止させる。
２０の出力６４と障害検出回路１８の出力６３はアンド
ゲート２２で論理積がとられ信号線６９，オアゲート２
６を通してエラー表示Ｆ／Ｆ（ＥＩＦＣ）１２を表示さ
せる。同様にＣＳＲ９内のＶ１が「１」のとき、ゲート
２１の出力６７と障害検出回路１９の出力６６はアンド
ゲート２４で論理積がとられ信号線７０，オアゲート２
６を通してＥＩＦＣ１２を表示させる。ＥＩＦＣ１２は
Ｖ０またはＶ１が「１」のときどちらかのワードに障害
が発生していることを表示するＦ／Ｆである。ＥＩＦＣ
１２が点灯したことは信号線７１を通して診断プロセッ
サ部２に報告される。同時にオアゲート２７を通して演
算処理部２８の動作を停止させる。診断プロセッサ部２
がこの報告を受け取ると、プロセッサ部１は重障害と判
断して上位装置に報告し処理動作を停止させる。
【００１６】
【発明の効果】以上説明したように本発明は、ソフトウ
ェアを格納する記憶装置の空き領域を使用して、そこに
マイクロプログラムを格納し、マイクロプログラムが格
納されている記憶装置をアクセスしたときに障害を検出
すると、障害判断ビットによりそのアドレスが過去に障
害が発生していたかを判断し、発生していなければ再格
納し、再度同一アドレスに障害が発生するまで処理動作
を停止させないようにしたので、復旧処理を複数回実行
するような無駄な処理を行わず、情報処理装置の信頼性
を高めることができる。またＥＣＣを使用していないた
め、ハードウェアを削減することができる。さらに複数
の障害判断ビットを設け、障害発生時にその発生したワ
ードのみのデータ転送を行い、データ転送を複数回行う
ことをしないので、処理速度の低下を防ぐという効果を
有する。
ェアを格納する記憶装置の空き領域を使用して、そこに
マイクロプログラムを格納し、マイクロプログラムが格
納されている記憶装置をアクセスしたときに障害を検出
すると、障害判断ビットによりそのアドレスが過去に障
害が発生していたかを判断し、発生していなければ再格
納し、再度同一アドレスに障害が発生するまで処理動作
を停止させないようにしたので、復旧処理を複数回実行
するような無駄な処理を行わず、情報処理装置の信頼性
を高めることができる。またＥＣＣを使用していないた
め、ハードウェアを削減することができる。さらに複数
の障害判断ビットを設け、障害発生時にその発生したワ
ードのみのデータ転送を行い、データ転送を複数回行う
ことをしないので、処理速度の低下を防ぐという効果を
有する。
【図１】本発明の一実施例を示す情報処理装置のブロッ
ク図である。
ク図である。
【図２】図１における診断プロセッサ部の動作フローを
示す図である。
示す図である。
【符号の説明】 １ プロセッサ部 ２ 診断プロセッサ部 ３ 記憶装置（ＬＭ） ４ 記憶装置（ＣＳＭ） ５ アドレスレジスタ（ＡＤＲＬ） ６ データレジスタ（ＤＩＲ） ７ アドレスレジスタ（ＡＤＲＣ） ８ アドレスレジスタ（ＡＤＲＣＤ） ９ データレジスタ（ＣＳＲ） １０ エラー表示Ｆ／Ｆ（ＥＩＦＡ） １１ エラー表示Ｆ／Ｆ（ＥＩＦＢ） １２ エラー表示Ｆ／Ｆ（ＥＩＦＣ） １３ 障害判断Ｆ／Ｆ（ＤＩＲＶＵ） １４ 障害判断Ｆ／Ｆ（ＤＩＲＶＬ） １５ アドレスセレクタ（ＡＤＸ） １６ アドレスセレクタ（ＡＢＸ） １７ データセレクタ（ＤＢＸ） １８，１９ 障害検出回路 ２０，２１ ゲート ２２，〜２５ アンドゲート ２６，２７ オアゲート ２８ 演算処理部
Claims (1)
- 【請求項１】 ソフトウェアを格納する第１の記憶装置
とマイクロプログラムを格納する第２の記憶装置と、前
記マイクロプログラムの制御により前記ソフトウェアを
実行するプロセッサ部と、前記プロセッサ部の診断制御
を行う診断プロセッサ部とで構成され、障害処理を前記
診断プロセッサ部に委ねる障害処理方式であって、前記
第１の記憶装置の空き領域には予めマイクロプログラム
を格納しておき、前記第２の記憶装置には転送単位ごと
に過去の障害情報を示す障害判断ビットを設け、前記第
２の記憶装置から読み出した内容を保持する第１の保持
手段と、この第１の保持手段の障害を転送単位ごとに検
出する障害検出手段と、前記障害検出手段により障害を
検出したとき前記障害判断ビットが無効であれば前記診
断プロセッサ部に対して障害を報告する第１の障害報告
手段および有効であれば前記診断プロセッサ部に対して
障害を報告する第２の障害報告手段と、前記診断プロセ
ッサ部から前記第１の記憶装置に対して読出しを行うた
めのアドレスパスに切り替えるアドレス切替手段と、前
記第１の記憶装置から読み出した内容を保持する第２の
保持手段と、前記診断プロセッサ部から送られてくる転
送単位ごとの前記障害判断ビットを保持する第３の保持
手段と、前記第１の記憶装置から読み出した内容と前記
障害判断ビットとを前記第２の記憶装置に書き込んで前
記第２の記憶装置の内容と前記書き込んだ内容とを切り
替えるデータ切替手段とを備え、前記第１の障害報告手
段により報告を受けた前記診断プロセッサ部は前記プロ
セッサ部を軽障害と判断して処理を一時停止させるとと
もにどの転送単位かを判断し、前記アドレス切替手段に
よりアドレスを前記プロセッサ部に送出して前記第１の
記憶装置を読み出し、前記第２の記憶装置の所定の転送
単位に書き込むとともに前記データ切替手段により前記
第１の保持手段に格納した後、前記プロセッサ部の処理
を再開し、前記診断プロセッサ部が前記第２の障害報告
手段により報告を受けたとき前記プロセッサ部は重障害
と判断して処理を停止させることを特徴とする障害処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266615A JPH05108498A (ja) | 1991-10-16 | 1991-10-16 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266615A JPH05108498A (ja) | 1991-10-16 | 1991-10-16 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108498A true JPH05108498A (ja) | 1993-04-30 |
Family
ID=17433276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266615A Pending JPH05108498A (ja) | 1991-10-16 | 1991-10-16 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108498A (ja) |
-
1991
- 1991-10-16 JP JP3266615A patent/JPH05108498A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548480B2 (ja) | アレイディスク装置のディスク装置診断方法 | |
| US5274646A (en) | Excessive error correction control | |
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| US4912707A (en) | Checkpoint retry mechanism | |
| JPH07134635A (ja) | ディスクアレイ装置 | |
| JPS59165300A (ja) | メモリ障害訂正方式 | |
| JPH0253809B2 (ja) | ||
| JPS6235704B2 (ja) | ||
| US5261084A (en) | Error judgment method | |
| JPH05108498A (ja) | 障害処理方式 | |
| JP3025504B2 (ja) | 情報処理装置 | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPH0135369B2 (ja) | ||
| JPH04147355A (ja) | 障害処理方式 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH01191942A (ja) | 障害処理装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH07152594A (ja) | 制御プロセッサのリトライ制御方式 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPH03105539A (ja) | 情報処理装置 | |
| JPH03204732A (ja) | 情報処理装置 | |
| JPH04213735A (ja) | 情報処理装置 | |
| JPS5814400A (ja) | バツフアストレ−ジ履歴装置の障害処理方式 | |
| JPH0529934B2 (ja) |