JPH04239923A - ソフトビジブルレジスタのエラー回復方式 - Google Patents
ソフトビジブルレジスタのエラー回復方式Info
- Publication number
- JPH04239923A JPH04239923A JP3006768A JP676891A JPH04239923A JP H04239923 A JPH04239923 A JP H04239923A JP 3006768 A JP3006768 A JP 3006768A JP 676891 A JP676891 A JP 676891A JP H04239923 A JPH04239923 A JP H04239923A
- Authority
- JP
- Japan
- Prior art keywords
- visible register
- soft
- error
- soft visible
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims description 5
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はソフトビジブルレジスタ
のエラー回復方式に関する。
のエラー回復方式に関する。
【０００２】
【従来の技術】近年の中央処理装置論理設計においては
、命令のアドレス計算の高速化を図る目的で、ソフトビ
ジブルレジスタのコピーを命令先行制御回路に設けるこ
とが常となっている。
、命令のアドレス計算の高速化を図る目的で、ソフトビ
ジブルレジスタのコピーを命令先行制御回路に設けるこ
とが常となっている。
【０００３】しかし、コピーソフトビジブルレジスタを
持つことで、ハードウェアの故障率は高まることになる
が、従来そのエラー回復に対して有効な方法が採れてい
ない。
持つことで、ハードウェアの故障率は高まることになる
が、従来そのエラー回復に対して有効な方法が採れてい
ない。
【０００４】
【発明が解決しようとする課題】上述した従来の中央処
理装置では、ソフトビジブルレジスタ自身の故障によっ
て、エラーが有った場合において、再リードした時のエ
ラー再現性は非常に高い。このことは間欠的に発生する
障害の命令の再試行成功率が低下することを意味する。
理装置では、ソフトビジブルレジスタ自身の故障によっ
て、エラーが有った場合において、再リードした時のエ
ラー再現性は非常に高い。このことは間欠的に発生する
障害の命令の再試行成功率が低下することを意味する。
【０００５】
【課題を解決するための手段】本発明の方式は、常時、
同一の内容を保持する２つのソフトビジブルレジスタを
備えた中央処理装置におけるソフトビジブルレジスタの
エラー回復方式において、各々のソフトビジブルレジス
タデータの誤りを検出しその検出結果を報告するエラー
検出・報告回路と、前記ソフトビジブルレジスタのデー
タ誤り結果報告を受けると、再書込みを行なうか否かを
判断する再書込制御回路と、正常なソフトビジブルレジ
スタ側のデータを再書込みデータとして選択する選択回
路とを有することを特徴とする。
同一の内容を保持する２つのソフトビジブルレジスタを
備えた中央処理装置におけるソフトビジブルレジスタの
エラー回復方式において、各々のソフトビジブルレジス
タデータの誤りを検出しその検出結果を報告するエラー
検出・報告回路と、前記ソフトビジブルレジスタのデー
タ誤り結果報告を受けると、再書込みを行なうか否かを
判断する再書込制御回路と、正常なソフトビジブルレジ
スタ側のデータを再書込みデータとして選択する選択回
路とを有することを特徴とする。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】本実施例は、ソフトビジブルレジスタ１，
コピーソフトビジブルレジスタ２，ソフトビジブルレジ
スタ１およびコピーソフトビジブルレジスタ２に対する
エラー検出・報告回路３および４，ソフトビジブルレジ
スタ１およびコピーソフトビジブルレジスタ２の再書込
制御回路５，ソフトビジブルレジスタ１およびコピーソ
フトビジブルレジスタ２への書込データ及び再書込デー
タの選択回路６，２つの論理和回路８１および９１，エ
ラー処理回路１００から成る。
コピーソフトビジブルレジスタ２，ソフトビジブルレジ
スタ１およびコピーソフトビジブルレジスタ２に対する
エラー検出・報告回路３および４，ソフトビジブルレジ
スタ１およびコピーソフトビジブルレジスタ２の再書込
制御回路５，ソフトビジブルレジスタ１およびコピーソ
フトビジブルレジスタ２への書込データ及び再書込デー
タの選択回路６，２つの論理和回路８１および９１，エ
ラー処理回路１００から成る。
【０００９】次に本発明の動作について具体的に説明す
る。
る。
【００１０】ソフトビジブルレジスタ１がエラーした場
合、命令の再試行時に初期化できないため、再度エラー
となる可能性が高い。初期化ができないのは、ソフトウ
ェアが使用していたソフトビジブルレジスタ１の状態（
内容）がハードウェア上にしか存在しないからである。
合、命令の再試行時に初期化できないため、再度エラー
となる可能性が高い。初期化ができないのは、ソフトウ
ェアが使用していたソフトビジブルレジスタ１の状態（
内容）がハードウェア上にしか存在しないからである。
【００１１】しかし、コピーソフトビジブルレジスタ２
を持つハードウェアであれば、ソフトビジブルレジスタ
１，コピーソフトビジブルレジスタ２双方のエラーが発
生しない限り、一方のレジスタは正常な値を保持してい
るはずである。
を持つハードウェアであれば、ソフトビジブルレジスタ
１，コピーソフトビジブルレジスタ２双方のエラーが発
生しない限り、一方のレジスタは正常な値を保持してい
るはずである。
【００１２】この正常なソフトビジブルレジスタ１又は
コピーソフトビジブルレジスタ２をエラーの発生したソ
フトビジブルレジスタ１，コピーソフトビジブルレジス
タ２へ再書込みする。その後、命令の再試行を行なうこ
とで再度のエラー発生防止を行なっている。
コピーソフトビジブルレジスタ２をエラーの発生したソ
フトビジブルレジスタ１，コピーソフトビジブルレジス
タ２へ再書込みする。その後、命令の再試行を行なうこ
とで再度のエラー発生防止を行なっている。
【００１３】例えば、ソフトビジブルレジスタ１がソフ
トウェアにより読出され、演算等に使用される時に、エ
ラー検出・報告回路３でエラーが検出された場合、エラ
ー処理回路１００にエラーが報告され、ソフトウェアの
実行が抑止される。
トウェアにより読出され、演算等に使用される時に、エ
ラー検出・報告回路３でエラーが検出された場合、エラ
ー処理回路１００にエラーが報告され、ソフトウェアの
実行が抑止される。
【００１４】上記と同時に再書込制御回路５に報告され
たエラー情報によりソフトビジブルレジスタ１とコピー
ソフトビジブルレジスタ２の何れかを再書込データとし
て選択回路６で選択し、ソフトビジブルレジスタ１とコ
ピーソフトビジブルレジスタ２両方の再書込更新信号５
１を出力する。その後、エラー処理回路１００に対し再
書込完了信号５３を出力する。
たエラー情報によりソフトビジブルレジスタ１とコピー
ソフトビジブルレジスタ２の何れかを再書込データとし
て選択回路６で選択し、ソフトビジブルレジスタ１とコ
ピーソフトビジブルレジスタ２両方の再書込更新信号５
１を出力する。その後、エラー処理回路１００に対し再
書込完了信号５３を出力する。
【００１５】以上により、正常なデータがエラーしたソ
フトビジブルレジスタ１又はコピーソフトビジブルレジ
スタ２に再書込みされ、その後エラー処理回路１００に
より命令の再試行が行なわれる。
フトビジブルレジスタ１又はコピーソフトビジブルレジ
スタ２に再書込みされ、その後エラー処理回路１００に
より命令の再試行が行なわれる。
【００１６】
【発明の効果】以上説明したように本発明は、エラーの
発生していないソフトビジブルレジスタを利用し再書込
みするため、命令の再試行成功率が向上する。
発生していないソフトビジブルレジスタを利用し再書込
みするため、命令の再試行成功率が向上する。
【図１】本発明の一実施例の回路の概要を示すブロック
図である。
図である。
１ ソフトビジブルレジスタ
２ コピーソフトビジブルレジスタ３，４
エラー検出・報告回路 ５ 再書込制御回路 ６ 選択回路 １００ エラー処理回路
エラー検出・報告回路 ５ 再書込制御回路 ６ 選択回路 １００ エラー処理回路
Claims (1)
- 【請求項１】 常時、同一の内容を保持する２つのソ
フトビジブルレジスタを備えた中央処理装置におけるソ
フトビジブルレジスタのエラー回復方式において、各々
のソフトビジブルレジスタデータの誤りを検出しその検
出結果を報告するエラー検出・報告回路と、前記ソフト
ビジブルレジスタのデータ誤り結果報告を受けると、再
書込みを行なうか否かを判断する再書込制御回路と、正
常なソフトビジブルレジスタ側のデータを再書込みデー
タとして選択する選択回路とを有することを特徴とする
ソフトビジブルレジスタのエラー回復方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006768A JPH04239923A (ja) | 1991-01-24 | 1991-01-24 | ソフトビジブルレジスタのエラー回復方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006768A JPH04239923A (ja) | 1991-01-24 | 1991-01-24 | ソフトビジブルレジスタのエラー回復方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239923A true JPH04239923A (ja) | 1992-08-27 |
Family
ID=11647360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006768A Pending JPH04239923A (ja) | 1991-01-24 | 1991-01-24 | ソフトビジブルレジスタのエラー回復方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112010003111T5 (de) | 2009-07-29 | 2012-10-04 | Honda Motor Co., Ltd. | Antrieb |
-
1991
- 1991-01-24 JP JP3006768A patent/JPH04239923A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112010003111T5 (de) | 2009-07-29 | 2012-10-04 | Honda Motor Co., Ltd. | Antrieb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253809B2 (ja) | ||
| JPH04239923A (ja) | ソフトビジブルレジスタのエラー回復方式 | |
| JPH0652065A (ja) | メモリ制御回路 | |
| JP3281982B2 (ja) | データバッファ | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH07219796A (ja) | 情報処理装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH02285444A (ja) | 記憶装置 | |
| JPH04237351A (ja) | メモリ再書込み方式 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JP2601038B2 (ja) | マイクロプログラムのエラー検出・訂正装置 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH01309421A (ja) | 誤り訂正方式 | |
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JPH0588992A (ja) | メモリ制御方式 | |
| JPH0752398B2 (ja) | チェック回路の診断装置 | |
| JPS60215251A (ja) | デ−タ処理装置 | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPH0135369B2 (ja) | ||
| JPS6156537B2 (ja) | ||
| JPH0944411A (ja) | パトロール方式を採用した記憶装置 | |
| JPH03126146A (ja) | 記憶装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH04145540A (ja) | インタフェースエラーチェック方式 |