JPH0644147A - キャッシュメモリシステム - Google Patents
キャッシュメモリシステムInfo
- Publication number
- JPH0644147A JPH0644147A JP4195534A JP19553492A JPH0644147A JP H0644147 A JPH0644147 A JP H0644147A JP 4195534 A JP4195534 A JP 4195534A JP 19553492 A JP19553492 A JP 19553492A JP H0644147 A JPH0644147 A JP H0644147A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- test
- memory means
- test data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】本発明の目的はキャッシュメモリの動作のみに
応じた正確なテスト処理により、信頼性の高いキャッシ
ュメモリの故障診断を実現することができるキャッシュ
メモリシステムを提供することにある。 【構成】テストプログラムとテストデータを使用するキ
ャッシュメモリの故障診断機能を有するキャッシュメモ
リシステムにおいて、ＣＰＵ４はテスト処理を実行する
前に、メインメモリ２に格納されたテストプログラムの
テストコードをＥＭＳメモリ３に格納する。そして、テ
スト処理の実行時に、キャッシュメモリ２からリードし
たテストデータに基づいて、キャッシュメモリ２の正常
または異常を判定する。
応じた正確なテスト処理により、信頼性の高いキャッシ
ュメモリの故障診断を実現することができるキャッシュ
メモリシステムを提供することにある。 【構成】テストプログラムとテストデータを使用するキ
ャッシュメモリの故障診断機能を有するキャッシュメモ
リシステムにおいて、ＣＰＵ４はテスト処理を実行する
前に、メインメモリ２に格納されたテストプログラムの
テストコードをＥＭＳメモリ３に格納する。そして、テ
スト処理の実行時に、キャッシュメモリ２からリードし
たテストデータに基づいて、キャッシュメモリ２の正常
または異常を判定する。
Description
【０００１】
【産業上の利用分野】本発明は、キャッシュメモリの故
障診断機能を有するキャッシュメモリシステムに関す
る。
障診断機能を有するキャッシュメモリシステムに関す
る。
【０００２】
【従来の技術】従来、コンピュータシステムでは、ＣＰ
Ｕ（中央処理ユニット）がメインメモリに格納されたデ
ータを高速にアクセスするために、キャッシュメモリか
ら必要なデータをアクセスするキャッシュメモリシステ
ムが設けられている。
Ｕ（中央処理ユニット）がメインメモリに格納されたデ
ータを高速にアクセスするために、キャッシュメモリか
ら必要なデータをアクセスするキャッシュメモリシステ
ムが設けられている。
【０００３】キャッシュメモリは、いわばメインメモリ
とＣＰＵとの間でデータ交換を行なう高速バッファメモ
リであり、メインメモリに格納されたデータの一部をコ
ピーするメモリである。したがって、メインメモリにお
けるキャッシュメモリに対応する記憶領域（以下キャッ
シュメモリ領域と称する）とキャッシュメモリとは常に
一致性を保持する必要がある。
とＣＰＵとの間でデータ交換を行なう高速バッファメモ
リであり、メインメモリに格納されたデータの一部をコ
ピーするメモリである。したがって、メインメモリにお
けるキャッシュメモリに対応する記憶領域（以下キャッ
シュメモリ領域と称する）とキャッシュメモリとは常に
一致性を保持する必要がある。
【０００４】このように、ＣＰＵの高速アクセスを実現
するキャッシュメモリは、システムの中では重要な構成
要素である。このため、キャッシュメモリの故障診断を
行なうためのテスト処理は重要であり、各種のテスト方
式が開発されている。
するキャッシュメモリは、システムの中では重要な構成
要素である。このため、キャッシュメモリの故障診断を
行なうためのテスト処理は重要であり、各種のテスト方
式が開発されている。
【０００５】キャッシュメモリのテスト方式では、メイ
ンメモリに格納されたテストデータをキャッシュメモリ
に格納し、キャッシュメモリからテストデータをリード
するときの実行速度（アクセス速度）に基づいて、キャ
ッシュメモリが正常であるか否かを判定することがなさ
れている。即ち、キャッシュメモリが異常であれば、テ
ストデータをアクセスした場合にリードミスし、メイン
メモリからリードされるため、実行速度は正常な場合と
比較して遅くなる。
ンメモリに格納されたテストデータをキャッシュメモリ
に格納し、キャッシュメモリからテストデータをリード
するときの実行速度（アクセス速度）に基づいて、キャ
ッシュメモリが正常であるか否かを判定することがなさ
れている。即ち、キャッシュメモリが異常であれば、テ
ストデータをアクセスした場合にリードミスし、メイン
メモリからリードされるため、実行速度は正常な場合と
比較して遅くなる。
【０００６】
【発明が解決しようとする課題】従来のキャッシュメモ
リのテスト方式では、メインメモリに格納されたテスト
データをキャッシュメモリに格納し、このテストデータ
のアクセス速度に基づいてキャッシュメモリの故障診断
を行なうテスト処理が実行されている。
リのテスト方式では、メインメモリに格納されたテスト
データをキャッシュメモリに格納し、このテストデータ
のアクセス速度に基づいてキャッシュメモリの故障診断
を行なうテスト処理が実行されている。
【０００７】ここで、テスト処理を実行するためのテス
トプログラムのテストコードはテストデータと共に、メ
インメモリのキャッシュメモリ領域に格納されている。
このため、テスト処理時に、キャッシュメモリにはテス
トコードが格納されることが発生し、テストデータの一
部がメインメモリからアクセスされることがある。した
がって、キャッシュメモリだけの動作により、テストデ
ータのアクセス速度に基づいたテスト処理が実行されな
い場合があり、故障診断の信頼性が必ずしも高くない問
題がある。
トプログラムのテストコードはテストデータと共に、メ
インメモリのキャッシュメモリ領域に格納されている。
このため、テスト処理時に、キャッシュメモリにはテス
トコードが格納されることが発生し、テストデータの一
部がメインメモリからアクセスされることがある。した
がって、キャッシュメモリだけの動作により、テストデ
ータのアクセス速度に基づいたテスト処理が実行されな
い場合があり、故障診断の信頼性が必ずしも高くない問
題がある。
【０００８】本発明の目的は、故障診断用のテストプロ
グラムとテストデータを使用するテスト方式において、
キャッシュメモリの動作のみに応じた正確なテスト処理
により、信頼性の高いキャッシュメモリの故障診断を実
現することができるキャッシュメモリシステムを提供す
ることにある。
グラムとテストデータを使用するテスト方式において、
キャッシュメモリの動作のみに応じた正確なテスト処理
により、信頼性の高いキャッシュメモリの故障診断を実
現することができるキャッシュメモリシステムを提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明は、テストプログ
ラムとテストデータを使用するキャッシュメモリの故障
診断機能を有するキャッシュメモリシステムにおいて、
メインメモリ手段の記憶領域を拡張しかつキャッシュメ
モリ手段に対応するキャッシュメモリ領域とは異なる記
憶領域を有する拡張メモリ手段およびテストプログラム
のテストコードを拡張メモリ手段に格納し、キャッシュ
メモリ手段からリードしたテストデータに基づいてキャ
ッシュメモリ手段の故障診断を行なうテスト処理手段を
備えたシステムである。
ラムとテストデータを使用するキャッシュメモリの故障
診断機能を有するキャッシュメモリシステムにおいて、
メインメモリ手段の記憶領域を拡張しかつキャッシュメ
モリ手段に対応するキャッシュメモリ領域とは異なる記
憶領域を有する拡張メモリ手段およびテストプログラム
のテストコードを拡張メモリ手段に格納し、キャッシュ
メモリ手段からリードしたテストデータに基づいてキャ
ッシュメモリ手段の故障診断を行なうテスト処理手段を
備えたシステムである。
【００１０】また、本発明は、キャッシュメモリ手段に
対するテスト処理を実行する前に、メインメモリに格納
されたテストプログラムのテストコードを拡張メモリ手
段に格納する第１のテスト処理手段およびキャッシュメ
モリ手段からリードしたテストデータに基づいてキャッ
シュメモリ手段の故障診断を行なう第２のテスト処理手
段を備えたシステムである。
対するテスト処理を実行する前に、メインメモリに格納
されたテストプログラムのテストコードを拡張メモリ手
段に格納する第１のテスト処理手段およびキャッシュメ
モリ手段からリードしたテストデータに基づいてキャッ
シュメモリ手段の故障診断を行なう第２のテスト処理手
段を備えたシステムである。
【００１１】
【作用】本発明では、テスト処理手段はテスト処理を実
行する前に、メインメモリに格納されたテストプログラ
ムのテストコードを拡張メモリ手段に格納する。そし
て、テスト処理の実行時に、キャッシュメモリ手段から
リードしたテストデータに基づいて、キャッシュメモリ
手段の正常または異常を判定する。
行する前に、メインメモリに格納されたテストプログラ
ムのテストコードを拡張メモリ手段に格納する。そし
て、テスト処理の実行時に、キャッシュメモリ手段から
リードしたテストデータに基づいて、キャッシュメモリ
手段の正常または異常を判定する。
【００１２】また、本発明では、第２のテスト処理手段
は、テスト処理の実行時に、テストデータをアクセスし
たときにキャッシュメモリ手段がリードヒットし、かつ
キャッシュメモリ手段からリードしたテストデータとキ
ャッシュメモリ手段にライトしたときのテストデータと
を一致する条件を満たす場合のみ、キャッシュメモリ手
段が正常であると判定し、条件を満たさない場合にはキ
ャッシュメモリ手段が異常であると判定する。
は、テスト処理の実行時に、テストデータをアクセスし
たときにキャッシュメモリ手段がリードヒットし、かつ
キャッシュメモリ手段からリードしたテストデータとキ
ャッシュメモリ手段にライトしたときのテストデータと
を一致する条件を満たす場合のみ、キャッシュメモリ手
段が正常であると判定し、条件を満たさない場合にはキ
ャッシュメモリ手段が異常であると判定する。
【００１３】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は同実施例に係わるキャッシュメモリシステム
の構成を示すブロック図、図２は同実施例の動作を説明
するためのフローチャートである。
る。図１は同実施例に係わるキャッシュメモリシステム
の構成を示すブロック図、図２は同実施例の動作を説明
するためのフローチャートである。
【００１４】本システムは、図１に示すように、キャッ
シュメモリ１、メインメモリ２、ＥＭＳメモリ３および
ＣＰＵ４からなる。ＣＰＵ４は、コンピュータシステム
の中央処理ユニットであり、本発明に係わるキャッシュ
メモリ１の故障診断処理を実行する。
シュメモリ１、メインメモリ２、ＥＭＳメモリ３および
ＣＰＵ４からなる。ＣＰＵ４は、コンピュータシステム
の中央処理ユニットであり、本発明に係わるキャッシュ
メモリ１の故障診断処理を実行する。
【００１５】キャッシュメモリ１は、メインメモリ２に
格納されたデータの一部をコピーする高速バッファメモ
リであり、同実施例ではメインメモリ２のテストエリア
２ｂに相当する記憶領域を有する。
格納されたデータの一部をコピーする高速バッファメモ
リであり、同実施例ではメインメモリ２のテストエリア
２ｂに相当する記憶領域を有する。
【００１６】メインメモリ２は、ＣＰＵ４のデータ処理
動作に必要なプログラム（ＭＳ−ＤＯＳ等のＯＳを含
む）やデータを格納するＲＡＭである。同実施例では、
メインメモリ２は故障診断用のテストプログラムを格納
するエリア２ａ、テストデータを格納するエリア２ｂお
よびＥＭＳメモリ３をアクセスするためのＥＭＳウイン
ドウエリア２ｃを有する。
動作に必要なプログラム（ＭＳ−ＤＯＳ等のＯＳを含
む）やデータを格納するＲＡＭである。同実施例では、
メインメモリ２は故障診断用のテストプログラムを格納
するエリア２ａ、テストデータを格納するエリア２ｂお
よびＥＭＳメモリ３をアクセスするためのＥＭＳウイン
ドウエリア２ｃを有する。
【００１７】ＥＭＳメモリ３は、メインメモリ２の記憶
領域を拡張するための拡張メモリであり、ここではＭＳ
−ＤＯＳ（マイクロソフト社の登録商標）に対応したＬ
ＩＭ規格のメモリである。次に、同実施例の動作を説明
する。
領域を拡張するための拡張メモリであり、ここではＭＳ
−ＤＯＳ（マイクロソフト社の登録商標）に対応したＬ
ＩＭ規格のメモリである。次に、同実施例の動作を説明
する。
【００１８】まず、図２のステップＳ１に示すように、
ＣＰＵ４は、キャッシュメモリ１の故障診断に必要なテ
スト処理を実行する前に、メインメモリ２のエリア２ａ
にセットされたテストプログラムのテストコードを、Ｅ
ＭＳウインドウ２ｃを経由してＥＭＳメモリ３にセット
する。ＥＭＳメモリ３はメインメモリ２のキャッシュメ
モリ領域に属さない記憶領域である。
ＣＰＵ４は、キャッシュメモリ１の故障診断に必要なテ
スト処理を実行する前に、メインメモリ２のエリア２ａ
にセットされたテストプログラムのテストコードを、Ｅ
ＭＳウインドウ２ｃを経由してＥＭＳメモリ３にセット
する。ＥＭＳメモリ３はメインメモリ２のキャッシュメ
モリ領域に属さない記憶領域である。
【００１９】ＣＰＵ４は、テスト処理に必要なテストデ
ータを、メインメモリ２のテストエリア２ｂにライトす
る（ステップＳ２）。テストデータはキャッシュメモリ
１の記憶容量に相当するデータ量である。同様に、ＣＰ
Ｕ４は、テストデータをキャッシュメモリ１にライトす
る（ステップＳ３）。
ータを、メインメモリ２のテストエリア２ｂにライトす
る（ステップＳ２）。テストデータはキャッシュメモリ
１の記憶容量に相当するデータ量である。同様に、ＣＰ
Ｕ４は、テストデータをキャッシュメモリ１にライトす
る（ステップＳ３）。
【００２０】このような処理が終了すると、ＣＰＵ４は
ＥＭＳメモリ３にセットしたテストプログラムに基づい
て、故障診断のテスト処理を開始する（ステップＳ
４）。テスト処理では、ＣＰＵ４はメインメモリ２のテ
ストエリア２ｂをアクセスする（ステップＳ５）。即
ち、キャッシュメモリ１にセットされたテストデータを
アクセスする。
ＥＭＳメモリ３にセットしたテストプログラムに基づい
て、故障診断のテスト処理を開始する（ステップＳ
４）。テスト処理では、ＣＰＵ４はメインメモリ２のテ
ストエリア２ｂをアクセスする（ステップＳ５）。即
ち、キャッシュメモリ１にセットされたテストデータを
アクセスする。
【００２１】このアクセスにより、キャッシュメモリ１
がリードミスであると（ステップＳ６のＮＯ）、メイン
メモリ２のテストエリア２ｃからテストデータがリード
されて、ＣＰＵ４に転送されることになる（ステップＳ
１１）。したがって、ＣＰＵ４は、テストデータのアク
セス時間（リードの実行時間）がキャッシュメモリ１の
リード時間より遅くなるため、キャッシュメモリ１が異
常であると判定する（ステップＳ１０）。即ち、キャッ
シュメモリ１は故障していると判断する。
がリードミスであると（ステップＳ６のＮＯ）、メイン
メモリ２のテストエリア２ｃからテストデータがリード
されて、ＣＰＵ４に転送されることになる（ステップＳ
１１）。したがって、ＣＰＵ４は、テストデータのアク
セス時間（リードの実行時間）がキャッシュメモリ１の
リード時間より遅くなるため、キャッシュメモリ１が異
常であると判定する（ステップＳ１０）。即ち、キャッ
シュメモリ１は故障していると判断する。
【００２２】一方、キャッシュメモリ１がリードヒット
すると（ステップＳ６のＹＥＳ）、キャッシュメモリ１
からリードされたテストデータはＣＰＵ４に出力され
る。ＣＰＵ４は、キャッシュメモリ１からリードされた
テストデータが、ライトしたテストデータに一致するか
否かの比較処理を行なう（ステップＳ７）。比較処理に
使用する基準のテストデータは、メインメモリ２のテス
トエリア２ｂからリードしたものを使用してもよい。
すると（ステップＳ６のＹＥＳ）、キャッシュメモリ１
からリードされたテストデータはＣＰＵ４に出力され
る。ＣＰＵ４は、キャッシュメモリ１からリードされた
テストデータが、ライトしたテストデータに一致するか
否かの比較処理を行なう（ステップＳ７）。比較処理に
使用する基準のテストデータは、メインメモリ２のテス
トエリア２ｂからリードしたものを使用してもよい。
【００２３】比較結果が一致であれば（ステップＳ８の
ＹＥＳ）、ＣＰＵ４はキャッシュメモリ１が正常である
と判定する（ステップＳ９）。一方、比較結果が不一致
であれば（ステップＳ８のＮＯ）、ＣＰＵ４はキャッシ
ュメモリ１が異常であると判定し、キャッシュメモリ１
は故障していると判断する（ステップＳ１０）。
ＹＥＳ）、ＣＰＵ４はキャッシュメモリ１が正常である
と判定する（ステップＳ９）。一方、比較結果が不一致
であれば（ステップＳ８のＮＯ）、ＣＰＵ４はキャッシ
ュメモリ１が異常であると判定し、キャッシュメモリ１
は故障していると判断する（ステップＳ１０）。
【００２４】このようにして、キャッシュメモリ１に格
納したテストデータをアクセスしたときに、アクセス時
間が正常値より遅い場合には、キャッシュメモリ１はリ
ードミスし、メインメモリ２からアクセスされたことに
なるため、キャッシュメモリ１は故障していると判断す
る。一方、キャッシュメモリ１がリードヒットした場合
でも、リードしたテストデータがライトしたときのデー
タと一致しない場合には、キャッシュメモリ１は故障し
ていると判断する。
納したテストデータをアクセスしたときに、アクセス時
間が正常値より遅い場合には、キャッシュメモリ１はリ
ードミスし、メインメモリ２からアクセスされたことに
なるため、キャッシュメモリ１は故障していると判断す
る。一方、キャッシュメモリ１がリードヒットした場合
でも、リードしたテストデータがライトしたときのデー
タと一致しない場合には、キャッシュメモリ１は故障し
ていると判断する。
【００２５】この場合、本発明では、テスト処理の前に
テストコードをＥＭＳメモリ３にセットしている。ＥＭ
Ｓメモリ３はメインメモリ２のキャッシュメモリ領域に
属さない記憶領域のため、テスト処理時にテストコード
がキャッシュメモリ１にセットされるような事態は発生
しない。このため、キャッシュメモリ１にはメインメモ
リ２のテストエリア２ｂにセットされたテストデータの
みが格納されるため、テストデータの一部がメインメモ
リ２からリードされることはなく、キャッシュメモリ１
の動作のみにより、故障診断を行なうことが可能とな
る。
テストコードをＥＭＳメモリ３にセットしている。ＥＭ
Ｓメモリ３はメインメモリ２のキャッシュメモリ領域に
属さない記憶領域のため、テスト処理時にテストコード
がキャッシュメモリ１にセットされるような事態は発生
しない。このため、キャッシュメモリ１にはメインメモ
リ２のテストエリア２ｂにセットされたテストデータの
みが格納されるため、テストデータの一部がメインメモ
リ２からリードされることはなく、キャッシュメモリ１
の動作のみにより、故障診断を行なうことが可能とな
る。
【００２６】また、前記のように、キャッシュメモリ１
がリードヒットした場合でも、リードしたテストデータ
とライトしたテストデータとを比較するため、故障診断
の確度を高めることができる。
がリードヒットした場合でも、リードしたテストデータ
とライトしたテストデータとを比較するため、故障診断
の確度を高めることができる。
【００２７】
【発明の効果】以上詳述したように本発明によれば、故
障診断用のテストプログラムとテストデータを使用する
キャッシュメモリのテスト方式において、テスト処理時
にテストデータの一部がメインメモリからアクセスされ
るような事態を防止し、キャッシュメモリのみの動作に
よるテスト処理を行なうことができる。したがって、信
頼性の高いキャッシュメモリの故障診断を実現すること
ができることになる。
障診断用のテストプログラムとテストデータを使用する
キャッシュメモリのテスト方式において、テスト処理時
にテストデータの一部がメインメモリからアクセスされ
るような事態を防止し、キャッシュメモリのみの動作に
よるテスト処理を行なうことができる。したがって、信
頼性の高いキャッシュメモリの故障診断を実現すること
ができることになる。
【００２８】また、キャッシュメモリがリードヒットし
た場合でも、リードしたテストデータとライトしたテス
トデータとを比較するため、故障診断の確度を高めるこ
とができる。
た場合でも、リードしたテストデータとライトしたテス
トデータとを比較するため、故障診断の確度を高めるこ
とができる。
【図１】本発明の実施例に係わるキャッシュメモリシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
【図２】同実施例の動作を説明するためのフローチャー
ト。
ト。
１…キャッシュメモリ、２…メインメモリ、３…ＥＭＳ
メモリ、４…ＣＰＵ。
メモリ、４…ＣＰＵ。
Claims (2)
- 【請求項１】 キャッシュメモリの故障診断を行なうた
めのテストプログラムとテストデータを所定のエリアに
格納するメインメモリ手段と、 このメインメモリ手段に格納された前記テストデータを
格納するキャッシュメモリ手段と、 前記メインメモリ手段の記憶領域を拡張し、かつ前記キ
ャッシュメモリ手段に対応するキャッシュメモリ領域と
は異なる記憶領域を有する拡張メモリ手段と、 前記キャッシュメモリ手段に対するテスト処理を実行す
る前に、前記メインメモリに格納された前記テストプロ
グラムのテストコードを前記拡張メモリ手段に格納し、
前記テスト処理の実行時に前記キャッシュメモリ手段か
らリードした前記テストデータに基づいて前記キャッシ
ュメモリ手段の正常または異常を判定するテスト処理手
段とを具備したことを特徴とするキャッシュメモリシス
テム。 - 【請求項２】 キャッシュメモリの故障診断を行なうた
めのテストプログラムとテストデータを所定のエリアに
格納するメインメモリ手段と、 このメインメモリ手段に格納された前記テストデータを
格納するキャッシュメモリ手段と、 前記メインメモリ手段の記憶領域を拡張し、かつ前記キ
ャッシュメモリ手段に対応するキャッシュメモリ領域と
は異なる記憶領域を有する拡張メモリ手段と、 前記キャッシュメモリ手段に対するテスト処理を実行す
る前に、前記メインメモリに格納された前記テストプロ
グラムのテストコードを前記拡張メモリ手段に格納する
第１のテスト処理手段と、 前記テスト処理の実行時に、前記テストデータをアクセ
スしたときに前記キャッシュメモリ手段がリードヒット
し、かつ前記キャッシュメモリ手段からリードした前記
テストデータと前記キャッシュメモリ手段にライトした
ときのテストデータとを一致する条件を満たす場合のみ
前記キャッシュメモリ手段が正常であると判定し、前記
条件を満たさない場合には前記キャッシュメモリ手段が
異常であると判定する第２のテスト処理手段とを具備し
たことを特徴とするキャッシュメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195534A JPH0644147A (ja) | 1992-07-22 | 1992-07-22 | キャッシュメモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195534A JPH0644147A (ja) | 1992-07-22 | 1992-07-22 | キャッシュメモリシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644147A true JPH0644147A (ja) | 1994-02-18 |
Family
ID=16342695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4195534A Withdrawn JPH0644147A (ja) | 1992-07-22 | 1992-07-22 | キャッシュメモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826050B2 (en) | 2000-12-27 | 2004-11-30 | Fujitsu Limited | Heat sink and electronic device with heat sink |
-
1992
- 1992-07-22 JP JP4195534A patent/JPH0644147A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826050B2 (en) | 2000-12-27 | 2004-11-30 | Fujitsu Limited | Heat sink and electronic device with heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
| US6615364B1 (en) | Computer system and methods for acquiring dump information and system recovery | |
| US5363502A (en) | Hot stand-by method and computer system for implementing hot stand-by method | |
| US20020073359A1 (en) | System and method for high priority machine check analysis | |
| JPH0644147A (ja) | キャッシュメモリシステム | |
| JPH0789328B2 (ja) | データ処理装置 | |
| US8090991B2 (en) | Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2868114B2 (ja) | 監視診断機能付計算機 | |
| JP3168489B2 (ja) | Ｔｌｂ制御方法及び装置 | |
| JPH10269148A (ja) | 回路構成要素診断装置 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JP2919457B1 (ja) | 二重化装置ｉ／ｏ制御方式およびそのプログラム記録媒体 | |
| CN117453439A (zh) | 处理器、获取信息的方法、单板及网络设备 | |
| JPS6017550A (ja) | キヤツシユメモリ管理方法 | |
| JPH086864A (ja) | メモリ制御用アドレスバス診断方式 | |
| JP3399741B2 (ja) | ダンプデータの表示方法及び障害解析システム | |
| JPH06250933A (ja) | 情報処理装置および主記憶装置のアクセス制御方法 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPH0644091A (ja) | メモリ診断回路 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH09325900A (ja) | プログラム実行トレース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |