JPS6017550A - キヤツシユメモリ管理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マルチプロセッサシステムにおけるキャッシ
ュメモリ管理方法に係シ、特にアクセス頻度が小さいプ
ロセッサであってもキャッシュメモリを利用可とするだ
めのキャッシュメモリ管理方法に関するものである。

〔発明の背景〕

従来よシ外部記憶装置、例えばディスク装置に対するア
クセス時間を短縮することによってシステムのスルーブ
ツトを増大させるべくディスク装置とプロセッサとの間
にはキャッシュメモリが介在すれているが、シングルプ
ロセッサの場合には特に問題は生じないものとなってい
る。

第１図はキャッシュメモリを採用してなるシングルプロ
セッサシステムのシステム構成を示したものである。こ
れによるとキャッシュメモリ１１２金含むディスクキャ
ッシュ（以下、単にキャッシュと称す）１０２）：ｉプ
ロセッサ１０１とディスクコントローラ１０３との間に
入出力インター７エース１０５に介し介在設置され、デ
ィスク装置１０４のバッファメモリとして機能するもの
となっている。ディスクコントローラ１０３にディスク
インターフェース１０６を介し又接続されているディス
ク装置１０４は、ディスクコントローラ１０３によって
プロセッサ１０１からの動作コマンドに応じた動作をす
べく制御されるようになっているものである。

こζてキャッシュ１０２について説明すれば、その構成
はマイクロコンピュータなどによりなるキャッシュコン
トローラ１０７に内部ハス１１３を介しデータ転送用の
インターフェース回路１０８、キャツシコ動作制御プロ
グラム格納用のｉ％　ＯＭ　。

動作確立・コマンド一時格納用のＲ，ＡＭＩＩＯ１読み
書きデータ格納用のキャッシュメモリ１１２およびアド
レス対応関係格納用のディレクトリ１１１よりなるもの
となっている。この構成においてキャッシュメモリ１１
２の容量はディスク装置１０４のそれに比して小さいこ
とから、キャッシュメモリ１１２上に存在しないデータ
がアクセスされた場合にはそのデータはディスク装置１
０４より読み出されたうえ通常キャッシュメモリ１１２
上の、最も古くアクセスされたデータの格納位置に格納
されるようになっている。このデータの置換の単位はプ
ロ、ツクと呼ばれ、キャッシュメモリ１１２上のデータ
は全てブロックを単位としてディレクトリ１１１によっ
て管理されるものとなっている。

ディ１／クトリ１１１には第２図に示すようにキャッシ
ュメモリ１２０に現に格納されているブロック各々につ
いてそのブロックのディスク装置１０４上でのディスク
上アドレス１１８とキャッシュメモリ１１２上でのキャ
ッシュ上アドレス１１９、更にはそのブロックがアクセ
スされた古さを示すポインター１２０の情報が格納され
るようになっている。このディレクトリ１１１について
は後述するところである。一方、プロセッサ１０１から
の動作コマンド１１４は第３図に示すようにそのコマン
ドが続出に係るか書込に係るかを指定するファンクショ
ン１１５、そのデータのディスク装置１０４上でのトラ
ックアドレスを示すデータアドレス１１６および転送語
ａｉｉ７よυなるが、ここでキャッシュコントローラ１
０７によるキャッシュ１０２の動作を第４図により説明
すれば以下のようである。

即ち、データの読出または書込の必要が生じた場合プロ
セッサ１０１はその旨の動作コマンドをキャッシュ１０
２に出力するところとなるが、このコマンドは先ず几Ａ
Ｍ１ｉ０に一旦格納されるようになっている。第４図に
示す如く先ずインターフェース回路１０８からの動作コ
マンドはキャッシュコントローラ１０７による制御下に
ＲＡＭ１１０に一旦格納されるものである。以下動作コ
マンドは必要に応じてＲＡＭｌｌ０から取り出されるも
のとすれば、次のステップでは動作コマンドのファンク
ション１１５が判定され、そのモードに応じＲＥＡＤ　
（読出）、ＷＲＩＴＥ　（書込）の処理に分岐するとこ
ろとなる。ここではＲ，ＥＡＤ処理を例にとって以下説
明すれば、データアドレス１１６により指定されたブロ
ック単位のデータがヤヤツシュメモリ１１２上に存在す
るか否かを判断すべくディレクトリ１１１のディスク上
アドレス１１８が次々と調べられるようになっている。

次のステップではデータが存在するか否かが判断され、
もしもデータが存在しなかった場合には、ディレクトリ
１１１におけるポインター１２０が順次調べられ最も古
くアクセスされたブロックを探索し１、そのブロックの
キャッシュ上アドレス１１９が取り出されたうえＲＡＭ
ｌｌ０に一旦格納される。この後はディスク装置１０４
より該当データを読み取りそのキャッシュ上アドレス１
１９により示されるアドレス以降にそのデータを格納す
ると同時に、プロセッサ１０１へもそのデータを転送す
るところとなるものである。この後は更にアクセスされ
た順序に従ってポインター１２０が更新されるところと
なるが、一方、データが存在すると判断された場合は、
キャッシュ−ヒアドレス１１９によシキャッシュメモリ
１１２より該当データがプロセッサ１０１に転送される
。この後はポインター１２０が更新されその動作コマン
ドに対する処理は終了されるものである。

以上はシングルプロセッサでの場合のものであるが、と
ころでキャッシュを含むマルチプロセッサシステムの構
成としては第５図に示す構成が考えられる。図示の如く
プロセッサ１２９〜１３１とキャッシュ１０２との間に
は、プロセッサ１２９〜１３１からのアクセス要求を如
何なる順序で実行するかを制御する。マルチアクセスコ
ントローラ１３２９、が設けられｒいる点會除けばシス
テム構成は第１図に示”ｊものに同様となっている。本
例ばは３台のブロセツ・す゛についてのものであり、ま
に１ギャツシュ１，０２の内部構成はキャッシュメモリ
１１２についてのみ示す。ここでプロセッサ１２９〜１
３１それぞれのアクセス要求頻度を犬。

中、小としてシングルプロセッサの場合と同様にしてア
クセスするとすれば、キャッシュメモリ１１２上でのプ
ロセッサ１２９〜１３１各々による占有領域は図示の如
くになるというものである。

即ち、プロセッサ１２９に係るデータ領域１３３が最も
大きく、プロセッサ１３０に係るデータ領域１３４はそ
れよりも小さく、プロセッサ１３１に係るデータ領域は
存在しない場合が考えられるというものである。これは
、プロセッサ１３１がアクセス要求を発した場合にはキ
ャッシュメモリ１１２上にプロセッサ１３１に係るデー
タ領域が存在するようになるが、その後再びアクセス要
求が発せられるまでの間にプロセッサ１２９，１３０か
らのアクセス要求があれば、そのデータ領域はプロセッ
サ１２９，１３０ｉＣ係るデータ領域として置換されて
しまうからである。なお、一般に占有領域１３３，１３
４は分散状態として存在するが、第５図においてはまと
まったものとして便宜上水されている。

このようにマルチプロセッサシステムにキャッシュを導
入する際にシングルプロセッサの場合と同様にしてキャ
ッシュメモリを利用する場合には、アクセス要求頻度が
犬のプロセッサにとっては極めて有利であるが、その反
面アクセス要求頻度小のプロセッサ圧とっては極めて不
利になることは明らかである。アクセス要求頻度大のプ
ロセッサはキャッシュメモリ上のデータを即利用し得る
場合が多いのに対し、アクセス要求頻度小のプロセッサ
はアクセス要求の度にディスク装置をアクセスする必要
があるからである。即ち、アクセス要求頻度が小である
程にアクセスに時間金要するというものである。キャッ
シュメモリがこのように利用される場合であってもアク
セス要求ＩＭ度小のプロセッサが重要な処理機能を有し
ていない場合は特に問題にされることはないが、例えば
システム全体の異常処理機能を有しているような場合に
は問題である。データのアクセスに多くの時間、したが
って処理に多くの時間を要し、不測の大事故を誘起する
虞れがあるからである。

〔発明の目的〕

よって本発明の目的は、マルチプロセッサシステムを構
成するプロセッサ各々のアクセス要求頻度が大きく異な
る場合であっても、各プロセッサが所定の比率でキャッ
シュメモリを利用し得るキャッシュメモリ管理方法金供
するｉＣある。

〔発明の概要〕

この目的のため本発明は、キャッシュメモリの領域全体
をプロセッサ対応の領域部分に予め分割しておき、プロ
セッサ各々は対応する領域部分を占有領域としてキャッ
シュメモリを利用し得るようにしたものである。

〔発明の実施例〕

以下、本発明を第６図から第１０図により説明する。但
し、本発明に係るマルチプロセッサシステムのシステム
構成は第５図に示すものに、また、キャッシュのハード
ウェア構成は第１図に示すものに、更にディレクトリに
おけるブロック対応の情報構成は第２図に示すものに同
様となっている。

先ず第６図はディスク装置におけるトラック数に６０、
Ｌ、たがってトラックアドレスＯ〜５９として、また、
キャッシュ、メモリの容量は２０ブロツク、したがって
キャッシュ上アドレスは０〜１９とした場合でのＲＡＭ
への必要な情報の格納態様とディスク装置、ディレクト
リとの関係を示したものである。また、第７図はディレ
クトリに格納される情報とキャッシュメモリとの関係を
示したものである。

これらによる場合几ＡＭＩＩＯ全体は動作コマンド格納
用のコマンド部ＣＭＤ、ディレクトリ１１１をプロセッ
サ１２９〜１３１毎に分割管理するディレクトリ管理部
り几ＣＴＹおよびデータ確立用のワーク部ＷＯ几により
なるものとなっている。このうちコマンド部ＣＭＤはプ
ロセッサ番号１５４、ファンクション１１５およびデー
タアドレス１１６」、ｊ７なる。但し、本例ではディス
ク装置１０４に対するアクセスはトラック中、位（１２
にバイト固定長ガータ）に行なわれることから、データ
アドレス１１６ばＩ・ラックアドレスを示し、また）転
送語数は不要となっている。因みに本例でのコマンド部
ＣＭＤには、トラックアドレス２を読出するためのプロ
セッサ１２９からの動作コマンドが格納されている。

次にディレクトリ管理部ＤＲＣＴＹについて説明すれば
、ディレクトリ管理部ＤＲＣＴＹはプロセッサ１２９〜
１３１が共通にアクセスする可能性があるトラックアド
レス範囲の開始トラックアドレス１６０とその終了トラ
ックアドレス１６１を含むものとなっている。本例では
トラックアドレス４８〜５９が共通アクセス領域として
１２トラックアドレス分子め設定されるようになってい
る。

ディレクトリ管理部ＤＲＣＴＹにはその共通アクセス領
域に対するディレクトリ１１１上での開始アドレス１６
２やプロセッサ１２９〜１３１対応のディレクトリ１１
１上での開始アドレス１６３〜１６５がそれぞれ事前に
設定されるようになっているものである。本例では共通
アクセス領域に対してはディレクトリ１１１上のアドレ
スとして０〜１１が与えられ、また、プロセッサ１２９
〜１３１にはそれぞれディレクトリ１１１上のアドレス
として１２〜２３．２４〜４１．４２〜５９が与えられ
るようになっている。即ち、ディレクトリ１１１上での
３アドレス分は１ブロック分に相当することから、結局
ヤヤツシュメモリ１１２上においては共通アクセス領域
には４ブロック分、プロセッサ１２９〜１３１にはそれ
ぞれ４ブロック分、６ブロツク分、６ブロツク分の領域
が割当されていることになる。既述したように第７図は
ディレクトリ１１１とキャッシュメモリ１１２との関係
を示すが、これによる場合例えばディレクトリ１１１上
におけるアドレス１２〜１４は、キャッシュ上アドレス
４にはトラックアドレス０のデータがプロセッサ１２９
によってアクセスされた９ものとしては２番目に古いも
のとして格納されていることを示すものとなっている。

なお、共通アクセス領域を設ける理由であるが、これを
設けない場合にはキャッシュメモリ１１２上に同一トラ
ック対応のデータが領域を異にして２つまたは３つ存在
する可能性があるからである。即ち、キャッシュ上アド
レスの各々に相互に異なったトラックアドレスのデータ
を格納せしめることによって、キャッシュメモリ１１２
の有効利用を図らんとするものである。

さて、本発明に係るキャッシュの動作を第８図、第９図
によって説明すれば以下のようである。

第８図はキャッシュコントローラによる基本的な処理の
フローを示したものである。既述した如くプロセッサか
らの動作コマンドはＦＬＡＭ　１１０におけるコマンド
部ＣＭＤに一旦格納されるが、その後コマンド部ＣＭＤ
におけるファンクション（ＦＵＮＣ）１１５のモードが
判定されるようになっている。この場合、本来の処理に
先立って先ず共通アクセス領域およびプロセッサ対応の
占有領域のキャッシュメモリ上における大きさと位置を
設定する必要がある。この設定処理は分割定義処理と称
されるが、この処理モードである場合にはＲＥＡＤ処理
、ＷＲＩＴＥ処理は行なわれなく各プロセッサからの動
作コマンドにもとづき共通アクセス領域およびプロセッ
サ対応占有領域のブロック数がＲＡＭ　１１０における
ワーク部ＷＯＲＫに一旦格納される。この後それらブロ
ック数よりブイレフ）　１．１１１１を分割するだめの
各領域の開始アドレスが算出されディレクトリ管理部Ｄ
ＲＣＴＹに登録されるものである。この後更に共通アク
セス領域のディスク上開始トラックアドレスと終了トラ
ックアドレスとがディレクトリ管理部ＤＦＬＣＴＹに登
録されることによって分割定義処理は終了される。

分割定義処理が終了すれば次に本来の処理に伴いＲＥＡ
Ｄ処理、ＷＲＩＴＥ処理が行なわれることになるが、説
明の簡単化上ＲＥＡＤ処理について第９図（ａ）、　（
ｂ）により説明すれば以下のようである。

即ち、第８図に示す処理フローにおいて動作コマンドに
おけるファンクション１１５のモー）’　カＲＥＡＤで
ある場合には第９図（ａ）、　（ｂ）に示す処理が実行
されるものとなっている。第９図（ａ）、　（ｂ）に示
す処理におい′７．υ先ずディスク（−でのアト１／ス
を示ずデータアト１／ス（ＤＡＤＤＲ，）　１１６が共
通アクセス領域に含１ハ５るか否かを判定すべく開始ト
ラックアドレス（ＣｓＡＤＲ）１６０、終了トラックア
ドレス（ＣＥＡＪ）Ｒ）　１６１と比較されるものとな
っている。この比較によって共通アクセス領域に含まれ
ると判定された場合には開始アドレス（ＡＡＤＲＯ）１
６２１デイレクトリ開始アドレスとして設定するもので
ある。また、もしも共通アクセス領域外のものである場
合はプロセッサ番号（ＣＰＵＡ　）　１５４　ｆ識別す
ることによってそのプロセッサ対応の占有領域の開始ア
ドレスがディレクトリ開始アドレスとして設定される。

プロセッサ番号１５４が１であれば、開始アドレス（Ａ
ＡＤＲＩ）１６３がディレクトリ開始アドレスとして設
定されるわけである。

さて、このようにして必要とされる領域の開始アドレス
がディレクトリ開始アドレスとして設定されたならば、
次にその領域内にデータアドレス（ＤＡＤＤＲ，）１１
．６に一致するディスク上アドレス（ＢＡ、ＤＤＲ）　
１１８が存在するか否かが調べられるようになっている
。これによりもしも一致するディスク上アト１／ス（Ｂ
ＡＤＤＲ，）　１１８が見い出されたならば、そのディ
スク上アドレス（ＢＡＤＤＲ）１１８に対応しているキ
ャッシュ上アトｌ／ス（ＭＡＤＪ）Ｒ）　１１９　ｋ取
り出し、これが示すキャッシュメモリ１１２」二のアド
レスよりデータがプロセッサに転送されるところとなる
ものである。また、もしも一致するディスク上アドレス
（ＢＡＤＤＲ）１１８が見い出されない場合は、その領
域内において最も古くアクセスされたデータがポインタ
ー（ＰＯＩＮＴ）　１２０　’ｉ調べることによって検
出されるようになっている。最も古くアクセスされたデ
ータに係るキャッシュ上アドレス（ＭＡＤＪ）Ｒ，）　
１１９を取シ出して、データアドレス（ＤＡＤＤＲ）　
１１６によってディスク装置より読み出されたデータを
そのキャッシュ上アドレス（ＭＡＤＤＲ）　１１９　カ
示すキャッシュメモリ１１２のアドレスに格納すると同
時に、プロセッサに転送するものである。この際最も古
くアクセスされたデータに係るディスク上アドレス（Ｂ
ＡＤＤＲ，）　１１８　Ｆｉデータアドレス（ＤＡＤＤ
Ｒ）　１１６と置換されることになる。

このようにしてアクセスが終了したならば、アクセスさ
れた領域においてはアクセスされたデータの古さ、即ち
、ポインター（ＰＯＩＮＴ）１２０をアクセスされた順
序に従って更新をした状態で次のアクセス要求に備える
ことになる。

第１０図は、プロセッサ１２９がトラックアドレス２を
アクセスした際に、キャッシュメモリ１１２上にそのア
ドレスのデータが存在しない場合でのポインター（ＰＯ
ＩＮＴ）　１２００更新前と更新後の状態を示したもの
である。図示の如くプロセッサ１２９対応のディレクト
リ部分のみを示すが、本例ではポインター（ＰＯＩＮＴ
）　１２０はその数値が小さい程にそれに係るデータが
古くアクセスされたことを示していることから、数値が
最も小さいポインター以外のものにおいてはその数値が
１減じられている一方、数値が最も小さいものは＋４加
算されるようになっている。尤もこの場合にはポインタ
ーの値が５となるような場合には４に更新しておくよう
にしてもよいことは勿論である。

本発明は以上のようなものであるが、プロセッサの数に
応じてブイレフ１１管理部の容量全適当に加減するよう
にすれば一般のマルチプロセッサシステムに適用し得る
ことは明らかである。また、転送されるデータは固定長
のものとして説明したが、可変長とする場合にはそのデ
ータがグロック内に存在するか否かを判定することによ
って、あるいはブロックをディスクのセクタ単位に管理
するこ、！：によって適用可能となる。

〔発明の効果〕

以上説明したように本発明は、キャッシュメモリの領域
全体がプロセッサ対応の領域部分に予め分割されたもの
として、プロセッサ各々は対応する領域部分を占有領域
としてキャッシュメモリを利用するよりにしたものであ
る。したがって、本発明による場合は、マルチプロセッ
サシステムを構成するプロセッサ各々のアクセス要求頻
度が大きく異方る場合であっても、アクセス要求１度の
小さいプロセッサはキャッシュメモリを利用し得るとい
う幼芽がある。

図面の簡単′ｆ１：、説明 第１図は、キャッシュメモリを採用してなるシングルプ
ロセッサシステムのシステム構成に示ｆ図、第２図は、
ディレクトリに格納されるデータの種類を説明するため
の図、第３図は、プロセッサより出力される動作コマン
ドを説明するための図、第４図は、従来技術に係るキャ
ッシュの処理フローを示す図、第５図は、キャッシュメ
モリを採用してなるマルチプロセツザシステムのシステ
ム構成を示す図、第６図は、Ｒ，ＡＭに格納される必要
な情報とディスク装置、ディレクトリとの本発明に係る
関係全売す図、第７図は、ディレクトリに格納される情
報とキャッシュメモリとの本発明に係る関係を示す図、
第８図は、本発明に係るキャッシュの基本的な処理フロ
ーを示す図、第９図（ａ）、　（ｂ）は、ＲＥＡＤ処理
が行なわれる場合での処理７０−を示す図、第１０図は
、ディレクトリにおけるポインターの更新全説明するた
めの図である。

１０２・・・ディスクキーＶツシュ、１ｏ４・・・ディ
スク装置（外部記憶装置）、１１０・・・Ｒ，Ａ、Ｍ、
ｉ　ｔ　ｉ・・・ディレクトリ、１１２・・・キャッシ
ュメモリ、１２９〜１３１・・・プロセッサ、１３２・
・・マルチアクセスコントローラ。

代理人　弁理士　秋本正実 槽５図 槽８し１ ：半ｑ図 （ｂ）

Claims (1)

【特許請求の範囲】
1. １、外部記憶装置とマルチアクセスコントローラとの間
   にバッファメモリとしてのキャッシュメモリを介在させ
   るようにしてなるマルチプロセッサシステムにおけるキ
   ャッシュメモリ管理方法にして、キャッシュメモリの領
   域全体をプロセッサ対応の領域部分に予め分割設定し、
   プロセッサ各々は対応する領域部分を占有領域としてキ
   ャッシュメモリを管理、利用することを特徴とするキャ
   ッシュメモリ管理方法。