JPH0441380B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バツフア記憶を有する情報処理装置
に関する。

（従来の技術） 従来、この種の情報処理装置では、バツフア記
憶からのデータの読出しによつて障害を検出した
場合であつても、即刻エラー情報が発生して障害
処理制御部に障害が通知されるように構成されて
いた。このとき、再試行が可能であれば再試行を
行うことができる。

（発明が解決すべき問題点） しかし、間欠的な障害が発生した場合には、交
換すべきICチツプを指摘することが困難なため、
関連するすべてのICチツプを交換しなければな
らないという欠点があつた。

本発明の目的は、バツフア記憶からのデータの
読出しの際に障害が検出されたならば、バツフア
記憶をバイパスして主記憶にアクセスし、該当デ
ータを主記憶から読出し、上記バツフア記憶から
の読出しデータと上記主記憶からのデータとを比
較し、比較結果を保持するとともに上記バツフア
記憶の該当エリアの有効表示フラグをリセツトす
ることにより上記欠点を除去し、間欠障害によつ
て再試行が成功した場合にも交換すべきICチツ
プの数を最小にできるように構成した情報処理装
置を提供することにある。

（問題題を解決するための手段） 本発明による情報処理装置は、バツフア記憶
と、バツフア記憶有効表示フラグ記憶部と、バツ
フア記憶制御部と、セレクタと、レジスタと、障
害検出回路と、データ処理部とを具備して構成し
たものである。

バツフア記憶は、主記憶データを一時的に格納
するためのものである。

バツフア記憶有効表示フラグ記憶部は、バツフ
ア記憶に要求されたデータが正しく記憶されてい
るか否かを表わすフラグ情報をセツトするための
ものである。

バツフア記憶制御部は、要求されているデータ
がバツフア記憶に格納されている場合にはバツフ
ア記憶から要求されたデータを読出すように制御
すると共に、要求されたデータが存在しない場合
には、これをバツフア記憶に書込むように制御す
るためのものである。

セレクタは、バツフア記憶の内容か、あるいは
主記憶データかをバツフア記憶制御部からの指示
により切替えるためのものである。

レジスタは、セレクタの出力を一時的に格納し
ておくためのものである。

障害検出回路は、レジスタの内容に存在する障
害を検出するためのものである。

データ処理部は、バツフア記憶からのデータの
読出しの際に障害検出回路により障害が検出され
たならばバツフア記憶をバイパスして前記主記憶
にアクセスして読出すことにより、主記憶からの
読出しデータをバツフア記憶からの読出しデータ
と比較し、比較の結果を保持すると共にフラグ情
報をリセツトするようバツフア記憶制御部に指示
するためのものである。

（実施例） 次に、本発明について図面を参照して詳細に説
明する。

本発明の一実施例を示す第１図において、本発
明の情報処理装置は主記憶アクセス制御装置１
と、バツフア記憶制御部２と、バツフア記憶有効
表示フラグ記憶部３と、バツフア記憶４と、セレ
クタ５と、レジスタ６と、データ処理部７と、障
害検出回路８とから構成される。

第１図において、通常、データ処理部７からの
主記憶読出し要求は、信号線１０８を通してバツ
フア記憶制御部２へ通知される。バツフア記憶制
御部２ではバツフア記憶有効表示フラグ記憶部３
の内容を読出し、要求されたデータがバツフア記
憶４に存在しているか否かをチエツクする。バツ
フア記憶４に要求されたデータが存在する場合に
は、バツフア記憶４からデータを読出し、セレク
タ５とレジスタ６とを通してデータ処理部７へ読
出しデータを渡す。バツフア記憶４に要求された
データが存在しない場合には、バツフア記憶制御
部２は信号線１００を通して主記憶アクセス制御
装置１にデータ読出し要求を送出する。そこで、
主記憶アクセス制御装置１から信号線１０１上に
データリプライ信号が送出され、バツフア記憶制
御部２がこれを受取る。次にバツフア記憶制御部
２は信号線１０９上の読出しデータをバツフア記
憶４に書込むとともに、セレクタ５とレジスタ６
とを通してデータ処理部７へ読出しデータを渡
す。さらにこのときにバツフア記憶有効表示フラ
グ記憶部３へ該当アドレスのデータが有効である
ことを示すフラグをセツトする。

バツフア記憶４からの読出しデータに障害が検
出された場合には、情報処理部７は次のように動
作する。すなわち、レジスタ６の内容に含まれた
データの障害が出力信号線１１２を介して障害検
出回路８によつて検出されると信号線１０７を介
して障害をバツフア記憶制御部２へ通知し、さら
に信号線１１３を介してデータ処理部７へ通知す
る。主記憶またはバツフア記憶からの読出しデー
タに障害が検出されたときに限つて、障害検出回
路８では信号線１０７，１１３上の情報を有効化
する。

主記憶からの読出し時に障害を検出すると、障
害処理制御部（図示していない）に上記障害を通
知する。信号線１０７でエラー情報が通知される
と、バツフア記憶制御部２では主記憶アクセス制
御装置１に主記憶読出し要求を送出すると共にバ
ツフア記憶有効表示フラグ記憶部３の該当するフ
ラグをリセツトする。

次に、信号線１１３上でエラー情報が通知され
た時のデータ処理部７の動作を第２図を参照して
説明する。

第２図において、データ処理部７の一実施例は
マイクロプログラム制御部１１と、スクラツチパ
ツドメモリ１２と、レジスタ１６，１８と、演算
回路１４と、セレクタ１５，１７とから構成され
る。

第１図において信号線１１３によつてエラー情
報が通知されると、エラー情報を無視するモード
のデータは信号線112からデータ処理部７に入力
され、第２図に示すセレクタ１７を経由してレジ
スタ１８にセツトされる。次に、このときのキヤ
ツシユアクセスアドレス信号は信号線１０３を介
してセレクタ１５に加えられ、セレクタ１５を経
てレジスタ１６にセツトされる。そこで、レジス
タ１６の内容は信号線２０９を介してスクラツチ
パツドメモリ１２に書込まれる。その後、バツフ
ア記憶制御部２で主記憶からのデータの読出しが
実行され、読出しデータはセレクタ１５を経てレ
ジスタ１６にセツトされる。その後、演算回路１
４でレジスタ１６，１８の出力の排他的論理和が
求められ、演算結果はセレクタ１５を経てレジス
タ１６にセツトされる。レジスタ１６の内容は次
にスクラツチパツドメモリ１２に書込まれる。そ
こで、エラー情報を無視するモードのデータは解
除される。スクラツチパツドメモリ１２の内容
は、障害データ採取装置（図示してない）に対し
て通信手段を介して通知されるので、データを採
取してから蓄積しておけば後からのデータ解析に
使用できる。

（発明の効果） 本発明には以上説明したように、バツフア記憶
からのデータ読出しにより障害が検出された場合
には、主記憶装置にアクセスしてデータを読出す
とともにバツフア記憶の有効表示フラグをリセツ
トし、さらに主記憶からの読出しデータとバツフ
ア記憶からの読出しデータとを比較し、比較結果
を保持することにより間欠障害時の交換チツプの
数を最小にできるという効果がある。

【図面の簡単な説明】

第１図は、本発明による情報処理装置の一実施
例を部分的に示すブロツク図である。第２図は、
第１図に示すデータ処理部の詳細を示すブロツク
図である。 １……主記憶アクセス制御装置、２……バツフ
ア記憶制御部、３……バツフア記憶有効表示フラ
グ記憶部、４……バツフア記憶、５……セレク
タ、６，１６，１８……レジスタ、８……障害検
出回路、１１……マイクロプログラム制御部、１
２……スクラツチパツドメモリ、１４……演算回
路、１５，１７……セレクタ。

Claims (1)

【特許請求の範囲】
1. １ 主記憶データを一時的に格納するためのバツ
   フア記憶と、前記バツフア記憶に要求されたデー
   タが正しく記憶されているか否かを表わすフラグ
   情報をセツトするためのバツフア記憶有効表示フ
   ラグ記憶部と、前記要求されたデータが前記バツ
   フア記憶に格納されている場合には前記バツフア
   記憶から前記要求されたデータを読出すように制
   御すると共に、前記要求されたデータが存在しな
   い場合には、これを前記バツフア記憶に書込むよ
   うに制御するためのバツフア記憶制御部と、前記
   バツフア記憶の内容か、あるいは前記主記憶デー
   タかを前記バツフア記憶制御部からの指示により
   切替えるためのセレクタと、前記セレクタの出力
   を一時的に格納しておくためのレジスタと、前記
   レジスタの内容に存在する障害を検出するための
   障害検出回路と、前記バツフア記憶からのデータ
   の読出しの際に前記障害検出回路により前記障害
   が検出されたならば前記バツフア記憶をバイパス
   して前記主記憶にアクセスして読出すことにより
   前記主記憶からの読出しデータを前記バツフア記
   憶からの読出しデータと比較し、前記比較の結果
   を保持すると共に前記フラグ情報をリセツトする
   よう前記バツフア記憶制御部に指示するためのデ
   ータ処理部とを具備して構成したことを特徴とす
   る情報処理装置。