JPH01211054A - メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置に係わり、特にメモリに対して書
き込まれたデータをチエツクするメモリ制御回路に関す
る。

〔従来の技術〕

メモリ回路はマイクロコンピュータの必須構成素子であ
り、あらゆる産業に対するマイクロコンピュータの浸透
と相まって、その消費は巨大化してきている。その中で
、メモリ回路に対する高速大容量化も、その巨大化を支
える重要な要因である。一方、メモリ回路がこのように
高速大容量化されたとしてもその動作が正常になされて
いるか否かのチエツクがおろそかにされるようでは所期
の目的を達成することはできない。そこで、メモリ動作
に対する信頼性を向上させるための種々の工夫がなされ
てきている。特に、メモリ回路に対するデータ書込が完
全になされたか否かのチエツクはその信頼性の向上にと
り重要な問題である。

従来、このようなデータ書込のチエツクは、メモリ回路
とマイクロプロセッサを含むメモリ制御回路により行わ
れていた。

第２図は、この種のメモリ制御回路を示したものである
。図に示したように、このメモリ制御回路は、マイクロ
プロセッサ１１とメモリ回路１２により構成され、メモ
リ回路１２に対するデータの書き込み、読み出しは、マ
イクロプロセッサ１１から出力されるアドレス制御信号
１３、データ制御信号１４、書込制御信号１５および読
出制御信号１６により行われる。そして、書込データの
チエツクは、マイクロプロセッサ１１に内蔵されたプロ
グラムを用い、メモリ回路１２に対する書き込みの後、
読み出しを行うことにより実施していた。

〔発明が解決しようとする課題〕

このように、従来のメモリ制御回路においては、データ
書込のチエツクをマイクロプロセッサ内蔵のプログラム
により実施していたので、処理速度が遅くなり、しかも
プログラム量が増加するという欠点があった。

そこで本発明の目的は、データ書込のチエツクにプログ
ラムを使用することなく、迅速に書込データをチエツク
できるメモリ制御回路を提供することにある。

〔課題を解決するための手段〕

本発明のメモリ制御回路は、メモリ回路に対するデータ
の書き込み、読み出しを、マイクロプロセッサからのア
ドレス制御信号、データ制御信号、書込制御信号および
読出制御信号により実施しているメモリ制御回路におい
て、（１）データバッファと、（１１）前記したマイク
ロプロセッサからの書込制御信号を用いてメモリ回路に
対するデータの書込信号と読出信号を作成し、マイクロ
プロセッサにウェイト制御信号を送出して書込サイクル
を書込・読出サイクルに変更し、そして前記データバッ
ファのデータ出力を制御するリード・ライト制御回路と
、（ｉｉｉ　）メモリ回路から読み出されたデータと、
前記したマイクロプロセッサから出力されたデータ制御
信号とを比較し、データがメモリ回路に正常に書き込ま
れたか否かを判定する比較器とを具備している。

したがって、本発明によるメモリ制御回路を用いると、
マイクロプロセッサからの書込制御信号を用いてメモリ
回路に対するデータの書込信号と読出信号を作成し、そ
してメモリ回路から読み出されたデータとマイクロプロ
セッサから出力されたデータ制御信号とを比較し、デー
タがメモリ回路に正常に書き込まれたか否かを判定する
ことにより、書き込み、読み出しおよびチエツクをプロ
グラムを用いずに実施することができ、プログラムを使
用したとしても再書き込みだけで済ますことができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本実施例のメモリ制御回路を示したものである
。

図において、マイクロプロセッサ２１は、メモリ回路２
２にアドレス制御信号２３を送出する。

そして、リード・ライト制御回路２４、データバッファ
２５および比較器２６に、それぞれ、書込制御信号２７
およびデータ制御信号２８を送出する。従来では：メモ
リ回路２２に対する書込データのチエツクは、マイクロ
プロセッサ２１に内蔵されたプログラムに基づいて行わ
れたが、本発明ではミこれを上記のハードウェアで達成
する。

上記のように、書込制御信号２４を受けたリード・ライ
ト制御回路２７は、ウェイト（ｗａｉｔ）制御信号３０
をマイクロプロセッサ２１に送出し、一方メモリ回路２
２に書込信号３１と読出信号３２を送出する。そして、
これと同時に、データバッファ２５に対しデータ出力信
号３３を送出する。このデータバッファ２５は、データ
を一次記憶しておく通常のバッファ記憶装置で、リード
・ライト制御回路２４からデータ出力信号３３を受ける
と、メモリ回路２２にデータ信号３５を出力する。比較
器２６は、メモリ回路２２からの読出データ信号３６と
、マイクロプロセッサ２１からのデータ制御信号２８と
を比較し、データの書き込みが正常に行われたか否かを
示す判定信号３７をマイクロプロセッサ２１に送出する
。

次にこのメモリ制御回路の動作について説明する。マイ
クロプロセッサ２１からメモリ回路２２にデータを書き
込む場合、リード・ライト制御回路２４は、マイクロプ
ロセッサ２１から書込制御信号２７をマイクロプロセッ
サ２１に送り、マイクロプロセッサ２１の処理を中断さ
せる。続いて、リード・ライト制御回路２４は、マイク
ロプロセッサ２１からのアドレス制御信号２３、データ
制御信号２８および書込制御信号２７に基づいて、メモ
リ回路２２およびデータバッファ２５に、それぞれ書込
信号３１およびデータ出力信号３３を送出し、これによ
りデータ信号３５をメモリ回路２２に書き込む。

その後、リード・ライト制御回路２４は、書込信号３１
およびデータ出力信号３３の送出を停止し、その代わり
に、メモリ回路２２に読出信号３２を送出し、メモリ回
路２２に書き込まれたデータの読み出しを実施する。そ
して、読み出された読出データ信号３６と、マイクロプ
ロセッサ２１から出力されているデータ制御信号２８と
を比較器２６で比較する。比較器２６は、データが正常
に書き込まれていたか否かを判定し、その結果を、判定
信号３７としてマイクロプロセッサ２１に送り、通知す
る。この後、リード・ライト制御回路２４は、マイクロ
プロセッサ２１に対するウェイト制御信号３０を解除し
てマイクロプロセッサ２１を再起動する。そして、マイ
クロプロセッサ２１は、データの再書き込みを行うか否
かに関して内蔵のプログラムにより検討する。

〔発明の効果〕

このように本発明によるメモリ制御回路は、マイクロプ
ロセッサからの書込制御信号を用いてメモリ回路に対す
るデータの書込信号と読出信号を作成するリード・ライ
ト制御回路と、メモリ回路から読み出されたデータとマ
イクロプロセッサから出力されたデータ制御信号とを比
較してデータがメモリ回路に正常に書き込まれたか否か
をチエツクする比較器とを設けることにより、書き込み
、読み出し、チエツクをプログラムを用いずに迅速に実
施できる効果がある。プログラムを用いたとしても再書
き込み時だけなのでプログラム、量を減らせるという効
果がある。

【図面の簡単な説明】

第１図は本発明によるメモリ制御回路の一実施例を示す
ブロック図、第２図は従来のメモリ制御回路を示すブロ
ック図である。 ２１・・・・・・マイクロプロセッサ、２２・・・・・
・メモリ回路、 ２４・・・・・・リード・ライト制御回路、２５・・・
・・・データバッファ、 ２６・・・・・・比較器。

Claims (1)

1. 【特許請求の範囲】 メモリ回路に対するデータの書き込み、読み出しを、マ
   イクロプロセッサからのアドレス制御信号、データ制御
   信号、書込制御信号、および読出制御信号により実施し
   ているメモリ制御回路において、 データバッファと、 前記マイクロプロセッサからの書込制御信号を用いてメ
   モリ回路に対するデータの書込信号と読出信号を作成し
   、マイクロプロセッサにウェイト制御信号を送出して書
   込サイクルを書込・読出サイクルに変更し、前記データ
   バッファのデータ出力を制御するリード・ライト制御回
   路と、 メモリ回路から読み出されたデータと、前記マイクロプ
   ロセッサから出力されたデータ制御信号とを比較し、デ
   ータがメモリ回路に正常に書き込まれたか否かを判定す
   る比較器 とを具備するメモリ制御回路。