JPS6413096U - - Google Patents
Info
- Publication number
- JPS6413096U JPS6413096U JP10781287U JP10781287U JPS6413096U JP S6413096 U JPS6413096 U JP S6413096U JP 10781287 U JP10781287 U JP 10781287U JP 10781287 U JP10781287 U JP 10781287U JP S6413096 U JPS6413096 U JP S6413096U
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- memory
- data
- attribute
- font
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Description
第1図は本考案一実施例の概略構成図、第2図
は従来の画像メモリ制御回路の概略構成図、第3
図、第6図、第8図はフオントパターンの例を示
す図、第4図、第7図は属性パターンの例を示す
図、第5図、第9図、第10図、第11図はパタ
ーン描画の説明の図である。 1……画像メモリ、2……フオントパターンメ
モリ、3……属性パターンメモリ、4……描画コ
ントローラ(制御手段)、7……データバス、8
……書き込み制御レジスタ(保持手段)、9……
ANDゲート(ゲート手段)。
は従来の画像メモリ制御回路の概略構成図、第3
図、第6図、第8図はフオントパターンの例を示
す図、第4図、第7図は属性パターンの例を示す
図、第5図、第9図、第10図、第11図はパタ
ーン描画の説明の図である。 1……画像メモリ、2……フオントパターンメ
モリ、3……属性パターンメモリ、4……描画コ
ントローラ(制御手段)、7……データバス、8
……書き込み制御レジスタ(保持手段)、9……
ANDゲート(ゲート手段)。
Claims (1)
- 【実用新案登録請求の範囲】 フオントパターンを複数記憶するフオントパタ
ーンメモリと、属性パターンを複数記憶する属性
パターンメモリと、表示手段のドツトと対応して
データを記憶する画像メモリと、これらメモリの
データの書き込み読み出しを制御する制御手段と
、前記画像メモリにおけるデータの書き込みの可
否を決定するための情報を保持する保持手段と、
該保持手段の出力と前記制御手段からのデータ書
き込み許可信号とを入力とし、その論理積をとつ
て前記画像メモリのデータ書き込み許可信号入力
端へと出力するゲート手段とを備え、 前記フオントパターンメモリから読み出したフ
オントパターンを前記保持手段に格納し、前記属
性パターンメモリから読み出した属性パターンを
前記保持手段からの出力情報に応じて前記画像メ
モリに書き込むことを特徴とした画像メモリ制御
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10781287U JPS6413096U (ja) | 1987-07-14 | 1987-07-14 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10781287U JPS6413096U (ja) | 1987-07-14 | 1987-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6413096U true JPS6413096U (ja) | 1989-01-24 |
Family
ID=31342559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10781287U Pending JPS6413096U (ja) | 1987-07-14 | 1987-07-14 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6413096U (ja) |
-
1987
- 1987-07-14 JP JP10781287U patent/JPS6413096U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6413096U (ja) | ||
JPH03121894U (ja) | ||
JPS63115251A (ja) | デイスクキヤツシユ制御装置 | |
JPS6160352U (ja) | ||
JPH01151497U (ja) | ||
JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
JPS59147256U (ja) | 手書き文字入力装置 | |
JPH01151467U (ja) | ||
JPH0280399U (ja) | ||
JPH0255345U (ja) | ||
JPH0393948U (ja) | ||
JPS639646U (ja) | ||
JPS6020099U (ja) | P−rom書込器 | |
JPS63189645U (ja) | ||
JPH026340U (ja) | ||
JPS6431450U (ja) | ||
JPS59113841U (ja) | 主記憶構成制御装置 | |
JPS6384198U (ja) | ||
JPS6335146U (ja) | ||
JPS59138894U (ja) | ドツト表示装置 | |
JPS6324747U (ja) | ||
JPS58163095U (ja) | 欠陥処理回路 | |
JPH0673223B2 (ja) | 磁気テープシステム | |
JPS61136396U (ja) | ||
JPS5984592U (ja) | 蓄積表示管書込制御回路 |