JPS639646U - - Google Patents
Info
- Publication number
- JPS639646U JPS639646U JP1986103806U JP10380686U JPS639646U JP S639646 U JPS639646 U JP S639646U JP 1986103806 U JP1986103806 U JP 1986103806U JP 10380686 U JP10380686 U JP 10380686U JP S639646 U JPS639646 U JP S639646U
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- window
- memory
- bitmap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
第1図は本考案のウインドウ画面表示制御装置
を使用した文章編集装置の要部を表わしたブロツ
ク図、第2図はこの実施例におけるウインドウ画
面表示制御装置の部分を具体化したブロツク図、
第3図は本考案の一変形例におけるウインドウコ
ントロール回路およびその周辺回路のブロツク図
、第4図はこの変形例における動作を説明するた
めのタイミング図、第5図は表示画面におけるウ
インドウ表示例を示す平面図、第6図はビツトマ
ツプメモリのアクセスとウインドウ表示タイミン
グの関係を示したタイミングチヤートである。 1……ビツトマツプメモリ、5……ウインドウ
コントロール回路、6……コントロール信号、1
7A……第1のラインメモリ、17B……第2の
ラインメモリ、38……コントロール信号セレク
タ、39……ライトクロツク、41……リードク
ロツク、52……ドツトクロツク、53……ウイ
ンドウイネーブル信号、58,68……論理ゲー
ト、63……ウインドウ、65A,65B……シ
フトレジスタ、67……選択信号。
を使用した文章編集装置の要部を表わしたブロツ
ク図、第2図はこの実施例におけるウインドウ画
面表示制御装置の部分を具体化したブロツク図、
第3図は本考案の一変形例におけるウインドウコ
ントロール回路およびその周辺回路のブロツク図
、第4図はこの変形例における動作を説明するた
めのタイミング図、第5図は表示画面におけるウ
インドウ表示例を示す平面図、第6図はビツトマ
ツプメモリのアクセスとウインドウ表示タイミン
グの関係を示したタイミングチヤートである。 1……ビツトマツプメモリ、5……ウインドウ
コントロール回路、6……コントロール信号、1
7A……第1のラインメモリ、17B……第2の
ラインメモリ、38……コントロール信号セレク
タ、39……ライトクロツク、41……リードク
ロツク、52……ドツトクロツク、53……ウイ
ンドウイネーブル信号、58,68……論理ゲー
ト、63……ウインドウ、65A,65B……シ
フトレジスタ、67……選択信号。
Claims (1)
- ビツトマツプデイスプレイ装置にウインドウを
設定しこれにイメージの表示を行うことのできる
装置において、表示するデータを格納したビツト
マツプメモリと、このビツトマツプメモリから読
み出されたデータのうちウインドウ内の1水平ラ
イン分の表示データをそれぞれ格納する複数のラ
インメモリと、これら複数のラインメモリに選択
的に前記表示データを書き込む表示データ書き込
み制御手段と、前記ビツトマツプメモリの読み出
しとは独立したタイミングで前記ラインメモリの
うちのすでに書き込みの行われたメモリからデー
タの読み出しを行う表示データ読み出し制御手段
とを具備することを特徴とするウインドウ画面表
示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986103806U JPS639646U (ja) | 1986-07-08 | 1986-07-08 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986103806U JPS639646U (ja) | 1986-07-08 | 1986-07-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS639646U true JPS639646U (ja) | 1988-01-22 |
Family
ID=30976714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986103806U Pending JPS639646U (ja) | 1986-07-08 | 1986-07-08 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639646U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499757U (ja) * | 1991-02-05 | 1992-08-28 |
-
1986
- 1986-07-08 JP JP1986103806U patent/JPS639646U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499757U (ja) * | 1991-02-05 | 1992-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS639646U (ja) | ||
KR910014943A (ko) | 다포트 ram 및 정보처리장치 | |
JPS5831591B2 (ja) | 任意位置へのパタ−ン表示方式 | |
KR960700490A (ko) | 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle) | |
JP2564996B2 (ja) | 表示制御回路 | |
JPH0471174U (ja) | ||
JPS5810135U (ja) | 図形表示装置 | |
JPS60251431A (ja) | メモリ表示装置 | |
JPS61167695U (ja) | ||
JPS59153590U (ja) | 画像表示回路 | |
JPS6378478U (ja) | ||
JPS60130495U (ja) | 映像表示装置 | |
JPS62137492U (ja) | ||
JPH0389482U (ja) | ||
JPS61262788A (ja) | デイスプレイ用メモリ装置 | |
JPS5994364U (ja) | 模擬視界発生装置 | |
JPH06131519A (ja) | Icカード | |
JPH01113456U (ja) | ||
JPS60127045U (ja) | 受信装置のプログラム操作装置 | |
JPS6219694U (ja) | ||
JPS6413096U (ja) | ||
JPS63187191U (ja) | ||
JPH01151497U (ja) | ||
JPH10255471A (ja) | 半導体メモリー装置 | |
JPS5834490A (ja) | デイスプレイ装置 |