JPS6116648U - マイクロプログラム制御式情報処理装置 - Google Patents
マイクロプログラム制御式情報処理装置Info
- Publication number
- JPS6116648U JPS6116648U JP9218085U JP9218085U JPS6116648U JP S6116648 U JPS6116648 U JP S6116648U JP 9218085 U JP9218085 U JP 9218085U JP 9218085 U JP9218085 U JP 9218085U JP S6116648 U JPS6116648 U JP S6116648U
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- information processing
- processing device
- controlled information
- gate means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例のブロック図、第2図は上記
実施例における制御メモリのアドレス設定を説明するた
めの図である。 10・・・制御メモリ、11・・・アドレスレジスタ、
12・・・データレジスタ、13・・・デコーダ、14
,25・・・ゲート、15,26・・・フリップフロツ
プ、′17・・・演算回路、18.20・・・演算用レ
ジスタ、19,21,22・・・バス、23・・田一カ
ルストレツジレジスタ、24・・・パリティチェック回
路、27・・・出力線、28・・・コンベア・アドレス
レジスタ、29・・・コンベア回路。
実施例における制御メモリのアドレス設定を説明するた
めの図である。 10・・・制御メモリ、11・・・アドレスレジスタ、
12・・・データレジスタ、13・・・デコーダ、14
,25・・・ゲート、15,26・・・フリップフロツ
プ、′17・・・演算回路、18.20・・・演算用レ
ジスタ、19,21,22・・・バス、23・・田一カ
ルストレツジレジスタ、24・・・パリティチェック回
路、27・・・出力線、28・・・コンベア・アドレス
レジスタ、29・・・コンベア回路。
Claims (1)
- 【実用新案登録請求の範囲】 、 マイクロプログラムを格納する記憶装置と、該記憶
装置をアクセスするためのアドレスがセットされるアド
レスレジスタと、 情報処理装置を構成する各素子からの情報の誤りを検出
する誤り検出手段と、 を備えたマイクロプログラム制御式情報処理装置であっ
て、 前記アドレスレジスタは、マイクロプログラムのイニシ
ャルスタート時から該各素子の不安定期間経過後は、特
定のビットが異なる内容にセットされて成ると共に、 該誤り検出手段の検出出力が入力されるゲート手段と、 イニシャルス゜タート時は、該ゲート手段の閉成信号を
出力し、該アドレスレジスタの特定のビツトが異なる内
容にセットされた場合、該ゲート手段の開成信号を出力
する手段と、 を具備してなることを特徴とするマイクロプログラム制
御式情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9218085U JPS6116648U (ja) | 1985-06-20 | 1985-06-20 | マイクロプログラム制御式情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9218085U JPS6116648U (ja) | 1985-06-20 | 1985-06-20 | マイクロプログラム制御式情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6116648U true JPS6116648U (ja) | 1986-01-30 |
JPS6117474Y2 JPS6117474Y2 (ja) | 1986-05-28 |
Family
ID=30648745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9218085U Granted JPS6116648U (ja) | 1985-06-20 | 1985-06-20 | マイクロプログラム制御式情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6116648U (ja) |
-
1985
- 1985-06-20 JP JP9218085U patent/JPS6116648U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6117474Y2 (ja) | 1986-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60150700U (ja) | 電源アップ,ダウン時のram保持機能を有するマイクロプロセッサ | |
JPS6116648U (ja) | マイクロプログラム制御式情報処理装置 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPH029401Y2 (ja) | ||
JPS596202U (ja) | シ−ケンス制御装置 | |
JPS59180577U (ja) | 時間軸補正装置 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59180300U (ja) | メモリ試験装置 | |
JPS58118599U (ja) | 記憶装置 | |
JPS58101253U (ja) | マルチクロツク形アナライザ | |
JPS59192755U (ja) | エラステイツク・ストア回路 | |
JPH0221618B2 (ja) | ||
JPS6235703B2 (ja) | ||
JPS60640U (ja) | Dma処理とプログラム計測モ−ドの並行処理システム | |
JPS59138961U (ja) | トレ−ス・メモリ制御回路 | |
JPS58155665U (ja) | フレキシブルディスク装置 | |
JPS60100853U (ja) | 入出力事象記録機構 | |
JPS58101252U (ja) | パリテイチエツカ誤動作防止回路 | |
JPS59194199U (ja) | 磁気バブル記憶装置 | |
JPS62168241A (ja) | マイクロプログラム制御装置 | |
JPS59161600U (ja) | メモリへの不正書込み防止回路 | |
JPS61256449A (ja) | パス診断方式 | |
JPS6134795A (ja) | リ−ドオンリ−メモリ | |
JPH0386451U (ja) | ||
JPS5859386U (ja) | 相順切替え装置 |