JPS58101253U - マルチクロツク形アナライザ - Google Patents
マルチクロツク形アナライザInfo
- Publication number
- JPS58101253U JPS58101253U JP19771781U JP19771781U JPS58101253U JP S58101253 U JPS58101253 U JP S58101253U JP 19771781 U JP19771781 U JP 19771781U JP 19771781 U JP19771781 U JP 19771781U JP S58101253 U JPS58101253 U JP S58101253U
- Authority
- JP
- Japan
- Prior art keywords
- stores
- digital data
- series
- address
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来装置の動作説明図、第2図は本考案の動作
原理説明図、第3図は本考案の一実施例を示す概念的構
成図、第4図は第3図の具体例を示す回路図、第5図は
第4図のアドレスメモリ回路の具体例を示す回路図、第
6図は時系列関係を判別する動作説明図である。 1.2・・・メモリ、3・・・アドレスカウンタ、4・
・・ ′デークロストカウンタ、5・・・ナトレ
ス格納回路。
原理説明図、第3図は本考案の一実施例を示す概念的構
成図、第4図は第3図の具体例を示す回路図、第5図は
第4図のアドレスメモリ回路の具体例を示す回路図、第
6図は時系列関係を判別する動作説明図である。 1.2・・・メモリ、3・・・アドレスカウンタ、4・
・・ ′デークロストカウンタ、5・・・ナトレ
ス格納回路。
Claims (1)
- 非同期に動作する2系列以−トのデイジタノげ−タを系
列毎に格納する複数のメモリと、前記系列のうち少なく
とも1つの系列のメモリのアドレスを記憶するアドレス
カウンタと、別の系列でディジタルデータをサンプリン
グするに際し前記アドレスカウンタの非トランジェント
状態の内容を同時に格納するアドレス格納回路と、前記
ディジタルデータのサンプリング動作の間に前記アドレ
スカウンタが1周以上したか否かを検出してその検出信
号を前記ディジタルデータのサンプルリングと同時に格
納するデータロストカウンタとで構成されたことを特徴
とするマルチクロック形アナライザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19771781U JPS58101253U (ja) | 1981-12-25 | 1981-12-25 | マルチクロツク形アナライザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19771781U JPS58101253U (ja) | 1981-12-25 | 1981-12-25 | マルチクロツク形アナライザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58101253U true JPS58101253U (ja) | 1983-07-09 |
JPS6142186Y2 JPS6142186Y2 (ja) | 1986-12-01 |
Family
ID=30110929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19771781U Granted JPS58101253U (ja) | 1981-12-25 | 1981-12-25 | マルチクロツク形アナライザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58101253U (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212645B2 (en) | 2003-08-12 | 2007-05-01 | 180S, Inc. | Ear warmer with a speaker system |
US7650649B2 (en) | 2003-08-12 | 2010-01-26 | 180S, Inc. | Ear warmer having an external frame |
-
1981
- 1981-12-25 JP JP19771781U patent/JPS58101253U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6142186Y2 (ja) | 1986-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58101253U (ja) | マルチクロツク形アナライザ | |
JPS60165869U (ja) | ロジツク・アナライザ | |
JPS5832476U (ja) | マイクロプロセツサアナライザ | |
JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
JPS59127035U (ja) | 用紙サイズ判別装置 | |
JPS5894038U (ja) | マイクロプロセツサアナライザ | |
JPS59192755U (ja) | エラステイツク・ストア回路 | |
JPS5542354A (en) | Diagnostic system for memory unit | |
JPS6015674U (ja) | 接点状態検出装置 | |
JPH0246261U (ja) | ||
JPS5846193U (ja) | 論理入力回路 | |
JPS5894026U (ja) | 小型電子式計算機 | |
JPS59126360U (ja) | 稼動計 | |
JPS5881800U (ja) | 情報処理装置 | |
JPS5997472U (ja) | ロジツクアナライザのトリガ設定回路 | |
JPS5956618U (ja) | 磁気デイスク装置 | |
JPS6112149U (ja) | デ−タ記憶装置 | |
JPS5828304U (ja) | 入力数カウント装置 | |
JPS59174629U (ja) | 入力回路 | |
JPS5812895U (ja) | スケジユ−ル報知機能を備えた小型電子機器 | |
JPS59100306U (ja) | シ−ケンス制御演算装置 | |
JPS5872050U (ja) | レシ−ト印字装置 | |
JPS62195805U (ja) | ||
JPS60135939U (ja) | 処理装置の暴走検出回路 | |
JPH0223756U (ja) |