JPS60165869U - ロジツク・アナライザ - Google Patents

ロジツク・アナライザ

Info

Publication number
JPS60165869U
JPS60165869U JP3736885U JP3736885U JPS60165869U JP S60165869 U JPS60165869 U JP S60165869U JP 3736885 U JP3736885 U JP 3736885U JP 3736885 U JP3736885 U JP 3736885U JP S60165869 U JPS60165869 U JP S60165869U
Authority
JP
Japan
Prior art keywords
digital signal
signal
logic analyzer
condition
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3736885U
Other languages
English (en)
Other versions
JPS6335416Y2 (ja
Inventor
ジヨージ・エー・ハーグ
オー・ダグラス・フオツグ
ゴードン・エー・グリーンレイ
ステイーブ・エー・シエパード
エフ・ダンカン・テリー
Original Assignee
横河・ヒユーレツト・パツカード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河・ヒユーレツト・パツカード株式会社 filed Critical 横河・ヒユーレツト・パツカード株式会社
Publication of JPS60165869U publication Critical patent/JPS60165869U/ja
Application granted granted Critical
Publication of JPS6335416Y2 publication Critical patent/JPS6335416Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案のロジック・アナロライザの表示形式の
指定を示す図。第２図は本考案のロジック・アナライザ
のトレース条件表示を示す図。第３図は本考案の口（ツ
ク・アナライザのストアトデータステートのリスト表示
を示す図。第４図は本考案のロジック・アナライザのス
トアトデー冬ステートのグラフ表示を示す図。第５図は
本考案のロジック・アナライザの比較モードでの表示り
゛′ストを示す図。第６図は本考案のロジック・アナラ
イザの入力キーボードを示す図。第７図は本考案のロジ
ック拳アナライザのプロ゛にり図。第８図は本考案のロ
ジック・アナライザのメモリの内容を示す図。第９図は
本考案のロジック・アナライザのアト１１、レスの関係
を示す図。第１０図は第７図の捕捉システム部２５０の
詳細ブロック図。第１１図は第１０図の多重パターン認
識ユニット３１５のより詳細なブロック図。第１２図は
本考案のロジック拳アナライザのシーケンストリガ回路
のブロック図。第１３図は第１０図の測定制御モジュー
ル４００のより詳細なブロック図。第１４図は第１０図
に示したデータメモリ４１０のデータ形式を示す図。第
１５図は本考案のロジック・アナライザのラベル形式フ
ァイルを示す図。第１６図は本考案のロジック・アナラ
イザの表示形式化論理動作の流れを示す図。 １００：データプローブ、２００ニステート認識モジユ
ール、３００：インデックスモジュール、４００：測定
制御モジュール、２５０：捕捉システム部、７００：表
示制御モジュール、８゜Ｏ：マイクロプロセッサモジュ
ール、９ＯＯ：表　　　′爪駆動モジュール、１０００
　：ＣＲＴ、　　１１００：キーボード、１２００：セ
ルフテストプローブ駆動モジュール、１３００：プリン
タ。

Claims (1)

    【実用新案登録請求の範囲】
  1. クロック信号と前記クロック信号に同期したデ・　　ジ
    タル信号を導出する入力回路と、前記デジタル信号に関
    連してクオリファイ条件、トリガ条件を設定する設定回
    路と、前記゛クオリファイ条件と前記デジタル信号とを
    比較し前記デジタル信号が前記クオリファイ条件を満足
    するとき対応する前記クロック信号を有効とする第１比
    較回路と、前記デジタル信号と前記トリガ条件とを比較
    し前記デジタル信号が前記トリガ条件を満足するときト
    リガ信号を出力する第２比較回路と、前記有効とさ、れ
    たクロック信号に同期して対応する前記デジタル信号を
    サンプリングしそして書き込み、前記トリガ信号に基づ
    いて前記書き込みを停止する記憶装置とを具備して成る
    ロジック・アナライザ。
JP3736885U 1977-08-29 1985-03-15 ロジツク・アナライザ Granted JPS60165869U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82813877A 1977-08-29 1977-08-29
US828138 1977-08-29

Publications (2)

Publication Number Publication Date
JPS60165869U true JPS60165869U (ja) 1985-11-02
JPS6335416Y2 JPS6335416Y2 (ja) 1988-09-20

Family

ID=25251004

Family Applications (11)

Application Number Title Priority Date Filing Date
JP10615978A Pending JPS5445179A (en) 1977-08-29 1978-08-29 Digital signal indicator
JP4898184A Pending JPS6057266A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897684A Pending JPS6057261A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897984A Pending JPS6057264A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4898084A Pending JPS6057265A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897784A Granted JPS6057262A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP59048975A Granted JPS6057260A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897884A Pending JPS6057263A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP3736885U Granted JPS60165869U (ja) 1977-08-29 1985-03-15 ロジツク・アナライザ
JP9351088U Pending JPS6425769U (ja) 1977-08-29 1988-07-14
JP9350988U Pending JPS6425768U (ja) 1977-08-29 1988-07-14

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP10615978A Pending JPS5445179A (en) 1977-08-29 1978-08-29 Digital signal indicator
JP4898184A Pending JPS6057266A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897684A Pending JPS6057261A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897984A Pending JPS6057264A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4898084A Pending JPS6057265A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897784A Granted JPS6057262A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP59048975A Granted JPS6057260A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897884A Pending JPS6057263A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP9351088U Pending JPS6425769U (ja) 1977-08-29 1988-07-14
JP9350988U Pending JPS6425768U (ja) 1977-08-29 1988-07-14

Country Status (5)

Country Link
JP (11) JPS5445179A (ja)
CA (1) CA1120597A (ja)
DE (1) DE2834693A1 (ja)
GB (1) GB1593128A (ja)
HK (1) HK19886A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HU180164B (en) * 1980-08-18 1983-02-28 Elektronikus Arrangement for selecting and storing optional words of the logic state ordes
US4483002A (en) * 1982-04-19 1984-11-13 International Business Machines Corporation Digital device testing apparatus and method
JP2662533B2 (ja) * 1983-03-31 1997-10-15 ヒューレット・パッカード・カンパニー ロジック・アナライザ
US4585975A (en) * 1983-04-21 1986-04-29 Tektronix, Inc. High speed Boolean logic trigger oscilloscope vertical amplifier with edge sensitivity and nested trigger
JPS6070819A (ja) * 1983-08-30 1985-04-22 テクトロニクス・インコ−ポレイテツド 論理信号測定装置
US4835736A (en) * 1986-08-25 1989-05-30 Tektronix, Inc. Data acquisition system for capturing and storing clustered test data occurring before and after an event of interest
JP2652403B2 (ja) * 1988-04-18 1997-09-10 株式会社リコー 無線電話用データ伝送装置
JPH09505432A (ja) * 1994-09-12 1997-05-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ユーザがサービスを選択することが可能である方法、該方法を実行するためのシステム、該システムにおいて使用するサーバ及び該システムにおいて使用する機器

Also Published As

Publication number Publication date
JPS6057264A (ja) 1985-04-03
JPS6425768U (ja) 1989-02-13
JPS6057261A (ja) 1985-04-03
GB1593128A (en) 1981-07-15
CA1120597A (en) 1982-03-23
DE2834693A1 (de) 1979-03-08
JPS6057262A (ja) 1985-04-03
JPS6057265A (ja) 1985-04-03
JPS6335416Y2 (ja) 1988-09-20
JPH0123744B2 (ja) 1989-05-08
JPS6425769U (ja) 1989-02-13
HK19886A (en) 1986-03-27
JPS6057263A (ja) 1985-04-03
JPS6057266A (ja) 1985-04-03
JPS6057260A (ja) 1985-04-03
JPS5445179A (en) 1979-04-10
JPH0148983B2 (ja) 1989-10-23

Similar Documents

Publication Publication Date Title
JPS60150700U (ja) 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ
JPS6039170U (ja) 電子メモ装置
JPS60165869U (ja) ロジツク・アナライザ
JPS58101253U (ja) マルチクロツク形アナライザ
JPS5885234U (ja) 電子計算機用デ−タ表示装置
JPS58192671U (ja) 運指表示装置
JPS60172194U (ja) ドツトマトリクス表示器の表示方式
JPS6116650U (ja) マイクロ・コンピユ−タ
JPH0272500U (ja)
JPS58102372U (ja) 障害検知装置
JPS59147237U (ja) 漢字入力装置
JPS59100346U (ja) マイクロプログラム動作記憶装置
JPS6016240U (ja) アドレス変換装置
JPS58171562U (ja) 演算装置
JPS61168761U (ja)
JPS5832537U (ja) 複数表示機構付電卓
JPS5872800U (ja) 設定デ−タのメモリ保護装置
JPS58101257U (ja) プリンタ付プログラム電子式卓上計算機
JPS58108553U (ja) プログラムチエツカ
JPS5997472U (ja) ロジツクアナライザのトリガ設定回路
JPS617000U (ja) メモリ内蔵型ｌｓｉ
JPS60140144U (ja) 情報処理装置
JPS5874195U (ja) プログラムタイマ装置
JPS5933563U (ja) 手書文字・図形認識装置
JPS6034644U (ja) 電子装置