JPS6057261A - ロジツク・アナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はロジック・アナライザに関し、特に、記憶装置
内に記憶した所定のデジタル信号間に発生したデジタル
信号数および時間を計数表示するロジック・アナライザ
に関する。

従来のロジック・アナライザは、単に記憶したデジタル
信号を表示するのみであった。したがって、記憶した所
定のデジタル信号間の時間等を知ることができず、プロ
グラムの効率等を調べることが不可能であった。

本発明は前記欠点に鑑みなされたもので、所定のデジタ
ル信号間の時間および所定デジタル信号間に発生したデ
ジタル信号の発生数を計数するようにしたロジック・ア
ナライザを提供することを目的とする。

（表示形式の指定） 例えば３２チヤンネルのデジタル入力データを所定のパ
ラメータに分配し、データを形式化する。

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図で、ＣＲＴ上に表示される。各隣接するチャ
ンネルのデータは、６個のラー＼ル（ＬＡＢＢＬ　）　
Ａ　−Ｆの中の１個に割り当てられる。同じラベルに割
り当てられたチャンネルのデータは、グループを形成し
、単一のパラメータとして振舞う。第１図中、長方形で
囲った部分は選択的に入力可能なフィールドを示す。第
１図において、ボッド（ＰＯＤ）３．４のチャンネルで
あるアドレスバスの１６ビントはラベルＡに、ボッド２
のチャンネルであるデータバスの８ビ・ノドはラベルＤ
に割り当てられている。又、ボンド１の１ビソトはラベ
ルＦに割り当てられ、残りの７ビツトは割り当てられて
いない（記号Ｘで表す）。その他の指定およびデータ操
作は、前記ラベルに基づいて行なわれる。図では、ラベ
ルＡ、Ｄ、Ｆの論理極性（ＬＯＧＩＣＰＯＬＡＲＩＴＹ
）が各々正（＋）の場合が示されており、論理極性が正
の場合を論理１と判断する。基数（ＮＵＭＵＲＩＣＡＬ
　ＢＡＳＥ）は各々１６進（ＨＥＸ）、１６進、２進（
Ｂ　Ｉ　Ｎ）で定義されている。前記基数はその他に、
８進（ＯＣＴ）、１０進（Ｄ　Ｅ　Ｃ）で定義すること
も可能である。又、入力データがサンプルされるときの
正あるいは負のクロック遷移（ＣＬＯＣＫ　５ＬＯＰＥ
　）が示される。第１図では、クロック遷移が正の場合
が示しである。

即ち（＋）で示される。

第１６図は、本発明のロジック・アナライザにおける表
示形成のための論理動作の流れを示す図で、第１５図は
本発明のロジック・アナライザのラベル表示形式ファイ
ルを示す図である。第１６図において、キーボード１ｉ
ｏｏを介してラベル割当て、基数等を表わす信号がマイ
クロプロセッサ８００に入力されると、第１５図に詳細
に示すようなラベル表示形式ファイルが構成される。こ
れは表示形式を指定するパラメータを含んでいる。

又、連結定義により、Ａ、Ｂ、Ｃ順に連なったＡＳＣＩ
Ｉ表示データファイルおよびグラフ表示データファイル
において、ストアされた即ち書き込まれたデータステー
ト（ストアドデークステート）を処理するのに利用され
る。一方、捕捉システム２５０で捕捉された入力データ
ステートは記憶装置４１０，４２０に記憶される。前記
記憶された入力データステートは、前記２つの表示ファ
イルに対応する形式で表示制御モジュール７００を駆動
し、表示部（ＣＲＴ）１０００で対応する形式の表示が
成される。

（、トレース条件） 第２図はトレース条件を示す図で、まずその概要を述べ
る。第１図で説明したように各チャンネネルノ入力デー
タは、各々割り当てられたラベル毎に、指定されたクロ
ック遷移でサンプルされる。

トレース条件によって、サンプルされたデータの中のい
ずれが表示用にストアされるべきかというクオリファイ
条件が決定され又、どのサンプルされたデータが計数測
定のために計数されるべきかが決定される。前記クオリ
ファイ条件として、所望の条件を満たす時（例えばデジ
タル入力信号若しくは他の外部信号が所定の状態になっ
た時）のクロックに同期するデータをメモリ内に書き込
むクロッククオリファイ条件および所望のデータパター
ンのみをメモリ内に書き込むブータフオリファイ条件等
がある。トレース条件として前記の他に選択的トレース
および計数測定を指定する条件等がある。割り当てられ
た入力データは基数が２進の場合、１．０およびＸ（無
関係）の任意の組み合せで定義される。又、基数が８進
、１０進。

１６進の場合には英数字およびＸで定義される。

予め定めたステードパシーケンスを満足する入力データ
に応答して、トレース位置を初め（５ＴＡＲＴ）、中央
（ＣＥＮＴＥＲ）あるいは終り（ＥＮＤ）に選択するこ
ともできるので、選択的トレースが可能である。７ステ
ートまでのステートシーケンス条件が設定でき、シーケ
ンス条件に含まれない中間ステートは無視される。

最モ単純なステートシーケンスは単一のステート条件で
ある。

ブランチ、ループあるいはネステソＶ形のステートもス
テートシーケンスを適切に定義することによって直接解
析できる。更に、ステートシーケンスにおける各ステー
ト条件ゆ、該ステー１・条件が満足される前に１〜６５
５３６回生じるように指定できる。これによって、所定
のステート条件にて始まるループのｎ番目のバスを解析
することができる。クロック遷移は、いずれかのステー
トのｎ番目の発生状態を定義することによって具わる。

予め定めた再スタートステート条件が、ステートシーケ
ンスが満足される前に生じる場合、トレース論理回路は
ステートシーケンスが満足されるまで、シーケンス動作
を再度繰り返す。ステートシーケンスで定義されたステ
ー１・以外の全ステートが生じたとき再スタートする条
件が設定された場合、定義されたステートシーケンス間
にステ〜トが存在してはならない。もし、定義されたス
テート間に他のスターＩ・が生じると、再スタートされ
る。

次に第２図を用いトレース条件を詳細に説明する。図で
、ラベル、基数等は第１図に対応して１．ｓる・第２図
において、ステートシーケンス条件番よ、ラベルＡのス
テートが、０３ＣＦが２回、　０３Ｅ２が３回、　００
８１が１同順に生じた後、０３Ｅ３が１回発生したこと
に基づいてトリガされ、トレースされる場合を示してい
る。なお、ラベルＤ、ＦはＸなのでシーケンス条件に関
係しない。又、トレース位置番よ初め（ＳＴＡＲＴ　）
に設定されている。この設定は第６図のＦＩＥＬＤ　５
ＥＬＩＥＣＴキーにより成されるＯ第２図のシーケンス
条件が設定された場合におし）で、ラベルへの０３Ｅ３
を含んでそれ以後に発生したり第１ノフアイ条件を満た
す６４個のデータステートカく記１息装置内に書き込ま
れた後、書き込みは停止する。

この場合、０３Ｅ３およびそれに対応するラベルＤ。

Ｆのデータ等が最初の位置に表示され、そしてそれ以後
に書き込まれたストアトステートが続（、Ｘて表示され
る。トレース位置を中央（ＣＥＮＴＥＲ）に設定した場
合には、０３Ｅ３を中心に前後のデータステートがスト
アされた後、書込みは停止する。トレース位置を終り（
ｆ！ＮＤ）に設定した場合は、０３Ｅ３の発生により書
込みは停止し、それ以前に書込まれたデータステートが
表示される。ここで、前記クオリファイ条件とは、ラベ
ル八に関していえば、０３Ｅ１のみをストアするという
ブータフオリファイ条件であり、ラベルＤ、Ｆに関して
いえば、ラベルへのデータが０３Ｅ１になった時のクロ
・ツクに同期するデータをストアするというクロ・ノク
クオリファイ条件である。最大７個のステートをストア
する様に指定できる。所望のサンプルステートのみを選
択的にストアすることにより、不必要なステートを省く
ことができるので、メモリ容量（本実施例の場合６４行
を記憶可能）を擬似的に拡大できる。

また、指定したステートがＮ回生じる毎に、前記指定し
たステートをストアするように設定できる（ＯＣＣＬＩ
Ｒ）。さらに、ストアされている６４ステ一ト間の時間
、ステート発生数が測定され、次の２形式のいずれかに
よって表示される。

絶対形式、、、、、、　トレース位置からの計数値相対
形式８０９００．前のストアされたステートからの計数
値 時間計数は順次ストアされるステートの間の内部クロ・
／りの発生数を計数することによってなされそして表示
は秒単位で行なわれる。またステート計数は、順次スト
アされるステー１・間に発生するステート数を計数する
。前記計数はクロックの数を基にして行なわれる。なお
、図示の場合の再スタート条件（ＲＥＳＴＡＩＩＴ　）
は０３Ｅ４であり、シーケンス中に０３Ｅ４が生じた場
合には、トリガ条件が再スタートされ、０３ＣＦの検出
から開始される。

（測定値の内部記憶） ６４１＋Ｉのサンプルトステートの完全な測定値は内部
的にストアされ、また該測定値は表示形式、トレース条
件および表示の指定とステートシーケンスを定義するス
テート条件を満足せしめるサンプルトステートが含まれ
る。最新の測定値はストアされて、後の解析のためにス
トアト測定値ななる。

トレース比較モードにおいて、前にストアされたトレー
スの結果を前記最新の測定値と比較し、そして利用でき
る。なお前記トレース比較につし１ては、以下により詳
細に述べる。

（表示の指定） 表示形式には、リスト表示、グラフ表示、比較モード表
示の３種類がある。

第３図は、ストアトデータステートの）１ス１表示を示
す図である。図において、リストはストアトステートの
発生順で示すリスティングである。

２０ステート（１ライン当り１ステー１・）が同時にＣ
Ｒ７表示面上に現れる。後述するＲＯＬＬキーにより、
６４ストアトステートの走査が可能となる。各ラインに
は、ライン番号、割り当てられたラベＪしに一フルファ
ベット順にてそれらの基数に従ってストアされたステー
トおよびステート計数値が表示さオｔており又、選択に
より時間計数値が表示される。

なおこの場合は、トレース条件の設定により、ラベル八
にて０３Ｅ３．０３Ｂ４．０３１Ｅ１等のステー１−１
をのデータがストアされたことを示す。

第４図は、ストアトデータステー１・のグラフ表示を示
す図である。第４図において、グラフは、指定ラベルに
おけるデータの大きさと（縦軸）と６４ストアトステー
トすべてのストレージ位置（横軸）との関係を示す。各
ステートにより、その２進の大きさに対応した垂直位置
が与えられ、また連続的なステートの発生順序に従って
水平位置が大きくなる。グラフ表示されるべきラベルは
、グラフトラベル（ＧＲＡＰＩＩＥＤ　ＬＡＢＩＡＬ　
）を指定することによって選択される。第４図には、ラ
ベルＦを選択した場合を示す。縦軸のスケーリング設定
は、縦軸上の上限（ＵＰＰＥＲＬＩＭＩＴ　）および下
限（ＬＯＷＥＲＬＩＩＩＩＴ　）を指定することによっ
て制御される。

これらの上下限は対数的な自動レンジ制御に従って比較
的あるいは起動的に変化されて指定される。

このため、容易にグラフの一部がフルスケール表示に拡
大される。リスト表示にて観測されるラインに対応する
２０点が強く光る。この輝度強化された部分はまたＲＯ
ＬＬキーによる制御に応答し、そしてそれらの対応する
絶対値はリスト表示にて読み取られる。

第５図は比較モードの表示リストを示す図である。図に
おいて、トレース比較は、“最新測定値”におけるデー
タと“ストアト測定値”によるデータとの間の相違を表
にしてリスティングする。

このリスティングは、リスト表示におけると同様の形式
にて行なわれる。２つの測定結果は排他的論理和で出力
表示される。すなわち、ビットが同一の場合は０と、そ
して等しくない場合はｌとして表示される。８進数の”
０３”は２進数の００００１１”に相当し、そして右の
２つのビットは２つの測定において異なることを示す。

トレース比較はまた“比較されたトレース”モードを現
わし、該モードでは最新測定値とストアされた測定値と
が等しいかあるいは等しくなくなるまで測定を再実行す
る。これらは、５ＴＯＰ＝あるいは５ＴＯＰ≠キーに従
って行なわれる。

（トレースモード） トレースモードには３種類ある。“トレース”は単一の
最新測定を実行せしめる。“連続トレース”は、最新測
定の実行を連続的に繰り返す。“比較されたトレース”
は、ストアト測定値に所望比較値が得られるまで最新測
定の実行が繰り返される。

（クロック・イネーブル出力およびトリガ出力）トリガ
出力はオシロスコープ等の外部測定器駆動用のトリガパ
ルスとしても働りニドレース位置が見つかるごとに５０
ｎｓｅｃ、のトリガパルスが発生ずる。クロック・イネ
ーブル出力はクロックをゲートするか若しくは被測定装
置に割り込み動作を行なうのに有益である。高レベル信
号によって、測定器がｌ・レース位置のサーチ動作を行
なっていることが示される。トレース位置が見つかった
か、あるいは停止キーが押されるまで、トリガ出力は高
レベル信号に維持される。′表示形式の指定”が表示さ
れている時、クロック・イネーブル出力およびトリガ出
力は出力されない： （キーボードおよび条件の措定） 第６図は入力キーボードを示す。図において、キーは機
能別に４つのブロックに分かれている。

測定表示部（ＣＩＪＲＲＩ！ＮＴ　ＭｆｌＡＳＩＩＲＢ
ＭＥＮＴ　ＤＩＳＰＬＡＹ）　。

エントリ部（１！ＮＴＲＹ　）　、編集部（ＥＤＩＴ）
および実行部（ＥＸＥＣＵＴｔ！　５ＴＯＲＥ　）の４
ブロツクである。

電源投入により任意の表示が成され、次いで自動的に１
６進形式のリスト表示が成される。

ＲＯＬＬ　ＤＩＳＰＬＡＹキーを操作することにより、
ストアされた６４ステートのいずれかの部分が表示可能
となる。例えば一画面の表示ステート数は２０である。

ＦＯＲＭＡＴ　５ＰＥＣＩＦＩＣＡＴＩＯＮキーを押す
ことにより、第１図に示す表示形式設定用の画面がＣＲ
Ｔ上に表示される。編集部のＣＵＲ３ＯＲキーの操作に
よってＣＲＴ上のカーソルが動かされ、カーソル位置に
対応する表示面上の反転ビデオフィールド（第１図〜第
４図の四角で囲った部分）が点滅して、選択可能なエン
トレフィールドが示される。初めに、カーソルはクロッ
ク遷移（ＩｃＬＯｃＫ　５ＬＯＰＥ　）に対応するエン
トリフィールドに位置し、前記エンｌ−リフイールドに
は（＋）が表示され又、前記エントリフィールドが点滅
する。ＦＩＥＬＤ　５ＥＬＥＣＴキーを繰り返し押すこ
とにより、前記エンｌリフイ−ルド内には、（＋）、（
−）が交互に表示される。所望のクロック遷移を表示さ
せることにより、クロック遷移が設定される。第１図は
クロック遷移が（＋）に設定された場合を示す。次に、
下向き矢印のＣＩＪＲＳＯＲキーを一度押すと、第１図
のボッド４に対応する四角の左端にカーソルは移動する
。エントリ部のアへファベン１−キー八〜Ｆの操作によ
り、所望のラベル付けがなされる。次に下向き矢印のＣ
ＵＲＳＯＲキーを押すことにより、カーソルはラベルへ
の論理極性に対応する四角内に移動する。ＦＩＨＤＳＩ
ＥＬＥＣＴキーの操作により、論理極性が（＋）あるい
はく−）に設定される。次に下向き矢印キーの操作によ
りカーソルは、ラベルへの基数に対応する四角内に移動
する。ＦＩＥＬＤ　５ＥＬＥＣＴキーを繰り返し押すこ
とにより、ＩＩＣＸ、ＢＩＮ、　ＯＣＴ、　ＤＥＣの順
に繰り返し表示される。所望の基数が表示されることに
より、基数の設定がなされる。第１図は、ラベルＡ、Ｄ
の基数が１６進、ラベルＦの基数が２進に設定された場
合である。

ＴＲＡＣＥ　５ＰＥＣＩＦＩＣＡＴＩＯＮキーを操作し
、第２図に示すトレース条件の表示を選択することによ
り、トレース条件は編集され得る。この編集は、前述し
た表示形式の指定が編集されるのと同様な方法で達成さ
れる。例えば、ラベルＡにおいて単一またはシーケンス
トリガ条件、トレース位置の指示、再スタート条件、ス
トアすべきデータの指定等が行なわれる。

（詳細な説明） 第７図は本発明のロジック・アナライザのブロック図で
ある。マイクロプロセンサモジュール８００にはプリン
タ１３００．セルフテストプローブ駆動モジュール１２
００．キーボード１１００が接続されている。又、マイ
クロプロセソセモジューる８００には通信バス６００を
介して表示駆動モジュール９００１表示制御モジュール
７００および捕捉システム部２５０が接続されている。

捕捉システム部２５０は測定制御モジュール４００．イ
ンデックスモジュール３００．ステート認識モジュール
２００で構成されており、ステート認識モジュール２０
０にはデータプローブ１００が接続されている。キーボ
ード１１００を操作することにより表示形式、クオリフ
ァイ条件、トリガ条件等が設定される。データプローブ
１００は４個の８ビットデータポンドとクロック用ポン
ドとに分けられる。各ボッドの閾値は、ＴＴＬ論理閾値
あるいは＋１０ｖ〜−１０ｖの範囲内の闇値に設定され
る。データプローブ１００は、大カステートを前記闇値
に関連する論理レベル信号に変換出力する。

データプローブ１００からのクロック信号および論理レ
ベルの入力データステートは、ステート認識モジュール
２００に入力される。ステート認識モジュール２００は
、選択されたクロック遷移に応答して論理レベルの入力
データステートをサンプルし、ラッチし、高速捕捉シス
テムバス５００にサンプルしたデータステート（サンプ
ルドデータステ−Ｉ・）を送出する。インデックスモジ
ュール３００は捕捉システムバス５００を介してサンプ
ルドデータステートをアクセスし、設定された条件（ト
リガ条件、クオリファイ条件、シーケンス条件等）とザ
ンプルドデークステートとを比較し、１−レース位置１
選択的ストアイベント、ステー１・計数イベント等を決
定する信号を出力する。測定制御モジュール４００も又
、高速捕捉システムバス５００を介してサンプルドデー
タステートをアクセスし、インデックスモジュール３０
０からの信号に応答してステート計数値２時間計数値、
データステート等をストアする。前記ストアされたデー
タステート（ストアトデータステート）はコミュニケー
ションバス６００を介して表示制御モジュール７００．
マイクロプロセッサモジュール８００および表示駆動モ
ジュール９００に送出され、設定された形式でＣＲＴ　
１０００上に表示される。所望によりプリンタ１３００
にプリントされる。

第８図は本発明装置におけるメモリの番地内容を示す図
である。

θ番地〜Ｆ０７番地は表示駆動モジュール９００のＲ’
Ａｉメモリ、　１０００番地から１１１０番地はプリン
タ１３００、キーボード１１００．セルフナストプロー
ブ駆動モジュール１２００のメモリ、１８００番地〜Ｉ
ＦＦＦ番地は測定制御モジエール４００のメモリ、４０
００番地〜４７ＦＦ番地はマイクロプロセッサモジュー
ル８００におりるＲＯＭメモリ、６０００番地〜７ＦＰ
１１番地もマイクロプロセンサモジュール８００におけ
るＲＯＭメモリである。

第７図および第８図において、通信バス６００にて１８
００と１ｐｐｐとの間のアドレスによりステート計数測
定および測定制御モジュール４００のメモリにストアさ
れたサンプルドデータステート等がアクセスされる。

第９図は、第８図のメモリにおける物理的アドレスと論
理的アドレスとの間の関係を示す図である。

第１θ図は第７図における捕捉システム部２５０の詳細
ブロック図である。第１０図において、データプローブ
１００で論理レベルに変換されたデータステートは、ス
テート認識モジュール２００内のプローブインタフェー
ス２１０を介してラッチ回路２３０へ入力される。サン
プルクロック発生器２２０は、選択されたクロック遷移
に応答してサンプルクロックを発生する。ランチ回路２
３０はサンプルクロックに応答してデータステートをサ
ンプルし、ラッチする。サンプルドデータステートは、
捕捉システムバス５００ヲ介してインデックスモジュー
ル３００および測定制御モジュール４００に入力される
。

インデックスモジュール３００によって、捕捉システム
バス５００のサンプルトステートが、多重パターン認識
ユニット３１５にストアされているクオリファイステー
ト条件と先ず比較され、それによりトレース位置が検出
される。前記多重パターン認識ユニット３１５に具わる
デジタルパターントリガ回路としては、例えば特公昭５
７−１９４６４号「トリガ信号発生回路」に述べられて
いるものがある。

第１１図は第１０図の多重パターン認識ユニット３１５
のより詳細なブロック図である。図において多重パター
ン認識ユニット３１５は４ビツトメモリを複数個具えて
８個までのクオリファイアステート条件を検出するよう
にしており、ここで各クオリファイアステート条件は、
１．０．　Ｘ入力の２進形式で判別される。

再度第１０図を参照する。パターンセレクタ３２５は、
多重パターン認識ユニット３１５からの８八肚ライン出
力のうちの１つを選択し、そして選択された出力を状態
計数器３４５に供給する。計数器３４５は選択されたク
オリファイアステート条件の発生回数を計算し、そして
該選択されたクオリファイステート条件の発生回数があ
る特定数になるのに応答してシーケンス論理回路３５０
および高速制御ユニット４６０に出力信号を発生する。

前記出力信号に応答してシーケンス論理回路３５０は、
パターンセレクタ３２５に次のステートを選択するよう
に指示信号を出力する。パターンセレクタ３２５は指示
信号に応答して次のステートを選択し、計数器３４５は
クオリファイアメテート条件を特定回数だけ計算し、高
速制御ユニット４６０およびシーケンス論理回路３５０
に信号を出力する。したがって、前記クオリファイアス
テート条件として設定されたステートは、特定回数化じ
るごとにデータメモリ４１０．計数メモリ４２０内にス
トアされ、多重パターン認識ユニットのクオリファイ条
件を満たすステート若しくは全ステートが記憶装置の残
りの位置にストアされる。前記動作はシーケンス論理回
路３５０に設定されたシーケンス条件を満足するまで行
なわれる。シーケンス条件がＭ　ｌ［ｌｉｌのステー１
・により設定された場合、ト１番目のステー１・が発生
するまで繰り返す。シーケンス中に再スクート条件のス
テー１・が発生すると、再スタート動作１−３１０によ
って再スタート動作するように制御される。

図１２図は、簡単化されたシーケンストリガ回路を示す
ブロック図である。図において、多重パターン認識ユニ
ット３１６は、多重パターン認識ユニット３１５および
パターンセレクタ３２５の機能を具えている。シーケン
ス論理回路３５１は、シーケンス論理回路３５０の機能
を具えているが、ただステートシーケンスの完了に応じ
て最終トリガが出力されることが異なる。又、３５４は
プログラム手段である。多重パターン認識ユニッ）　３
１６を実現する他の方法はアドレスにおいて量大有効ビ
ットである３セレクタビツトを具備せしめておけばよく
、それにより比較器がステートシーケンスの順序的ステ
ート条件を比較するときメモリの各セグメン１−に従っ
てその比較が行なわれる。

再度第１０図を参照する。トレースセレクタ３２０が選
択的トレースを制御する。トレースカウンタ３４０は、
第４番目のステートが発生したことを計数検知して、ト
リガ信号に相当するトレースイベントフラグを出力する
。

再スタートユニット３１０により、シーケンス論理回路
３５０が選択された再スタートステート条件の検出に続
いてステートシーケンスの満足せしめる動作を再スター
トさせる。再スタートユニット３１０は、シーケンス論
理回路３５０によりブレークイベントに対応するデータ
ステーｌ、のために無能化される。前記論理回路３５０
により全てのステーで再スタートステートが生じるよう
に条件を設定すると、何らの不特定中間ステートがない
場合にステートシアケンスが満足される。ステー１−カ
ウントユニット３０５により、計数されるべき選択され
たステート条件のそれぞれの検出時に測定制御モジュー
ル４００におけるカウンタがストローブされる。

第１３図は、第１０図に示した測定制御モジュール４０
０のより詳細なブロック図である。第１０図および第１
３図において、インデックスモジュール３００からのイ
ベントフラグが高速制御ユニソｌ−４６０に入力され、
そして捕捉システムバス５００内のどのサンプルトステ
ートがストアされるべきかが決定される。高速制御ユニ
ット４６０はイベントフラグに応答して、設定されたト
レース位置に対応するデータメモリ４１０および計数メ
モリ４２０のアドレス位置に、サンプルトステート、ス
テー１−計数値、時間計数値をストアした状態で書込み
を停止する。データメモリ４１０．計数メモリ４２０の
アドレスはアドレスマルチプレクセ４６２によって指定
される。又、データメモリ４１０．計数メモリ４２０内
のデータはパスバンファ４７０を介して通信バス６００
へ出力される。データメモリ４１０は予備のメモリを具
備しており、比較モー１′において、高速制御ユニット
４６０によって、データメモリ４１０内に以前ストアさ
れたデータは最新のスト了されたデータと比較される。

比較は両データの排他的論理ＯＲをとることによってな
される。比較結果は通信バス６００を介して表示ａ　ｔ
ｏｏｏに入力される。第５図に示された比較結果は、両
データが同一であることを示す。停止条件が設定されて
いる場合において、前記以前にストアされたデータと最
新のストアされたデータが相異すれば、データメモリ４
１０への書込みは停止する。

第１４図は、第１０図に示したデータメモリ４１０のデ
ータ形式を示す。図において、ブレークイベントを生ぜ
しめるサンプルトステート条件は位置１〜（Ｎ〜１）に
順次ストアされる。”Ｎ−１”イベントフラグの検出に
より、サンプルトステート条件は残りのメモリ位置に順
次書き込まれ、そのため該メモリがいっばいのとき最も
古いデータ上に書き込まれる。最終トリガを生ぜしめる
ステートを含んで、メモリのトレース位置アドレスがレ
ジスフにストアされ、そしてサンプルトステートが残り
のストレージ位置のうち適当な番号の位置に書き込まれ
る。たとえば、トレース位置の検出でトレースが“終り
”に定義されるならば、トレース位置以後にサンプルト
ステートは書き込まれない。ストアトデータの発生順は
、第９図にて示される通信バス６００上に現われるｌ・
レース位置アドレスの回復によって容易に再構成される
。カウント選択機能を有するシンクロナイザ４５０が測
定値計数器４３０を制御し、その内容はメモリアドレス
の更新によってカウントメモリ４２０にストアされる。

低速制御ユニ・ノド４８０によって具わる（氏速インタ
ーフェース能力により、高速制御ユニ・ノド４６０がプ
ログラムでき、また通信）＼゛ス６００インターフェー
スのためのデータを選択およびランチできる。

第１０図および第１３図に示すスト１：Ｉ−フ′発生器
４４０はストローブのシーケンスを発生する。そのスト
ローブが一連のデータラ・ノチ（図示・ｕ−ず）および
タイミング論理回路（図示せず）に導入さＪｃだとき、
その機能を順序正しく発揮・ｕしめる。実際」二、多数
のサンプルトスチー１−が、ある一時同時に処理される
各種ステージにある。

アクティブチャンネルの定義 再度第１図を参照する。記号“！”は、表示形式の指定
においである割り当てられた入力データチャネルの下に
現われる。１ｍｓにほぼ１回サンプルトステートは“最
終サンプル”バップアに比較される。ステートは排他的
論理和によっていずれのビット変化をも検出する。そし
てその結果は、アクティブバッファおよび“最終サンプ
ル”バッファへのサンフルトステート入力と論理積がと
られる。１００サンプル後アクテイブバツフアは表示目
的のためにサンプルされる。ここで“１”がないことは
、ボッドクリップが離脱したことを示すと共にチャンネ
ルが何か他の点で不都合であることを示す。従って使用
の際極めて好都合である。

【図面の簡単な説明】

第１図は本発明のロジック・アナライザの表示形式の指
定を示す図。第２図は本発明のロジック・アナライザの
トレース条件表示を示す図。第３図は本発明のロジック
・アナライザのストアトデータステートのリスト表示を
示す図。第４図は本発明のロジック・アナライザのスト
アトデータステーＩ・のグラフ表示を示す図。第５図は
本発明のロジック・アナライザの比較モードでの表示リ
ストを示す図。第６図は本発明のロジック・アナライザ
の入力キーボードを示す図。第７図は本発明のロジック
・アナライザのブロック図。第８図は本発明のロジック
・アナライザのメモリの内容を示す図。第９図は本発明
のロジック・アナライザのアドレスの関係を示す図。第
１θ図は第７図の捕捉システム部２５０の詳細プロ・ツ
ク図。 第１１図は第１（ｌの多重パターン認識ユニ・ノド３１
５のより詳細なプロ・ツク図。第１２図は本発明のロジ
ック・アナライザのシーケンストリガ回路のブロック図
。第１３図は第１０図の測定制御モジュール４００のよ
り詳細なプロ・ツク図。第１４図は第１θ図に示したデ
ータメモリ４１０のデータ形式を示す図。第１５図は本
発明のロジ・ツク・アナライザのラベル形式ファイルを
示す図。 第１６図は本発明のロジック・アナライザの表示形式化
論理動作の流れを示す図。 １００：データプローブ、２００ニステート認識モジユ
ール、３００：インデソクスモジュール、４００：測定
制御モジュール、２５０：捕捉システム部。 ７００：表示制御モジュール、８００：マイクロプロセ
ッサモジュール、９ＯＯ：表示駆動モジュール。 １０００：　ＣＲＴ　、１１００Ｆキーボード、　１２
００：セルフテストプローブ駆動モジュール、　１３ｏ
ｏ：プリンタ出願人　横河・ヒユーレット・パッカード
株式会社代理人　弁理士　長　谷　川　次　男 クオリフフイ７ステ一ト ＦＩＧ、１５ 第１頁の続き ０発　明　者　ゴートン・ニー・グリ　アメリ。 −ンレイ　レブラ ０発　明　者　ステイープ・ニー・シ　アメリエパード
　ン・テ ０発　明　者　エフ・ダンカン・テリ　アメリー　ブ・
ト リ合衆国コロラド州コロラド・スプリングス、キュ・プ
レース１６１５ ｂ合衆国コロラド州コロラド・スプリングス、パイリン
ゲン３６０５　アパート２０ な合衆国アイダホ州メリディアン、アメペン・コーライ
ブ２７６０

Claims (1)

【特許請求の範囲】
1. 複数のデジタル信号を入力する入力手段と、前記デジタ
   ル信号の中の所定の信号を記憶する記憶手段と、前記所
   定の（ｆｉ号間の時間隔または前記所定の信号間の前記
   デジタル信号の発生回数を測定する測定手段とを具備し
   て成るロジック・アナライザ。