JPS6425768U - - Google Patents

Info

Publication number
JPS6425768U
JPS6425768U JP9350988U JP9350988U JPS6425768U JP S6425768 U JPS6425768 U JP S6425768U JP 9350988 U JP9350988 U JP 9350988U JP 9350988 U JP9350988 U JP 9350988U JP S6425768 U JPS6425768 U JP S6425768U
Authority
JP
Japan
Prior art keywords
states
setting
storage means
logic analyzer
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9350988U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS6425768U publication Critical patent/JPS6425768U/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Debugging And Monitoring (AREA)

Description

【図面の簡単な説明】
第１図は本考案のロジツク・アナライザの表示
形式の指定を示す図。第２図は本考案のロジツク
・アナライザのトレース条件表示を示す図。第３
図は本考案のロジツク・アナライザのストアドデ
ータステートのリスト表示を示す図。第４図は本
考案のロジツク・アナライザのストアドデータス
テートのグラフ表示を示す図。第５図は本考案の
ロジツク・アナライザの比較モードでの表示リス
トを示す図。第６図は本考案のロジツク・アナラ
イザの入力キーボードを示す図。第７図は本考案
のロジツク・アナライザのブロツク図。第８図は
本考案のロジツク・アナライザのメモリの内容を
示す図。第９図は本考案のロジツク・アナライザ
のアドレスの関係を示す図。第１０図は第７図の
捕捉システム部２５０の詳細ブロツク図。第１１
図は第１０図の多重パターン認識ユニツト３１５
のより詳細なブロツク図。第１２図は本考案のロ
ジツク・アナライザのシーケンストリガ回路のブ
ロツク図。第１３図は第１０図の測定制御モジユ
ール４００のより詳細なブロツク図。第１４図は
第１０図に示したデータメモリ４１０のデータ形
式を示す図。第１５図は本考案のロジツク・アナ
ライザのラベル形式フアイルを示す図。第１６図
は本考案のロジツク・アナライザの表示形式化論
理動作の流れを示す図。 １００：データプローブ、２００：ステート認
識モジユール、３００：インデツクスモジユール
、４００：測定制御モジユール、２５０：捕捉シ
ステム部、７００：表示制御モジユール、８００
：マイクロプロセツサモジユール、９００：表示
駆動モジユール、１０００：ＣＲＴ、１１００：
キーボード、１２００：セルフテストプローブ駆
動モジユール、１３００：プリンタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のデジタル信号を導出する入力手段と前記
    デジタル信号に関連する信号を記憶する記憶手段
    と、前記デジタル信号に関連した複数のステート
    ＳＳ１，ＳＳ２，……，ＳＳｎ（ｎは自然数）と
    自然数１，２，……，ｎを設定する第１設
    定手段と、前記記憶手段に関連した自然数ｋを設
    定する第２設定手段と、前記デジタル信号がステ
    ートＳＳ１を１回、ステートＳＳ２を２回、
    ……、ステートＳＳｎをｎ回順次満足した時点
    に基いて前記記憶手段への前記信号の書き込み停
    止までのステート数をｋと決定する制御手段とを
    有し、前記記憶手段が整数ｍ個の記憶場所を有し
    、前記デジタル信号の最旧ステートに重ね書きす
    ることにより最新ｍ個のステートを記憶し、０≦
    ｋ≦ｍであるロジツクアナライザ。
JP9350988U 1977-08-29 1988-07-14 Pending JPS6425768U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82813877A 1977-08-29 1977-08-29

Publications (1)

Publication Number Publication Date
JPS6425768U true JPS6425768U (ja) 1989-02-13

Family

ID=25251004

Family Applications (11)

Application Number Title Priority Date Filing Date
JP10615978A Pending JPS5445179A (en) 1977-08-29 1978-08-29 Digital signal indicator
JP4898084A Pending JPS6057265A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897684A Pending JPS6057261A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP59048975A Granted JPS6057260A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897784A Granted JPS6057262A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4898184A Pending JPS6057266A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897984A Pending JPS6057264A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897884A Pending JPS6057263A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP3736885U Granted JPS60165869U (ja) 1977-08-29 1985-03-15 ロジツク・アナライザ
JP9351088U Pending JPS6425769U (ja) 1977-08-29 1988-07-14
JP9350988U Pending JPS6425768U (ja) 1977-08-29 1988-07-14

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP10615978A Pending JPS5445179A (en) 1977-08-29 1978-08-29 Digital signal indicator
JP4898084A Pending JPS6057265A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897684A Pending JPS6057261A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP59048975A Granted JPS6057260A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897784A Granted JPS6057262A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4898184A Pending JPS6057266A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897984A Pending JPS6057264A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP4897884A Pending JPS6057263A (ja) 1977-08-29 1984-03-14 ロジツク・アナライザ
JP3736885U Granted JPS60165869U (ja) 1977-08-29 1985-03-15 ロジツク・アナライザ
JP9351088U Pending JPS6425769U (ja) 1977-08-29 1988-07-14

Country Status (5)

Country Link
JP (11) JPS5445179A (ja)
CA (1) CA1120597A (ja)
DE (1) DE2834693A1 (ja)
GB (1) GB1593128A (ja)
HK (1) HK19886A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HU180164B (en) * 1980-08-18 1983-02-28 Elektronikus Arrangement for selecting and storing optional words of the logic state ordes
US4483002A (en) * 1982-04-19 1984-11-13 International Business Machines Corporation Digital device testing apparatus and method
JP2662533B2 (ja) * 1983-03-31 1997-10-15 ヒューレット・パッカード・カンパニー ロジック・アナライザ
US4585975A (en) * 1983-04-21 1986-04-29 Tektronix, Inc. High speed Boolean logic trigger oscilloscope vertical amplifier with edge sensitivity and nested trigger
JPS6070819A (ja) * 1983-08-30 1985-04-22 テクトロニクス・インコ−ポレイテツド 論理信号測定装置
US4835736A (en) * 1986-08-25 1989-05-30 Tektronix, Inc. Data acquisition system for capturing and storing clustered test data occurring before and after an event of interest
JP2652403B2 (ja) * 1988-04-18 1997-09-10 株式会社リコー 無線電話用データ伝送装置
WO1996008758A2 (en) * 1994-09-12 1996-03-21 Philips Electronics N.V. Method of enabling a user to select a service, system for carrying out the method, server for use in the system, and apparatus for use in the system

Also Published As

Publication number Publication date
JPH0123744B2 (ja) 1989-05-08
CA1120597A (en) 1982-03-23
JPS6057261A (ja) 1985-04-03
JPS6057262A (ja) 1985-04-03
DE2834693A1 (de) 1979-03-08
JPS6057263A (ja) 1985-04-03
JPS6057260A (ja) 1985-04-03
JPH0148983B2 (ja) 1989-10-23
JPS6057265A (ja) 1985-04-03
JPS6057264A (ja) 1985-04-03
JPS6425769U (ja) 1989-02-13
JPS60165869U (ja) 1985-11-02
GB1593128A (en) 1981-07-15
JPS6057266A (ja) 1985-04-03
HK19886A (en) 1986-03-27
JPS6335416Y2 (ja) 1988-09-20
JPS5445179A (en) 1979-04-10

Similar Documents

Publication Publication Date Title
US4873666A (en) Message FIFO buffer controller
JPH06505105A (ja) 最小メモリインサーキットデジタルテスタ方法および装置
JPS6425768U (ja)
US4054947A (en) Computer to tape deck interface
US4237541A (en) Electronic apparatus for indicating that a printer has been disabled
US5911031A (en) IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof
JPH05288562A (ja) 航跡表示装置
US4115869A (en) Methods and apparatus for processing data including a characteristic mark or error
JPS6016948Y2 (ja) セグメント形表示装置
JPS592981B2 (ja) 表示方式
US3740724A (en) Translating methods and apparatus
JPS6028987Y2 (ja) プログラム動作装置
JPH0217552A (ja) 性能データ計測方式
JPH0124658Y2 (ja)
JPH0532863Y2 (ja)
SU943747A1 (ru) Устройство дл контрол цифровых интегральных схем
JPS603603B2 (ja) 計測端末装置
JPS6170892U (ja)
JPH0272500U (ja)
JPS63187191U (ja)
JPS6320252U (ja)
JPS61204774A (ja) 画像検索表示装置
JPS6115451B2 (ja)
JPS6294891A (ja) 表示装置
JPH0510975A (ja) 波形記録装置の波形表示方法