JPH0565831B2 - - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は論理回路が正常に動作するか否かを
試験する場合に用いられるロジツクアナライザに
関し、特にパターン信号を発生するパターン発生
器を具備し、パターン発生器から被試験回路にパ
ターン信号を与え、その応答出力信号を取込んで
正しく応動しているか否かを判定することができ
るロジツクアナライザの改良に関するものであ
る。

「従来技術」 従来のロジツクアナライザは一般に被試験回路
の各部の動作信号を取込んでその波形を表示し、
表示された波形から回路が正しく動作しているか
否かを判断する回路試験器として利用されてい
る。回路が正しく動作しているか否かの判定は利
用者が表示された論理波形のタイミングを見て判
断するものであるから、良否を判断するには被試
験回路の動作をよく知らなければならない。従つ
てだれにでも簡単に試験を行なうことができるも
のではなく、使用方法がむずかしいものとされて
いる。

このため最近の傾向として簡単なパターン発生
器を設け、パターン発生器からパターン信号を被
試験回路に与え、その応答出力と期待値とを比較
し、一致、不一致を見て被試験回路の良否を判定
する構造としたロジツクアナライザが製品化され
始めている。

「発明が解決しようとしている問題点」 パターン発生機能を具備した場合、パターン信
号の波形を自由に設定できる構造とすることが要
求される。つまりパターン信号波形の形式を
NRZ波形かRZ波形にするか、或はRZ波形の場
合その極性及び基準タイミングからの遅延時間
と、信号の幅を自由に設定できることが要求され
る。

従来のパターン発生機能を具備したロジツクア
ナライザはパターン信号を設定した結果は入力し
た設定数値と極性を文字及び記号で表示するだけ
のものであつた。つまりどのようなパターン信号
を設定したかを直視的に表示する機能はない。よ
つてパターン信号の波形を設定した人は表示され
た数値と記号から複数のパターン信号相互の位相
関係を想像し、その設定で良いか否かを判定しな
ければならない不都合がある。特にパターン信号
の種類が２〜３種類程度であれば文字及び記号の
表示だけでも実用に耐えられる。然し乍らパター
ン信号の種類が多くなつて来るのに伴つて想像が
困難となり設定がむずかしくなる欠点が生じる。

「問題点を解決するための手段」 この発明ではパターン信号の設定状態を文字及
び記号等で表示すると共に文字及び記号の表示に
パターン信号波形を加えて表示させるように構成
したものである。

従つてこの発明によればパターン信号の設定状
態を文字及び記号で表示すると共にその文字及び
記号によつて決まるパターン信号波形を並べて表
示することができるからパターン信号の設定状態
を一目で把握することができる。

「実施例」 第１図にパターン発生器を具備したロジツクア
ナライザの全体の構成を示す。図中１はデータ取
込装置、２はパターン発生器、３はマイクロコン
ピユータをそれぞれ示す。これらデータ取込装置
１とパターン発生器２はバスライン４によつてマ
イクロコンピユータ３に接続され、マイクロコン
ピユータ３の制御によりデータ取込装置１とパタ
ーン発生器２が動作する。

パターン発生器２はパターンメモリ２Ａと、遅
延メモリ２Ｂと、幅メモリ２Ｃと、パターンメモ
リ２Ａの読出すアドレス信号を発生するマイクロ
コードシーケンサ２Ｄと、遅延メモリ２Ｂ及び幅
メモリ２Ｃにアドレス信号を与えアドレスカウン
タ２Ｅ，２Ｆと、パターンメモリ２Ａから出力さ
れるパターンデータPAと、遅延メモリ２Ｂから
出力される遅延データTDと、幅メモリ２Ｃから
出力される幅データTWが与えられてRZ波形或
はNRZ波形のパターン信号を発生する信号発生
器２Ｇと、この信号発生器２Ｇから出力される例
えば64チヤンネル分のパターン信号を増幅するド
ライバ群２Ｈとによつて構成される。

パターンメモリ２Ａ、遅延メモリ２Ｂ、幅メモ
リ２Ｃにはマイクロコンピユータ３からパターン
データ、遅延データ、幅データが転送されて収納
される。尚パターンメモリ２Ａにはパターンデー
タの他にパターン発生プログラムのインストラク
シヨンをコード化したマイクロコードを転送して
記憶する。これらパターンデータ、遅延データ、
幅データは試験開始時に入力手段１１から入力さ
れて設定される他に、以前設定したことがあるデ
ータは例えばフロツピーデイスク装置のような記
憶器１２に取込んでおき、この記憶器１２からマ
イクロコンピユータ３に取出すように構成するこ
とができる。

パターンメモリ２Ａに収納されたパターンデー
タの順序はパターンメモリ２Ａから読出されるマ
イクロコードをマイクロコードシーケンサ２Ｄに
よつて解読し、マイクロコードシーケンサ２Ｄに
よつてアドレス制御され読出され読出される。パ
ターン発生器２のパターン発生周期は第２図Ａに
示すPGクロツクの周期Taで決定される。パター
ンメモリ２Ａから読出されるパターンデータの一
例を第２図Ｂに示す。遅延メモリ２Ｂ及び幅メモ
リ２Ｃはアドレスカウンタ２Ｅ，２Ｆによつてア
クセスされる。アドレスカウンタ２Ｅ，２Ｆは第
２図Ｃに示すTGクロツクを計数し、TGクロツ
クの周期TbでPGクロツクの１周期Taを分割し、
遅延メモリ２Ｂに記憶した遅延時間τ_Dを持つ遅延
データTD（第２図Ｄ）と、幅メモリ２Ｃに記憶
した幅情報τ_Wを持つ幅データTW（第２図Ｅ）を
読出す。

パターンメモリ２Ａと、遅延メモリ２Ｂと、幅
メモリ２Ｃから読出されたパターンデータPAと、
遅延データTDと、幅データTWが信号発生器２
Ｇに与えられ、この信号発生器２Ｇにおいて基準
タイミングから遅延データTDによつて与えられ
る遅延時間τ_Dと、パルス幅τ_Wを持つRZ信号又は
NRZ信号が作られドライバ群２Ｈに与えられる。

尚２Ｉは被試験回路５の特定した信号を取込む
入力プローブを示し、この入力プローブ２Ｉを介
して取込んだ信号をマイクロコードシーケンサ２
Ｄに与え、外部制御信号として利用する。また６
はパターン発生器２から出力されるパターン信号
を被試験回路５の各部に与えるプローブを示す。
プローブは例えば64チヤンネルの容量を持つてい
るものとする。

データ取込装置１の入力側には例えば４個のプ
ローブ７Ａ，７Ｂ，７Ｃ，７Ｄを有し、各プロー
ブ７Ａ〜７Ｄから16本の接続線８が導出され、全
部で64チヤンネルの信号を取込むことができる構
造となつている。プローブ７Ａ〜７Ｄで取込んだ
被試験信号は波形整形回路１Ａにおいてロジツク
アナライザのクロツクに同期してＨ論理かＬ論理
かを判定し、正規化しながら高速メモリ１Ｂに取
込む。高速メモリ１Ｂはメモリ書込制御回路１Ｃ
によつて制御されて入力される被試験信号を順次
記憶する。１Ｄはワード検出器を示す。このワー
ド検出器１Ｄは入力される被試験信号の取込開始
ワード及び終了ワードを記憶しており、記憶した
ワードが入力されことを検出して書込開始と書込
終了のトリガ信号をメモリ書込制御回路１Ｃに与
える。

マイクロコンピユータ３は中央処理装置３Ａと
読出専用メモリ（以下ROMと称す）３Ｂと、書
込読出可能なメモリ（以下RAMと称す）３Ｃと
によつて構成される。ROM３Ｂにはデータ取込
装置１とパターン発生器２及び後に説明する表示
器９等を所定の順序で動作させるためのプログラ
ムが収納される。RAM３Ｃには入力手段１１か
ら入力したパターン発生用のパターンデータ（パ
ターン信号の極性、基準タイミングからの遅延時
間、幅情報）及びマイクロコードが収納され、こ
のパターンデータとマイクロコード及び遅延デー
タ、幅データをパターン発生器２のパターンメモ
リ２Ａ、遅延メモリ２Ｂ、幅メモリ２Ｃに転送し
記憶させる。またパターンデータとマイクロコー
ド及び遅延データ、幅データは通信インターフエ
ース１３を介して外部からRAM３Ｃ又は記憶装
置１２に取込むことができる。

一方９は表示装置を示す。この表示装置９はビ
デオメモリ９Ａと、このビデオメモリ９Ａに書込
を行なう制御器９Ｂと陰極線管９Ｃとによつて構
成され、ビデオメモリ９Ａに記憶したデータが繰
返し読出されて陰極線管９Ｃに表示される。

この発明においてはRAM３Ｃに取込んだパタ
ーンデータ、遅延データ、幅データを表示装置９
に転送し、パターンデータ、遅延データ、幅デー
タに基づいてその設定数値と極性を表わす記号等
を第３図に点線１４で囲んで示すように表示させ
ると共に、この数値表示及び記号表示部分１４と
並んでその数値と記号によつて決まるパターン信
号の波形Pa，Pb，Pc……Phを表示するものであ
る。尚Ｓはスケールを示す。

このためにはパターンデータを波形表示データ
に変換してビデオメモリ９Ａに記憶する手段を設
ける。この波形表示データに変換する手段はマイ
クロコンピユータ３によつて構成することができ
る。第４図にパターンデータを波形表示データに
変換しビデオメモリ９Ａに記憶させるプログラム
のフローチヤートを示す。

ステツプにより第３図に示す陰極線管の表示
面に表示されたクロツク周期表示欄CLKにカー
ソルが点滅し、クロツクの周期Taを入力するよ
うに促がす。パターン信号波形Pa〜Phはクロツ
クの周期Taを１／10の分解能で遅延時間τ_Dと幅
τ_Wを設定できる。つまりクロツクPGの周期Taを
設定するとスケールＳの10目盛の間が設定した周
期Taに対応した時間となる。第３図に示す表示
例ではTa＝100ナノ秒に設定した場合を示す。

ステツプではグループＡの極性欄POL₁にカ
ーソルが点滅しグループＡの極性を設定するよう
に促される。操作者はこのとき（＋）又は（−）
キイーを操作することによりグループＡの極性を
設定することができる。この例ではグループＡに
＋極性を設定した場合を示す。

ステツプではグループＡの遅延時間設定欄
DEL₁にカーソルが点滅し、グループＡの遅延時
間を入力する状態を表示する。遅延時間を入力す
るとステツプでカーソルが幅設定欄WID₁に点
滅し幅データを入力する状態を表示する。第３図
に示す例では幅をゼロに設定した場合を示す。幅
をゼロに設定した場合はパターン発生器２は
NRZ信号を出力するものとする。

ステツプで幅の設定がゼロか否かを判定し、
幅がゼロに設定されている場合はルーチンL_Aに
分岐する。ルーチンL_Aではステツプで始点か
ら遅延点までNRZ波形の上下の２本の線――――をビ
デオメモリ９Ａの対応するアドレス位置に記憶す
る。またステツプで遅延点にNRZ波形の信号
転換点を表わす〓〓を記憶する。ステツプで終了
点までNRZ波形の上下の２本の線――――を記憶す
る。ステツプでルーチンL_Aが終了する。ビデ
オメモリ９Ａは書込時以外は読出状態に制御さ
れ、陰極線管９Ｃにビデオメモリ９Ａの内容を表
示する。ステツプを実行することにより例えば
Ａグループのパターン設定状態が波形Paとして
表示される。

ステツプを実行した後ステツプに移る。ス
テツプでは設定終了のキイー入力が有るか否か
を判定し、キイー入力がなければステツプに戻
りグループＢの設定が促がされる。Ｂグループの
パターンデータを入力するとグループＢに設定し
たパターン波形Pbが表示される。第３図の例で
はグループＡ〜Ｄに幅ゼロを設定した場合を示
す。従つてグループＡ〜Ｄの波形表示欄にNRZ
波形Pa，Pb，Pc，Pdが表示される。またグルー
プＢ，Ｃ，Ｄの遅延時間は20ナノ秒、40ナノ秒、
60ナノ秒に設定した場合を示す。

グループＥに幅を20ナノ秒を設定した場合を示
す。幅に関してゼロ以外の数値を設定した場合は
RZ波形を出力する状態に設定される。つまり幅
がゼロでない場合はステツプからステツプに
分岐する。ステツプでは極性を判定する。極性
が（＋）に設定されている場合はルーチンL_Bに
分岐する。ルーチンL_Bではステツプにおいて、
ビデオメモリ９Ａの対応するグループの波形表示
アドレス領域に始点から遅延点までRZ波形のＬ
論理レベル線……――を記憶する。第３図の例ではグ
ループＥの遅延時間を30ナノ秒に設定した場合を
示す。よつてグループＥの波形表示欄に始点から
スケールＳの３目盛分だけＬ論理線を表示する。

ステツプでは遅延点に正極性パルスの前縁波
形〓をビデオメモリ９Ａに書込む、ステツプで
幅数分だけＨ論理線――……を書込み、ステツプで
（遅延時間＋幅）の位置に後縁波形〓を書込む。
ステツプでは終了点までＬ論理……――を書込む。
ステツプを実行したことによりルーチンL_Bが
終了し、ステツプで設定終了の有無を判定し、
設定終了のキイー入力が無ければステツプに戻
る。

ステツプにおいて極性を（−）に設定した場
合はステツプからルーチンL_Cに分岐する。ル
ーチンL_Cではビデオメモリ９Ａの設定されたグ
ループの波形記憶領域に負極性パターン信号波形
を書込む動作を行なう。つまりステツプで始点
から遅延までＨ論理線――……を書込む。ステツプ
で遅延点に前縁波形〓を書込む。ステツプで幅
設定数分だけＬ論理線……――を書込む。ステツプ
で（遅延時間＋幅）の位置に後縁波形〓を書込
む。ステツプで終了点までＨ論理線――……を書込
む。

第３図の例ではグループＧとＨに（−）極性を
設定し、これに対応して負極性のパターン信号波
形PgとPhを表示させた場合を示す。

ステツプにおいて設定終了指令を検出すると
ステツプに分岐し、ビデオメモリ９Ａを連続読
出モードに切換え、設定プログラムを終了する。

尚表示器９の表示面には数値表示部１４と波形
表示部の外にプローブ６の各チヤンネルにどのグ
ループのパターン信号を出力しているかを表示す
るようにしている。つまりこの例ではプローブＡ
の０〜15（Ａ＝10、Ｆ＝15を表わす）チヤンネル
にグループＡのパターン信号を出力している状態
を示す。またプローブＢの０〜15チヤンネルには
グループＢのパターン信号を出力をしている状態
を示す。またプローブＣの０〜９チヤンネルには
グループＣのパターン信号を出力し、１０，１１
チヤンネルにはグループＢのパターン信号を出力
し、１２〜１５チヤンネルにはグループＡのパタ
ーン信号を出力している状態を示す。プローブＤ
の０〜15チヤンネルにはグループＤのパターン信
号を出力している状態を示している。このように
各プローブの任意のチヤンネルに任意のグループ
のパターン信号を出力するように設定することが
できる。

「効果」 上述したようにこの発明によればパターンデー
タの設定状態を文字及び記号表示するだけでな
く、波形としても表示するように構成したからパ
ターン信号の相互の関係を一目して確認できるた
め、パターンデータの設定を容易に行なえる利点
が得られる。

上記実施例ではスケールＳとして周期Taを
１／10に分割する目盛としたが、その分割数は任
意に変更できることは容易に理解できよう。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図はパターン発生器の動作を説明するた
めの波形図、第３図はこの発明の要部の表示例を
説明するための正面図、第４図はこの発明の要部
の動作を説明するためのフローチヤートである。 １：データ取込装置、２：パターン発生器、
３：マイクロコンピユータ、４：バスライン、
５：被試験回路、６：出力プローブ、７：入力プ
ローブ、９：表示器、１１：入力手段、１２：記
憶装置、１３：通信インターフエース。

Claims (1)

1. 【特許請求の範囲】 １ Ａ 複数のパターン信号を同時に発生するこ
   とができるパターン発生器を具備したロジツク
   アナライザにおいて、 Ｂ 基準タイミングからの遅延時間と幅を決める
   複数のパターン信号の波形データを入力する入
   力手段と、 Ｃ 入力された複数のパターン信号の波形データ
   に対応する数値を記憶する記憶装置と、 Ｄ 記憶した複数のパターン信号の波形データに
   対応する数値を文字、記号として表示すると共
   に文字表示に対応して上記文字、記号に基づい
   て決められるパターン信号波形を基準タイミン
   グを揃えて同時に並列に表示する表示装置と、 を設けて成るロジツクアナライザ。