JPH0660911B2 - ロジック・アナライザ - Google Patents

ロジック・アナライザ

Info

Publication number
JPH0660911B2
JPH0660911B2 JP26595889A JP26595889A JPH0660911B2 JP H0660911 B2 JPH0660911 B2 JP H0660911B2 JP 26595889 A JP26595889 A JP 26595889A JP 26595889 A JP26595889 A JP 26595889A JP H0660911 B2 JPH0660911 B2 JP H0660911B2
Authority
JP
Japan
Prior art keywords
group
cursor
clock
waveform
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26595889A
Other languages
English (en)
Other versions
JPH03128468A (ja
Inventor
喜則 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP26595889A priority Critical patent/JPH0660911B2/ja
Publication of JPH03128468A publication Critical patent/JPH03128468A/ja
Publication of JPH0660911B2 publication Critical patent/JPH0660911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、ロジック・アナライザに関し、特にタイミ
ング波形表示上のカーソル表示に関する。
【従来の技術】
ロジック・アナライザのタイミング波形表示において、
波形とクロックの関係を分かりやすく表示することは重
要である。 このことを第8図を参照して説明する。 今、例えば105nsの幅のパルスPI(同図A)を考
える。この入力パルスPIを、同図Bに示す10nsの
内部クロックで非同期にサンプリングし、波形で表示す
ると、同図Cに示すように11クロック幅のパルスとし
て表示される。 また、同じ、10nsの内部クロックでも、同図Bに対
し位相のずれた同図Dに示す10nsの内部クロックで
入力パルスPIをサンプリングし、波形で表示すると、
同図Eに示すように10クロック幅のパルスで表示され
る。 また、同じ105nsの幅の入力パルスPIでも、この
入力パルスPIを、同図Fに示す50nsの内部クロッ
クでサンプリングし、波形で表示すると、同図Gに示す
ように3クロック幅のパルスとして表示される。 さらに、同じ、50nsの内部クロックでも、同図Fの
クロックに対し位相のずれた同図Hに示す50nsの内
部クロックでサンプリングし、波形を表示すると、同図
Iに示すように2クロック幅のパルスで表示される。 以上のように、同一のパルス幅の入力波形でもサンプリ
ングする内部クロックによって、大きく分解能が異なる
ため、波形を観測する場合は、常に波形の幅と内部クロ
ックの関係を意識する必要があるのである。 したがって、第8図C,E,G,Iの波形表示におい
て、これが内部クロックの何クロック分かを分かりやす
く表示することは重要である。 この表示については、従来から、いろいろ工夫がなされ
ている。例えば、特公昭55-34901号公報に記載されたデ
ジタル波形表示装置では、波形にマーカを重複する発明
が示されている。上記公報記載の発明によれば、第9図
Aに示すような表示波形(クロック対応なしの表示波
形)に対し、第8図E,Iの波形は、それぞれ第9図B
及びCのようにクロックを示すマーカMを付して表示さ
れる。 次に、ロジック・アナライザのタイミング波形表示にお
いて、波形とカーソルの関係も重要である。 タイミング波形表示において、オペレータが注目する点
を示すためにカーソルを表示することが一般的に行なわ
れている。 カーソルはタイミング波形上の任意の位置に移動でき、
希望の点の波形の論理レベルを1(ハイレベル)/0
(ローレベル)で表示するときの位置を示したり、2本
のカーソル間の時間差を測定するための位置の設定、波
形の拡大・縮小の基準位置の設定、波形を補助記憶装置
に記録するときの位置の設定、波形を他と比較するとき
の基準、また波形をハードコピーするときの範囲の設定
などに使用される。 従来、カーソルは、第10図Aのように細い縦線、また
は、第10図Bのように一定の幅を持つ縦線で表示され
ているのが一般的である。 そして、これらのカーソルの移動方法は、大きく2種類
に分けられる。 その一つの方法は、クロックの位置に間欠的にカーソル
を移動する方法である。このタイプのカーソル移動は、
第11図A,B,C及び第13図A,B,Cに示すよう
に、カーソルがクロックの位置に飛び飛びに移動する。 他の一つの方法は、クロックの位置と無関係に、スムー
ズにカーソルが移動するタイプである。このタイプのカ
ーソル移動は、第12図A,B,C及び第14図A,
B,Cに示すように、カーソルは連続的にスムーズに移
動する。 これらのカーソルの幅と移動方法の組み合わせによっ
て、第11図〜第14図に示す4種類のカーソル表示が
考えられる。
【発明が解決しようとする課題】
しかしながら、以上述べた従来技術では、カーソルと波
形の表示が関連づけられていないため、複数の時間軸を
同一に画面に表示したとき、複数の時間軸の関係を分か
りやすく表示することができなかった。 さらに、非同期測定と同期測定のデータを同一画面上に
表示したとき、非同期測定と同期測定との関連付けを分
かりやすく表示することができなかった。 また、波形とカーソルの関係において、カーソルの表示
方法が、第11図のタイプでは、カーソルが第10図C
のように論理の遷移の場所にあった場合、カーソルが左
側(ロウレベル)を示しているか、右側(ハイレベル)
を示しているか見分けがつかないという欠点がある。 また、第12図のタイプでは、カーソルが第12図B,
Cの位置にある場合、波形のハイレベルの場所を示して
いることがわかるが、第12図Aの位置にある場合は、
第11図のタイプと同様な欠点を持つ。 また、第13図のタイプは、カーソルが論理の遷移の場
所にあった場合に、カーソルが左側を示しているか右側
を示しているかがわからないという欠点はないが、カー
ソルの幅は1クロックより太くすることができないとい
う欠点がある。 ところで、波形表示すべきデータ量が多くなった場合、
データを圧縮して表示するという方法は公知(例えば特
開昭58-140899 号参照)である。この方法によると、複
数のクロックのデータを1ドットに圧縮して表示するこ
とができる。この場合、1クロック幅は画面上の1ドッ
トより小さくなり、カーソルの幅は1クロックより太く
なってしまう。このようにカーソルの幅がクロックより
太くなるので、第10図Dに示すように、波形のどのデ
ータを示しているかわからなくなり、波形の位置を示す
というカーソルの持つべき基本的な機能が失われてしま
う。 さらに、第14図のタイプも、第13図のタイプと同様
の問題を持つ。 この発明は、これらの欠点を解決すること目的とする。 すなわち、この発明の目的の一つは、カーソルが波形の
どの場所を示しているかを明確にすることにある。 この発明の目的の他の一つは、複数の時間軸の時間関係
を明確にする手段を提供することにある。 さらには、非同期測定と同期測定の同時表示において、
同期測定のデータをサンプリングしたクロックの位置を
明確にする手段を提供することもこの発明の目的の一つ
である。
【課題を解決するための手段】
この発明は、入力信号の表示波形中に時間軸方向に所定
の幅を持ったカーソルを表示するようにするロジック・
アナライザにおいて、 上記入力信号をサンプリングするクロックの1クロック
が、画面上の1ドット以下に対応するときは、上記カー
ソルは、上記1ドット分の幅を有し、上記1クロックが
2ドット以上に対応しているときは、上記カーソルは、
その1クロックが対応しているドット数の幅を有するよ
うにしたことを特徴とする。
【作用】
この発明においては、カーソルは、所定の幅を持って波
形上に表示される。 また、カーソルは、1クロックの画面上のドット数に応
じて表示される。したがって、波形のどの位置をカーソ
ルが示すかが容易にわかると共に、クロックとの関係も
容易にわかる。
【実施例】
以下、この発明の一実施例を図を参照しながら説明す
る。 第1図は、この発明の一実施例のブロック図であり、第
2図は、この一実施例におけるカーソルの表示例を示
し、第3図は、この実施例の動作の詳細を説明するため
の図を示している。 この例のロジック・アナライザは、コンビネーション型
ロジック・アナライザと呼ばれるもので、独立した時間
軸で動作する複数のロジック・アナライザを、ひとつに
まとめたものである。この実施例では、高速で動作する
ロジック・アナライザと低速で動作するロジック・アナ
ライザを、ひとつにまとめている。 以下、説明の簡単のため、高速で動作するロジック・ア
ナライザをグループT、低速で動作するロジック・アナ
ライザをグループSと呼ぶ。 この場合、この実施例では、グループTは非同期測定の
みができ、グループSは非同期測定と同期測定の両方が
できる。 このコンビネーション型のロジック・アナライザに関し
ては、例えば、岩通枝報VOL20 No.1 1981,ロジック・
アナライザSL-4601 、岩通枝報VOL24 No.1 1986,200MHz
ロジック・アナライザSL-4620 、特開昭54-152600 号公
報、及び米国特許明細書4,364,036 号に詳しく記述があ
る。 第1図において、10は、グループTと称する高速側の
非同期測定専用のデータ取り込み回路で、このグループ
Tのロジック入力信号SAの入力端11と、このグルー
プTの内部クロックを発生する内部クロック発生回路1
3と、このグループTのロジック入力信号を記憶するメ
モリ14と、このメモリ14にロジック入力信号SAの
必要なところのみが書き込まれるように制御するための
メモリ制御回路15とを備えている。 また、20は、グループSと称する低速側の非同期測定
と同期測定のできるデータ取り込み回路で、このグルー
プSのロジック入力信号SBの入力端21と、このグル
ープSの内部クロックを発生する内部クロック発生回路
23と、このグループSのロジック入力信号を記憶する
メモリ24と、このメモリ24にロジック入力信号SB
の必要なところのみが書き込まれるように制御するため
のメモリ制御回路25と、このグループSを非同期測定
(内部クロック)で動作させるか、、同期測定(外部ク
ロック)で動作させるかを、切り換えるためのクロック
切り換え回路26とを備えている。 また、27は、このグループSが同期測定で動作すると
きに必要とされる外部クロックの入力端である。外部ク
ロック入力端27からの外部クロックは、グループTの
メモリ14にも供給されており、グループSが同期測定
で動作するときは、グループSの外部クロックをメモリ
14に記憶する。 グループT及びグループSのロジック入力信号SA及び
SBは、メモリ制御回路15及び25からの制御信号に
よって、メモリ14及び24に、それぞれ書き込まれる
と同時に、これらロジック入力信号SA及びSBはトリ
ガ回路90にも入力される。 このトリガ回路90は、グループTとグループSの両方
に関係する。 すなわち、トリガ回路90にはグループTのロジック入
力信号SAと内部クロック発生回路13からの内部クロ
ックが供給され、このグループTのロジック入力信号S
Aと、グループTの内部クロックとからグループTのト
リガを検出する。また、トリガ回路90には、グループ
Sのロジック入力信号SBが供給されるとともに、切り
替え回路26からの、内部クロック発生回路23の出力
内部クロック又は入力端27を通じた外部クロックが供
給され、このロジック入力信号SBとグループSの内部
クロック又は外部クロックとから、グループSのトリガ
をトリガ回路90は検出する。 そして、トリガ回路90は、設定されたトリガを見つけ
ると、各ロジック入力信号SA又はSBの必要な部分が
グループT及びグループSのメモリ14及び24に書き
込まれるように、また、時間関係をつけるため、グルー
プTとグループSのメモリ制御回路15及び25に、同
時にトリガ信号を送る。グループTのメモリ制御回路1
5とグループSのメモリ制御回路25は、ひとつのトリ
ガ信号を受けて同時にトリガを行う。 この結果、グループTとグループSのトリガ点は必ず時
間的に一致する。 また、第1図において、80は、ロジック・アナライザ
全体を制御するマイクロプロセッサである。この実施例
では、16ビットマイクロプロセッサ68000を使用
している。 30は、CPU80を制御するためのプログラムが格納
されているROMである。このROM30のプログラム
内容の詳細は後述する。 40は、各種情報を記録するためのRAMである。この
ROM40の内容の詳細も後述する。 60は、ロジック・アナライザを操作するためのキーボ
ードである。この実施例では8279型のキーボード・
ディスプレイ・コントローラを使用している。 70は、ロジック・アナライザの表示装置であり、この
実施例ではビット・マップ・ディスプレイを使用してい
る。ビット・マップは、6445型のCRTコントロー
ラを使用している。この画面の表示例を第2図に示し
た。 次に、第3図を参照しながら、動作の詳細を説明する。 第3図において、ブロック41〜50で示すのは、RO
M40の中味(データ)であり、また、ブロック31〜
33で示すのは、ROM30の中味(処理)である。C
PUは全ての処理を行うので、特にデータ及び処理の流
れを示す線は示さない。 トリガ回路90からトリガが発生し、メモリ14,24
にデータの取り込みが完了すると、CPU80により、
グループTのデータのうち、ロジック入力信号SAがグ
ループTデータ41に格納される(第3図,100)。
この場合、グループSが、もし同期測定ならばグループ
Tのデータの内、グループSの外部クロックのデータ
が、グループTクロック・データ42に格納される。
(同,101)。続いて、グループSのデータ、すなわ
ちロジック入力信号SBがグループSデータ43に格納
される(同,102)。 この場合、キーボード60からの入力によって、マグ
(倍率)の値44、グループTのカーソルの番地45、
グループSのカーソルの番地46、グループTの内部ク
ロック47、グループSの内部クロック48、グループ
Sの同期測定又は非同期測定の種別49、カーソルの移
動基準50は、予め設定されている。(同、201〜2
07)。 画面表示に先だって、時間関係付け処理33が行なわれ
る。時間関係付け処理33は先ず、カーソル移動基準5
0を調べる(同、506)。これによって、グループT
とグループSのカーソルを時間的に一致させるときに、
グループSのカーソルをグループTのカーソルに一致さ
せるのか、あるいは、その逆かを判定する。 次に、グループSの同期測定又は非同期測定の種別49
を判定する(同、505)。もし、非同期測定ならば、
グループSの内部クロック48を読み出す(同、50
4)。もし、同期測定ならば、グループTクロックデー
タ42を読み出す(同、500)。次に、グループTの
内部クロック47を読み出す(同、503)。 そして、もしカーソル移動基準50がグループSなら
ば、グループSのカーソルの番地46を読み出し(同、
502)、グループTにおける時間的に一致する場所を
計算し、結果をグループTのカーソルの番地45に書く
(同、501)。 また、もしカーソル移動基準50がグループTならば、
501でグループTのカーソルの番地45を読み出し、
グループSにおける時間的に一致する場所を計算し、結
果を502でグループSのカーソルの番地46に書く。 次に、カーソル表示処理32が行なわれる。 カーソル表示処理32は、先ず、マグの値44、グルー
プTのカーソルの番地45、グループSのカーソルの番
地46、グループTの内部クロック47を、それぞれ読
み出す(同、401,402,403,405)。 また、グループSの同期測定又は非同期測定の種別49
を読み出し(同、404)、もし非同期測定ならば、グ
ループSの内部クロック48を読み出す(同、40
5)。もし同期測定ならば、グループTクロックデータ
42を読み出す(同、400)。そして、それぞれのデ
ータから1クロック幅のドット数を計算し、その計算結
果からカーソルの表示すべき幅を計算する。 ここで、マグの値が小さい(例えば×1)の場合は、デ
ータは圧縮されて表示される。この場合は、1クロック
分のデータは画面の1ドットに満たないため、画面の1
ドットには複数のクロックを圧縮した結果が表示され
る。 一方、マグの値が大きい(例えば×128)の場合は、
データは拡大されて表示される。この場合は、1クロッ
ク分のデータは画面の複数のドットに拡大されて表示さ
れる。 1クロック幅のドット数を計算した結果、1クロック幅
が画面の1ドット以下であった場合は、カーソルの表示
幅として1ドットを採用する。 また、1クロック幅が画面の複数のドットに対応する場
合は、カーソルの表示幅として、そのドット数を採用す
る。 こうして、定められた表示幅で表示装置70にカーソル
が表示される(同、601)。 次に、波形表示処理31が行なわれる。先ず、波形表示
処理31は、グループTデータ41及びグループSデー
タ43を読み出す(同、300及び302)。また、波
形表示処理31は、マグの値44を読み出す(同、30
3)とともに、グループTの内部クロック47を読み出
す(同、304)。 次に、グループSの同期測定又は非同期測定の種別49
を読み出し(同、306)、もし非同期測定ならば、グ
ループグループSの内部クロック48を読み出す(同、
305)。また、種別が同期測定ならば、グループTク
ロックデータ42を読み出す(301)。 そして、波形の書き出し位置などの情報がカーソル表示
処理32から、波形表示処理31に引き渡される(同、
310)。 そして、以上の情報に基づいて波形表示処理31は、表
示装置70に波形を描く(同、600)。次に、カーソ
ルの移動を行なった場合について説明する。 グループTと、グループSとの同時表示画面において、
いずれか一方のグループのカーソルの番地を変更したと
きは、他方のグループのカーソルは、前述した時間関係
付け処理33により自動的に、時間関係の付いているカ
ーソル番地に移動するようになる。これにより、両グル
ープT,Sで、どのように時間関係が付いているかの表
示を行なうことができる。 第4図A〜Dは、グループSで非同期測定を行なった場
合に、グループSのカーソルを1番地づつ移動させた場
合の、両グループT及びSのカーソルの移動表示例を示
している。 第5図A〜Dは、同様にグループSで非同期測定を行な
った場合に、グループT側のカーソルを1番地づつ移動
させた場合の、両グループT及びSのカーソルの移動表
示例を示している。 第6図A及びBは、グループSで同期測定を行なった場
合に、グループS側のカーソルを1番地づつ移動させた
場合の、両グループT及びSのカーソルの移動表示例を
示している。この場合、グループT側のカーソルは、グ
ループSのデータをサンプリングした場所(クロックの
ある場所)に移動する。 第7図A〜Gは、同様にグループSで同期測定を行なっ
た場合に、グループT側のカーソルを1番地づつ移動さ
せた場合の、両グループT及びSのカーソルの移動表示
例を示している。 以上のようにして、一方のグループのカーソルを移動さ
せたときに、他方のグループのカーソルを、自動的に時
間関係を付けて移動表示することができる。 なお、以上の例では、2つのグループで異なる時間軸を
持って表示する場合であるが、この発明は、2つ以上の
グループの場合にも適用することができることはいうま
でもない。
【発明の効果】
以上説明したように、この発明によれば、カーソルの表
示幅を、1クロックが対応するドット数を考慮して定め
るようにしたので、カーソルが波形のどの場所を示して
いるかが明確になる。 また、独立の時間軸で動作して表示される複数の波形に
おいて、上記複数の時間軸の時間関係が明確になり、ま
た、同期測定されたデータのクロックがどの位置に存在
するかが明確になる。
【図面の簡単な説明】
第1図は、この発明の一実施例のブロック図、第2図
は、この発明によるロジックアナライザの表示画面の一
例を示す図、第3図は、この発明の一実施例の動作の説
明のための図、第4図〜第7図は、この発明によるカー
ソルの移動を説明するための図、第8図は、従来のロジ
ック・アナライザによる波形とクロックの関係を示す
図、第9図は従来の表示波形の例を示す図、第10図
は、波形に対するカーソル表示の例を示す図、第11図
〜第14図は、波形に対するカーソルの移動表示の例を
示す図である。 10;グループT 20;グループS 11,21;ロジック入力信号の入力端 13,23;内部クロックの発生回路 14,24;メモリ 15,25;メモリ制御回路 26;グループSのクロック切り替え回路 27;外部クロックの入力端 31;波形表示処理 32;カーソル表示処理 33;時間関係付け処理 60;キーボード 70;表示装置 80;ロジックアナライザを制御するCPU 90;トリガ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力信号をサンプリングして、そのサンプ
    リングデータにより上記入力信号の波形を画面上に表示
    するものであって、上記サンプリングのクロックの複数
    クロック分の上記入力信号データを画面上の1ドットに
    圧縮して表示する機能と、1クロック分の上記入力信号
    データを画面上の複数ドット分に拡大して表示する機能
    を備えると共に、 上記入力信号の表示波形中に、時間軸方向に所定の幅を
    持ったカーソルを表示するようにするロジック・アナラ
    イザにおいて、 上記サンプリングのクロックの1クロックと、上記画面
    上のドット数との対応関係を判定する判定手段と、 この判定手段の判定結果から、上記クロックの1クロッ
    クが、画面上の1ドット以下に対応するときには、上記
    のカーソルの幅を1ドット分の幅として表示し、上記ク
    ロックの1クロックが、画面上の2ドット以上に対応す
    るときには、上記カーソルの幅を、その1クロックが対
    応しているドット数の幅として表示する手段と を備えることを特徴とするロジック・アナライザ。
JP26595889A 1989-10-12 1989-10-12 ロジック・アナライザ Expired - Fee Related JPH0660911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26595889A JPH0660911B2 (ja) 1989-10-12 1989-10-12 ロジック・アナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26595889A JPH0660911B2 (ja) 1989-10-12 1989-10-12 ロジック・アナライザ

Publications (2)

Publication Number Publication Date
JPH03128468A JPH03128468A (ja) 1991-05-31
JPH0660911B2 true JPH0660911B2 (ja) 1994-08-10

Family

ID=17424422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26595889A Expired - Fee Related JPH0660911B2 (ja) 1989-10-12 1989-10-12 ロジック・アナライザ

Country Status (1)

Country Link
JP (1) JPH0660911B2 (ja)

Also Published As

Publication number Publication date
JPH03128468A (ja) 1991-05-31

Similar Documents

Publication Publication Date Title
EP0120569B1 (en) Digital signal sampling system with two unrelated sampling timebases
US4538144A (en) Graphic display device having graphic generator for shading graphs
JPS5813864B2 (ja) ロジツク信号観測装置
EP0181619B1 (en) Logic analyzer
US4701918A (en) Logic analyzer
GB2111692A (en) Apparatus for displaying logic signals
US4181956A (en) Digital indicia generator employing compressed data
US4930088A (en) Rotated graphic pattern generating system
JPH0660911B2 (ja) ロジック・アナライザ
GB1244659A (en) Apparatus for decoding graphic-display information
US3317717A (en) Circuitry to represent as a waveform the relationship of two variables
US6781584B2 (en) Recapture of a portion of a displayed waveform without loss of existing data in the waveform display
JPS6425768U (ja)
JPH0565831B2 (ja)
JPH05264600A (ja) 3次元波形表示装置
JP3077913B2 (ja) X−y合成波形順次表示機能を有する波形観測装置
SU798966A1 (ru) Устройство дл отображени иНфОРМАции
JP3287451B2 (ja) 波形観測装置
JPH07262390A (ja) 字形情報処理方法及び装置
SU1564660A1 (ru) Устройство дл селекции элементов изображений объектов
JPH0543255U (ja) シミユレータ
JPS60201432A (ja) カ−ソル表示アドレス検出方式
JPS5962948A (ja) デイスプレイ装置
JPH0715642B2 (ja) 軌跡表示画面における移動スケール表示方式
JPH0136907B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees