JPS61122712A - 制御信号表示方法 - Google Patents
制御信号表示方法Info
- Publication number
- JPS61122712A JPS61122712A JP59243453A JP24345384A JPS61122712A JP S61122712 A JPS61122712 A JP S61122712A JP 59243453 A JP59243453 A JP 59243453A JP 24345384 A JP24345384 A JP 24345384A JP S61122712 A JPS61122712 A JP S61122712A
- Authority
- JP
- Japan
- Prior art keywords
- display
- time
- control signal
- address
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Numerical Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の制御信号の論理的な状態を表示装置
の表示画面上に表示する制御信号表示方法に関するもの
である。
の表示画面上に表示する制御信号表示方法に関するもの
である。
第３図に、例えば従来の制御信号表示方法忙よる処理の
流ｎ図を示し、制御信号をペンオシログラフ装置にエリ
記碌する場合を示すもので１図において、１框各制御傷
号（ビット信号）に対して各種演算を行なう処理で、使
用さｎている各種の制御信号の円表示したい制御信号を
示すビットＸをＯ＆Ｃする。２ｒｆピクトＸの変化の有
無を調べる処理、３に処理２でイエス（Ｙｅｓ）となっ
たときに実行さｎ、ピッ？Ｘが有意（＝１）か否か全判
断する処理、４框処理３がイエス（Ｙｅｓ）となつｔと
きに実行さｎ、ビットＸに対応さｎ７ｔあるｅレベルの
アナログ出力をする処理、５に処理３がノー（Ｎｏ ）
となつたときに実行さｎ、ビットＸに対応さ−ｒＬ７ｔ
あるｅレベルのアナログを出力する処理、６框ピツトＸ
Ｋ＋１を行なり処理、ＴはＸ〉２ｔ−判断する処理、ａ
ｒｃ処理７がイエスとなったときに０をアナログ出力す
る処理、９ｒＸ増幅器にＬり処理４又α５のアナログ出
力を増幅させて出力させる処理、１０ｉペンオシログラ
フ装置全動作させる処理、１１はペンオシログラフ装置
に工り記録さｎる記録紙を示し１図でにペンオシログラ
フが記録に↓る記録を示す。
流ｎ図を示し、制御信号をペンオシログラフ装置にエリ
記碌する場合を示すもので１図において、１框各制御傷
号（ビット信号）に対して各種演算を行なう処理で、使
用さｎている各種の制御信号の円表示したい制御信号を
示すビットＸをＯ＆Ｃする。２ｒｆピクトＸの変化の有
無を調べる処理、３に処理２でイエス（Ｙｅｓ）となっ
たときに実行さｎ、ピッ？Ｘが有意（＝１）か否か全判
断する処理、４框処理３がイエス（Ｙｅｓ）となつｔと
きに実行さｎ、ビットＸに対応さｎ７ｔあるｅレベルの
アナログ出力をする処理、５に処理３がノー（Ｎｏ ）
となつたときに実行さｎ、ビットＸに対応さ−ｒＬ７ｔ
あるｅレベルのアナログを出力する処理、６框ピツトＸ
Ｋ＋１を行なり処理、ＴはＸ〉２ｔ−判断する処理、ａ
ｒｃ処理７がイエスとなったときに０をアナログ出力す
る処理、９ｒＸ増幅器にＬり処理４又α５のアナログ出
力を増幅させて出力させる処理、１０ｉペンオシログラ
フ装置全動作させる処理、１１はペンオシログラフ装置
に工り記録さｎる記録紙を示し１図でにペンオシログラ
フが記録に↓る記録を示す。
久に動作について説明する。
まず処理１にエリ各種演算が行なゎｔ″した後、処理２
Ｖｃ工り制御信号のビットＸの変化が検出さｎなかった
とキハ、処理６に↓リビットＸｉ＋Ｉ Ｌ。
Ｖｃ工り制御信号のビットＸの変化が検出さｎなかった
とキハ、処理６に↓リビットＸｉ＋Ｉ Ｌ。
処理７にエリビットＸの全てが調べら几たか否かをＸ＞
２にエリ判断する。処理７がノーであｎば処理２に戻り
、上記の各処理を反復して全てのピットＸＶｃ対して変
化のＭ無の判断を行なう。ビットＸの全てが変化してい
なけ九ば、処理７にエリアナログ出力ｔ−Ｏとして各種
演算全行なう処理１に戻る。
２にエリ判断する。処理７がノーであｎば処理２に戻り
、上記の各処理を反復して全てのピットＸＶｃ対して変
化のＭ無の判断を行なう。ビットＸの全てが変化してい
なけ九ば、処理７にエリアナログ出力ｔ−Ｏとして各種
演算全行なう処理１に戻る。
処理２にエリ制御ビットＸの変化が検出さｆしたときは
、処理３ＫＬリビツトｘがＭ意か否かの判断が行なわｎ
る。処理３がイエスとなると、処理４に二りＸのｅレベ
ルがアナログ出力さｎる。処理３がノーとなると、処理
５に＝すＸのθレベルがアナログ出力さｎ、処理９にエ
リアナログ出力に増幅器にエリ増幅された後、処理１ｏ
にエリアナログ出力即ち各Ｘ毎忙異なるアナログレベル
を。
、処理３ＫＬリビツトｘがＭ意か否かの判断が行なわｎ
る。処理３がイエスとなると、処理４に二りＸのｅレベ
ルがアナログ出力さｎる。処理３がノーとなると、処理
５に＝すＸのθレベルがアナログ出力さｎ、処理９にエ
リアナログ出力に増幅器にエリ増幅された後、処理１ｏ
にエリアナログ出力即ち各Ｘ毎忙異なるアナログレベル
を。
その変化が発生した時点を示す記録紙１１の時間軸上に
記録さ几る。
記録さ几る。
従来の制御用ビット信号の表記方法は以上の工うに構成
さｔ’Ｌｃいるので、アナログ出力をペンオシログラフ
装置を介して記録しなけ几ばならず、観測したい制御信
号が多数である場合に各制御信号の区別がつけづらくな
り、制御信号の状態を常に把握するために框ペンオシロ
グラフ装置を常時動作状Ｎ３＆ＣＬなけｎばならず、ま
た制（ａｌ信号を表示するためのソフトウェアが、本来
の制御用ソフトウェアに書き込み誤りなどのソフトウェ
ア誤りを生じさせるといり問題点があった。
さｔ’Ｌｃいるので、アナログ出力をペンオシログラフ
装置を介して記録しなけ几ばならず、観測したい制御信
号が多数である場合に各制御信号の区別がつけづらくな
り、制御信号の状態を常に把握するために框ペンオシロ
グラフ装置を常時動作状Ｎ３＆ＣＬなけｎばならず、ま
た制（ａｌ信号を表示するためのソフトウェアが、本来
の制御用ソフトウェアに書き込み誤りなどのソフトウェ
ア誤りを生じさせるといり問題点があった。
この発明は上記の１りな従来のものの問題点を解消する
ためになさｆしたちので、複数の制御信号の論理的な状
態をそｎ−ｔ″ｎｎ明確別可能に時系列に従って表示で
きる制御信号表示方法を得ること全目的とする。
ためになさｆしたちので、複数の制御信号の論理的な状
態をそｎ−ｔ″ｎｎ明確別可能に時系列に従って表示で
きる制御信号表示方法を得ること全目的とする。
この発明に係る制御信号表示方法は、表示装置の表示画
面上に表示座標を設定し、上記表示座標の横軸を時間軸
に対応させ、上記表示座標における縦軸上の対照的な正
負位置を各制御信号の論理的な状態の変化方向に対応さ
せておき、検出され皮上記各制御信号の上記論理的な状
態の変化が発生した時刻を示す点状のシンボルを、上記
表示座標の設定に従つ工上記表示画面上に表示する工う
にしたものである。
面上に表示座標を設定し、上記表示座標の横軸を時間軸
に対応させ、上記表示座標における縦軸上の対照的な正
負位置を各制御信号の論理的な状態の変化方向に対応さ
せておき、検出され皮上記各制御信号の上記論理的な状
態の変化が発生した時刻を示す点状のシンボルを、上記
表示座標の設定に従つ工上記表示画面上に表示する工う
にしたものである。
この発明においてに、入力さ几る各制御信号についてそ
几ぞ几その論理的な状態が変化する時点と、その変化の
方向とが検出さ几、上記時点及び方向を表示画面上に点
状のシンボルにＬり互に区別可能に表示さｎる。
几ぞ几その論理的な状態が変化する時点と、その変化の
方向とが検出さ几、上記時点及び方向を表示画面上に点
状のシンボルにＬり互に区別可能に表示さｎる。
以下、この発明の一実施例を囚について説明する。第１
図において、１２に図示なしの中央処理装置ＣＰＵ↓り
出力さｎる制＠信号のアドレスデータ及びデータを増幅
するバスバッファ、１３にアドレス一致検出器で、パス
バッファ１２のデータと操作パネル１４に！り指定さｆ
′１．九アドレスとの一致を検出する。１５にアドレス
一致検出器１３がアドレスの一致を検出したときにバス
バッファ１２のデータを入力するメモリ・コントローラ
で、入力したデータを操作パネル１４にエリ指示され、
制＃信号の種類に対応し次メモリ１６の位置に記憶させ
る。１７Ｈインターフエースとしてのコントローラ、１
８ｒＣコントローラ１７にエリ制御さｎる表示装置１例
えばプヲクン管表示装置である。
図において、１２に図示なしの中央処理装置ＣＰＵ↓り
出力さｎる制＠信号のアドレスデータ及びデータを増幅
するバスバッファ、１３にアドレス一致検出器で、パス
バッファ１２のデータと操作パネル１４に！り指定さｆ
′１．九アドレスとの一致を検出する。１５にアドレス
一致検出器１３がアドレスの一致を検出したときにバス
バッファ１２のデータを入力するメモリ・コントローラ
で、入力したデータを操作パネル１４にエリ指示され、
制＃信号の種類に対応し次メモリ１６の位置に記憶させ
る。１７Ｈインターフエースとしてのコントローラ、１
８ｒＣコントローラ１７にエリ制御さｎる表示装置１例
えばプヲクン管表示装置である。
ここで、操作パネル１４ぼ制＃伯号のアドレス設定、ピ
ント・ワード設定１衣示ａｆＩＬｉａの画面上に表示さ
ｎるシンボル、時間軸などを表わすモニタパターンの設
定、制御信号のサンプルタイム等の設定などを行う。
ント・ワード設定１衣示ａｆＩＬｉａの画面上に表示さ
ｎるシンボル、時間軸などを表わすモニタパターンの設
定、制御信号のサンプルタイム等の設定などを行う。
久に動作について説明する。アドレス一致検出器１３は
、バスバッファ１２全通してＣＰＵから出力さｎるアド
レスデータと操作パネル１４にエリ指示さ几にアドレス
との一致を検出し、一致が得らｎると、メモリ・コント
ローラ１５ヘバスバツファ１２からのデータを入力させ
る。メモリｅコントローラ１５ば入力されたデータとコ
ントローラ１Ｔから入力さｎる要求信号とにより、メモ
リ１６からデータを読み出す。コントローラ１Ｔに、メ
モリ１６から読み出さ几たデータを、操作パネル１４に
より設定さｔｇｔアドレス、ビットのワード、表示装置
１Ｂの画面上へのモニタ・パターン及びサンプルタイム
に従って第２図に示すように表示装置１８の画面上へ時
系的に表示させる。
、バスバッファ１２全通してＣＰＵから出力さｎるアド
レスデータと操作パネル１４にエリ指示さ几にアドレス
との一致を検出し、一致が得らｎると、メモリ・コント
ローラ１５ヘバスバツファ１２からのデータを入力させ
る。メモリｅコントローラ１５ば入力されたデータとコ
ントローラ１Ｔから入力さｎる要求信号とにより、メモ
リ１６からデータを読み出す。コントローラ１Ｔに、メ
モリ１６から読み出さ几たデータを、操作パネル１４に
より設定さｔｇｔアドレス、ビットのワード、表示装置
１Ｂの画面上へのモニタ・パターン及びサンプルタイム
に従って第２図に示すように表示装置１８の画面上へ時
系的に表示させる。
第２図ａ、ｂ、ｃに表示装置１８の画面上にリレーのオ
ン・オフ状態を点状のシンボルにより表示し次表示画面
−である。例えば第２図においてリレ一時刻ｔ１でオン
、時刻ｔ５でオフとなり、リレ一時刻ｔ、でオン、時刻
ｔ、でオフとなり。
ン・オフ状態を点状のシンボルにより表示し次表示画面
−である。例えば第２図においてリレ一時刻ｔ１でオン
、時刻ｔ５でオフとなり、リレ一時刻ｔ、でオン、時刻
ｔ、でオフとなり。
リレ一時刻ｔ１でオン、時刻ｔ、でオフとなることを示
している。
している。
以上のように、この発明くよｎば、パスバッファｔ−通
して表示すべき制御信号のデータを取り込み、このデー
タの状態を表示装置の画面上に表示させるように構成し
九ので、制御信号により示さ几るライン状態、操作状態
等を監視し報告する共同作業者の対応時間を短縮でき、
共同作業者の報告についてのタイミング遅几、誤り、量
不足等による試験時間の削減、データ処理時間の短縮、
大量データのコンパクトな保管等ができる効果があるＱ
して表示すべき制御信号のデータを取り込み、このデー
タの状態を表示装置の画面上に表示させるように構成し
九ので、制御信号により示さ几るライン状態、操作状態
等を監視し報告する共同作業者の対応時間を短縮でき、
共同作業者の報告についてのタイミング遅几、誤り、量
不足等による試験時間の削減、データ処理時間の短縮、
大量データのコンパクトな保管等ができる効果があるＱ
第１図はこの発明の一実施例による制御信号表示方法を
説明するブロック図、第２図にこの発明による表示装置
の表示画面図、第３図に従来の制御信号表示方法の処理
を示すａｎ図でるる。 １８に表示装置である。 特杆出願人 三菱電機株式会社 （外２名）− 第１図 ｃｐｕ′ｊＰ、す 第２図 一時間 手続補正書（自発） ６是４・１２ 昭和 月 日 １、事件の表示 特願昭 ５９−２４３４５３号２
、発明の名称 制御信号表示方法 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 ６、補正の内容 （１）明細書第７頁第１３行目から第１６行目の「リレ
一時刻ｔ１でオン、・・・示している。」とあるのを以
下のように補正する。 記 「リレ一時刻ｔｌ で、オン、時刻ｔ５でオフとなり、
リレ一時刻ｔ２でオン、時刻ｔ５でオフとなり、リレ一
時刻ｔ５でオン、時刻ｔ４でオフとなることを示してい
る。」 （２）第２図を別紙の通り補正する。 ７、 添
付書類の目鎌 補正後の第２図を記載した書面 １通以上
説明するブロック図、第２図にこの発明による表示装置
の表示画面図、第３図に従来の制御信号表示方法の処理
を示すａｎ図でるる。 １８に表示装置である。 特杆出願人 三菱電機株式会社 （外２名）− 第１図 ｃｐｕ′ｊＰ、す 第２図 一時間 手続補正書（自発） ６是４・１２ 昭和 月 日 １、事件の表示 特願昭 ５９−２４３４５３号２
、発明の名称 制御信号表示方法 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 ６、補正の内容 （１）明細書第７頁第１３行目から第１６行目の「リレ
一時刻ｔ１でオン、・・・示している。」とあるのを以
下のように補正する。 記 「リレ一時刻ｔｌ で、オン、時刻ｔ５でオフとなり、
リレ一時刻ｔ２でオン、時刻ｔ５でオフとなり、リレ一
時刻ｔ５でオン、時刻ｔ４でオフとなることを示してい
る。」 （２）第２図を別紙の通り補正する。 ７、 添
付書類の目鎌 補正後の第２図を記載した書面 １通以上
Claims (1)
- 表示装置の表示画面上に複数の制御信号を表示するため
の表示座標を設定し、上記表示座標の横軸を時間軸に対
応させ、上記表示座標における縦軸上の正負位置を上記
各制御信号の論理的な変化方向に対応させると共に予め
設定した上記縦軸上の対照的な各正負位置を上記各制御
信号に個有に割り付け、検出された上記各制御信号の上
記論理的な状態が発生した時刻を示す点状のシンボルを
上記表示座標に対する設定に従って上記表示画面上に表
示するようにした制御信号表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243453A JPS61122712A (ja) | 1984-11-20 | 1984-11-20 | 制御信号表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243453A JPS61122712A (ja) | 1984-11-20 | 1984-11-20 | 制御信号表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61122712A true JPS61122712A (ja) | 1986-06-10 |
Family
ID=17104110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59243453A Pending JPS61122712A (ja) | 1984-11-20 | 1984-11-20 | 制御信号表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61122712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421406U (ja) * | 1987-07-28 | 1989-02-02 | ||
| JP2002142859A (ja) * | 2000-08-28 | 2002-05-21 | Takeuchi Kogyo Kk | 口紅などの収納容器 |
-
1984
- 1984-11-20 JP JP59243453A patent/JPS61122712A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421406U (ja) * | 1987-07-28 | 1989-02-02 | ||
| JP2002142859A (ja) * | 2000-08-28 | 2002-05-21 | Takeuchi Kogyo Kk | 口紅などの収納容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835675A (en) | Memory unit for data tracing | |
| JPS59180722A (ja) | エラ−訂正支援方法 | |
| JPS61122712A (ja) | 制御信号表示方法 | |
| KR880001648B1 (ko) | 수치제어장치 | |
| JPS61292298A (ja) | メモリ回路 | |
| JP3364821B2 (ja) | プラント監視制御装置 | |
| JPS606875A (ja) | タイムチヤ−トの図示装置 | |
| JPH0434418Y2 (ja) | ||
| JP2003076485A (ja) | 座標入力装置の検査方法 | |
| JP4013445B2 (ja) | 時間計測器 | |
| JP2685217B2 (ja) | 画面表示装置を備えたプロセス計算機システム | |
| JPS606874A (ja) | タイムチヤ−トの図示装置 | |
| DESIGNS | THIS IS A REPLICATION OF THE WINDMILL SOFTWARE MANUAL AND IS PROVIDED FOR REFERENCE PURPOSES ONLY. Additional information | |
| SU481056A1 (ru) | Устройство дл контрол и учета рабочего времени | |
| JPS60147883A (ja) | 図形の境界検出方法 | |
| JP2806818B2 (ja) | 診断情報収集方式 | |
| JPS6028982Y2 (ja) | 表示制御装置 | |
| JP2928320B2 (ja) | メモリｉｃ試験回路 | |
| JPH01121931A (ja) | 版数整合検査装置 | |
| JPS60134322A (ja) | 座標読取装置 | |
| JPS6411977B2 (ja) | ||
| JPS5858660A (ja) | デ−タ入力操作の解析処理方式 | |
| JPS62143169A (ja) | スケジユ−ル入力装置 | |
| JP2005108159A (ja) | 文字入力装置及び文字入力方法ならびにそのプログラム | |
| JPS61224094A (ja) | 自動販売機の販売情報記録装置 |