JPS60149980A - 電子回路試験用の自動試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に、電気及び電子回路の機能及び診断の
試験に有用な自動試験装置及び方法の分野に関する。

公知の自動試験装置には、オペレータの制御下に、アナ
ログ及び（又は）ディジタル刺激を発生させ、この刺激
を試験下の回路へ自動的に加え、回路応答確認のため回
路の節点を検出し、その結果として回路が正しく機能し
ているか否かの表示を行ない、そして、もし回路が正し
く機能していなければ何処に欠陥が存在するのかを診断
することができるプログラム可能なユニットを有するも
のがある。

現在入手できる□自動試験装置には、比較的低価格の機
械であって比較的非精巧そして比較的小数のユーザが制
御できるものがあるが、これらは一度特定の試験ルーチ
ンを実行するように組み立てられると、他の動作をする
ようには容易に変更できない。また、非常に高価で精巧
塵の高い機械があるが、これらは動作土高度の適応性を
提供するためにコンピュータ技術を利用している。しか
しながら、本出願人の知る限り、適正な比較的低価格で
動作上の適応性及び融通性を提供する自動試験装置は現
在入手できない。すなわち、本発明は、まさにこのよう
な装置を提供しようとするものである。

本発明は、その−態様によれば、要求に従って構成され
たソフトｉクエアによりプログラム可能なハードウェア
・モジュールが広範囲の種類の試験信号と制御の特徴を
提供するプログラム可能なユニットへ、ユーザの特定要
求に適するように選択された任意的なインタフェイス・
モジュールが組みこまれるというモジュール研究の点に
ある。

今後更に詳述される本発明の典型的な実施例においては
、マイクロコンピュータとして構成されて十分なキーボ
ード及び高解像度の色彩（又は白黒］グラフィック装置
を好都合に備えたプログラム訂能な制御装置は、外部か
ら専門家により使用又は制御される本試験装置へ接続さ
れる電源のような数個の所定インタフェイス、及び、例
えば以下の要素を含んでもよいであろうユーザにより選
定される数の任意的なインタフェイス、及び今後記述す
る又はユーザが本試験装置へ接続することを好む可能性
ある他のモジュールと協働する。

前述の「以下の要素」とはニ ー各ビットが個々にユーザにより入力又は出力として使
用できるものとなり得る多ビット人力／出力モジュール
、 一入力状態としてのＤＣ又はＡＣを受けるようプログラ
ム可能で試験装置の残りの部分から光学的に離隔された
多数の離隔論理入力と、プログラムによる直接制御下に
おける多数の離隔されたリレー・スイッチ出力とを・、
任意選択的に提供できる５ＹＮＣ発生に関する変化状態
と共に提供する離隔論理モジュール、 −Ｘ線及びＹ線のＸ−Ｙリレー・スイッチング・マトリ
クスを提供して汎用目的のためにＸ線とＹ線との間の交
差点における個々に制御可能なリレー・スイッチと使用
され、これにより任意の組合せの接続が行なわれ、そし
てＸ線及びＹ線がファン−イン及びファン−アウト用に
使えるようにするリレー・マド　リクス・モジュール、 一プローブ及び能動又は受動の励振手段（ｊｉｇｓ　］
　が刺激及び測定母線を介して回路節点における刺激及
び（又は）測定に使用できるプローブ装置に電気インタ
フェイスを提供するプローブ・インタフェイス・モジミ
ール、 一信号レベル、周波数等に関してユーザが制御できるア
ナログ刺激及び（又は）応答モジュール、 一ユーザが規定可能な波形を発生するだめのアナログ関
数発生器モジュール、 −位相測定装置を含む署名解析及び周波数測定モジュー
ル、 一マイクロプロセッサ又はＬＳＩによるエミュレーショ
ン、パターン発生、論理状態解析及び試験に使用される
シーケンス・エミュレーション・モジュール。

本試験装置は、好都合にも、本試験装置内に任意の時に
接続されたモジュール（複数）に質関し、これらのモジ
ュールは自体の型及び機能に関する独得の符号表示を有
するようになっていて、これにより本試験装置は如何な
るモジュールが存在するのか、そして、それらは本試験
装置の構成の中で何処に位置づけられているのかを自体
で決定できるので、対応的に、その内部ルーチンを組織
化する。

本発明による自動試験装置は、システム内での測定及び
（又は）他の事象の同期化のために使用されるように指
定された１本又はそれ以上の信号線を含む同期化母線を
含むように好都合にもできる。この場合の同期化はシス
テム・コンピュータから任意のデジタル入力線、プロー
ブ等を介して得られる。本自動試験装置は、更に、任意
の信号刺激線が共通の刺激線に切換えられ、そして測定
されるべき任意の信号が、本自動試験装置に設けられた
又は本自動試験装置に組み合わされた全種類の測定装置
が接続できる共通の測定線に、切換えられるようにする
ために、それぞれ刺激母線及び測定母線を有することが
できる。

この装置母線を設けることにより本装置の資源は量大利
益が得られるように好都合に利用でき、システムの広範
な自己試験能力は満足される。

本自動試験装置は、更に、本装置の残部と協働して電圧
（ＡＣ及びＤＣ共）、電流、周波数、デジタル・レベル
及びデジタル的特徴（５１ｇｎ１ｔｕｒｅｓ　）　を測
定するために使用できる特別の信号注入器及び（又はＪ
測定プローブであって、システム・ソフトウェアにより
制御される順序で検出されるべき次の点の指定のような
情報をオペレータに表示するだめのアルファニューメリ
ック又はグラフィック・ディスプレイをも含むことがで
きるものを含むことができる。該測定プローブは、好都
合にも、全装置のクラフィック要素に関する波形ディス
プレイを行なうデジタル記憶オシロスコープとして本測
定プローブを動作させることを可能とする高速アナロク
→デジタル変換器を組みこむこともできる。該測定プロ
ーブの構成に関係なく、ソフトウェアにより制御される
順序で指定の回路節点をオペレータが指示されて検出す
るようにシステムを好都合に構成でき、この測定された
値又は検出された信号は表示され、及び（又は）有声化
され、及び（又は）記憶される。ソフトウェアの制御下
で一連の回路接点を試験するためにプローブが自動的に
移動するのを可能にするｘ−ｙピン・ジグ装置もまた設
は得る。更に、又は代替的に、完全自動診断を速めるだ
めに最適にプロクラムした順序でコンピュータ制御下で
自動的に移動されるプローブを保持するロボット・アー
ムを備えたロボット・アーム検出装置を設けることもで
きる。更に、自動試験装置自体内及び外部接続部を含み
、この外部接続部までの任意の点への信号の注入又はこ
の任意の点からの信号の受信のために自動試験装置の自
己試験及び診断モードに使用されるようにプローブを構
成できる。

上述のシステム用のソフトウェアは、広範な範囲の交互
の支持ソフトウェアに対する連絡を可能にしそしてそれ
自体の試験プロクラムの実行装置と編集装置を使用する
ＣＰ／Ｍのような標準的な作業システムを使用すること
もできる。このソフトウェアは、質問と答に基〈一連の
指示を含み、そしてこのソフトウェアにより決定され制
御される機能をもつ特、別のファンクション・キー用の
色彩刺激を好都合にもつインタフェイス補助物として構
成され、そして試験下のユニットに対するインタフェイ
スを作りシステムを交互の信号レベルに適応させるに必
要な段階を通してユーザを単に案内するように設計され
、そしてまだ、データを試験順序のためにイニシャライ
ズして挿入された任意選択のモジュール構成にそれ自体
を合わせることが望ましい。ユーザは単に各信号を型式
により定義するだけでよく、それによりソフトウェアは
適切なインタフェイス線を割当ててインクフェイス線リ
ストを作る。特定のデータ順序又は波形が試験プログラ
ムの一部になるよう要求される場合には、これらは、今
後記述するように、ライトペンとグラフィック装置の助
けで「描く」ことができ、ソフトウェアはそれらを試験
プログラム用に符号化する。ソフトウェアは、更に、ベ
ースポード／ルーム（ｌｕｏｍ　ｌ　試験及び特徴（５
１ｇｎ１ｔｕｒｅ　ｌ解析、信号線の論理解析表示、Ｉ
Ｅｇ　４８８装置用に構成できる融通性ある入力／出力
ハノドラ、及びプリンタ、直列チャンネル又はディスク
へのデータ記録装置を含むことができる。

また、本自動試験装置と組み合わせ得る製造欠陥解析器
（ＭＤＡＩモジュールをここに記載する。自動試験装置
自体は試験下の回路盤等の機能試験、すなわち、完全に
電力を供給されたプリント回路盤の入力に試験信号を印
加することによる（この試験信号の順序は回路盤の出力
点及び他の試験節点から得られる対応信号を監視するこ
とにより回路盤の機能動作の監視を可能にするように組
織化される）プリント回路盤の試験を行なうように設計
されているが、ＭＤＡモジュールは、短絡、検査欠陥、
誤挿入及び（又は）消失及び（又は）規格外要素のよう
な製造欠陥の決定に関する回路盤全体の機能試験及び個
々の集積回路等の機能試験にはそれほど適してはいない
。

該ＭＤＡモジュールは、組み合わされたプリント回路盤
の全機能試験前に上述の欠陥カテゴリの大部分を確認す
ることができるように設計された比較的有限用途で比較
的低価格の試験装置に対する要求を満足させる。機能欠
陥の大部分は断熱上述のような製造人陥から生じ、そし
て、予備的基本的な欠陥の位置付けが製造欠陥の位置付
けに基いて行・なわれる場合には９０％を超える受容率
が完全機能試験時に得られるということが、主に欠陥の
種類の分析結果として発見された。

本発明の他の態様によれば、それ故、プリント回路盤等
における素子の生存能力を試験するだめの製造欠陥解析
器モジュールは、双方向に電流を流すアナログ・スイッ
チング回路網（複数）のマトリクス・アレイを有する。

ここで、各該回路網は試験下の回路盤の節点に接続され
ると共に該回路網の制御により刺激源か基準（例えば接
地点）電位のいずれかへ、そして同時に測定装置の対応
入力点に接続可能な試験点を規定している。

本発明のこの態様による製造欠陥解析器モジュールは、
更に、それが好都合にも複数の刺激源が選択的に前述の
回路網のマトリクス・アレイに接続されることを可能に
する手段を有し、これによりＡＣ及びり、Ｃの電流及び
電圧源が共に回路盤及び素子の状態を決定するために使
用できるという点に特徴がある。

前述のアナログ・スイッチング回路網は、各々好ましく
は、別個の電界効果トランジスタ回路として構成できる
４個の双方向アナログ伝送ゲートを含むが、好１しくは
集積回路形内にある。この４個の双方向アナログ伝送ゲ
ートは、それぞれのスイッチング回路網の試験点を規定
するために一側において共通接続され、そして他側にお
いては該回路網の入力／出力端子を構成する４個の端子
を規定している。更に、この４個のアナログ伝送ゲート
の制御端子は、好ましくは、共通接続されて該回路網用
の２つの制御端子を規定し、それによりその２つの制御
端子のそれぞれの１つに適切な入力を印加することによ
り該双方向アナログ伝送ゲートのそれぞれ２個が導通状
態に切換えられて該回路網の試験点を、寸ず刺激源に接
続し、そして第２に、測定装置のそれぞれの入力点に接
続するようにする。

もし、制御端子の他方が適切な入力を加えられるなら、
逆に、該回路網の試験点は接地点又は測定装置内の他の
適当な点と測定装置の別の入力点に接続される。

４個の双方向アナログ伝送ゲートから構成されたスイッ
チング回路網は、かくして、刺激源、基準電位及び２個
の測定節点、該刺激源及び該測定節点のうちの第１のも
のか又は該基準電位及び該測定節点のうちの第２のもの
へ選択的に接続可能な試験点、及び該回路網を介して得
られる２つの異なる試験点接続部のうちのいずれが実現
できるかを決定する２つの制御端子のいずれかに選択的
に接続可能である。

本発明の他の態様によれば、必要に応じて試験プログラ
ムへ含められるシステム・ソフトウェアにより解釈され
符号化される特定の信号順序又は波形をユーザに「描き
込ませる」ことを可能にするライトペンを有することが
できる。本発明のこの態様によれば、本発明は、コンピ
ユータ化された試験監視及び（又はＪ測定装置の動作に
組み込まれる、この試験監視及び又は測定装置へ特定の
信号順序及び（又は）波形を表わすデータを入れる方法
であって、必要な信号順序及び（又は）波形のユーザに
よる手動表示に応じてコンピュータ又はマイクロプロセ
ッサへの対応データ入力を発生させる手段を含む方法を
提供する。

更に詳述すると、本発明のこの態様により、電気装置、
計器、回路又は素子の試験プログラムを組み立てる方法
が提供される。この方法はユーザにコンピュータに対す
る特定の信号順序及び（又は）波形を記述することを可
能にして該試験プログラムに含１せるだめにコンピュー
タのグラフィック装置と協働するライトペンの使用を含
む。

システムとこのユーザとの間の言葉による通信のために
スピーチ合成モジュールが好都合に設けてもよく、シス
テムは好都合にも更にディスク・ドライバ及びこのため
のコントローラ、プリンタ・ポート及びマイクロコンピ
ュータ装置と普通に組み合わされる他のこのような装置
を含むことができる。

キーボードは好都合にもデュアル・モード構成を有し、
このデュアル・モード構成には、完全移動型キー、マト
リクス・ドライブ、及び押下キーの容量的な又は他の検
出用の検出電子回路を含み、そして複数の特別なファン
クション・キーを備えた第１のＱＷＥＲＴＹタイプライ
タ型電気機械キーボー゛ドと、この電気機械キーボード
を逆転すると、この電気機械キーボードと共に、双方向
直列データ線を介してシステム・マイクロコンピュータ
装置信する共通の符号化回路を共用する第２の膜キーボ
ードとが含まれる。本発明の好適な特徴としてこれらの
キーボードは、各々、ソフトウェアにより決定可能な機
能を有する異なる色彩の特別のファンクション・牛−の
列を有し、システムのカラー・グラフイク・ディスプレ
イは、各々が表示されたメニュー又はプログラム選択の
取捨に関する、対応的に色彩を付したキー印セグメント
の列を表示するようにされている。この構成により、特
別のファンクション・キーはユーザに対する恩恵を大い
に高め、複雑なルーチンの実行においてもシステムの使
用は比較的簡単で「ユーザを親しく」させることができ
る。

本発明は、自動試験装置、すなわち、この自動試験装置
自体とは別個で別異の電気電子回路の試験に適する装置
に特に関して以後記述されるが、これにもかかわらず、
本発明による試験装置は、個人化された方法又はワーク
ステーションがユーザの個人的要求に合うようにユーザ
によって構成されるという意味で、個人化された方法と
して、又は個人化されたワークステーションとしてスタ
ンドのみの使用のために構成できるということが理解さ
れる。本発明は、かくして、まだ、手持ちの仕事に従っ
て選択された一定の及び（又は選択的なインクフェイス
と協働する前述のコントローラを含むこのような個人化
された方法又はワークステーションの構成にまで及ぶ。

かくして本発明は試験分野に対するその有用性に関し制
限されるものではない。

本発明は、また、今後記述される新規で発明性あるモジ
ュール自体にも及ぶ。

本発明の更に別の特徴及び利点は添付図面に例示された
本発明の典型的な実施例の以下の記載から明らかとなろ
う。

最初に添付図面の第１Ａ及び１８図を見ると、これらは
ブロック線図で本発明による自動試験装置の典型的な実
施例の概略的な構成及び組織を示す。この実施例は、機
能モジュールの範囲の中での選択により装置の構成の変
化を可能にするように装置が構成されている点でモジュ
ール的試みを採用しており、これにより装置は広範囲の
試験信号の種類と制御の特徴を提供できる。この類似の
ものは、今後記述する実施例よりも一層装置に価する大
きさのオーダでのみ前もって得られていた。

この実施例の基礎の思想は、標準的な範囲のインタフェ
イス・モジュールからの選択により、及び（又は）特別
の型のモジュールを付加することにより満足される任意
所望の機能に適するようにするためにインクフェイスの
個々の必須要件をもつ全インタフェイスの１つのモジュ
ール化である。いずれの場合にも実施例における強調点
は、ソフトウェアによりプログラム可能なハードウェア
の使用と、この自動試験装置に初めての技術者等がイン
タフエイシング及び試験プログラムの製作の資格要件に
迅速に達することを可能にする標準的なソフトウェアに
対するインタフエイシングを容易にすることにある。

今後記述する自動試験装置は、第１Ａ及び１８図に例示
したように、コントローラ及びインタフェイス部の中へ
構成され、これらのコントローラ及びインタフェイス部
は、特定のインタフェイス・モジュール及〜び他の機能
素子に関する更に詳細な記述がなされる前に、一般的な
用語で、以後記載される。すなわち、該コントローラは
、試験下のユニット（ＵＵＴＩに対するハードウェア・
インタフェイスの動作を制御し順序づけるだめの中央計
算手段を提供する機能試験システム内におけるマイクロ
コンピュータを含み、そしてまたカラー・グラフィック
・ディスプレイを介してシステムのユーザに対する制御
及びデータ・インタフェイス及び周辺インタフェイシン
グを含んでいる。該インタフェイス部は、マサ−ボード
／ドータボード装置によってコントローラと接続してマ
イクロコンピュータの入力／出力母線と連絡する複数の
交換可能なインタフェイス・モジュールを設けることに
よりＵＵＴに接続される多種類の型式の入出力信号を提
供する。

該コントローラは、第１Ａ図に示されていて、概略する
と、１と示した、例えばＺ８０Ａに基づくマイクロコン
ピュータ、２と示した５１２にバイトまでのダイナミッ
ク・ランダム・アクセス・メモリ（ＲＡ’Ｍ　）　、及
び３と示した３２にバイトまでのＥＰＲＯＭ例えば、ウ
ィンチェスタ（Ｗｉｎｃｈｅｓｔｅｒ　）及びフロッピ
ー・ディスク駆動部、４と示した平行プリンタ・ポート
、及び５と示したＲ３２３２及び（又は）４２２の直列
人力／出力ポートを含んでいる。コントローラは更に完
全キーボード６、好都合にもライト・ペン装置８を有す
る高解像度で主文とカラー・グラフィックのディスブレ
イクを有し、そして更にオペレータ指示及び（又は）他
の言語表現のだめのスピーチ合成モジュール９を含むこ
とができる。構成及び機能が２８０Ａを基礎とするマイ
クロコンピュータ内で標準的なものであるために、言及
されるが詳述されない他のコントローラ要素は、ボード
（ｂａｕｄ　Ｉ　速度発生器１０、直接メモリ・アクセ
ス・コントローラ１１、該コンピュータのイニシャライ
ス化のだめのブーツＥＰＲＯＭ１２、及びタイマ・モジ
ュール１３である。並列ポート１４と１５は、主システ
ム母線を複数の別々のスイッチ線及び選択コード又は選
択識別母線それぞれと連絡する。この別々のスイッチ線
及び選択母線は第１Ｂ図に示されている。バッファ１６
は、第１Ｂ図に同様に示された主バツクプレイン人力／
出力母線へ主システム母線を結合する。

例えばスペクトル分析器のような件部の専門家計器の装
置へ接続されるＩＥＥＥ４８８と両立できるインタフェ
イス・コントローラ１７も、更に適切にはインタフェイ
ス要素と見なされるべきであるが、第１Ａ図に示されて
いる。システムの他の「固定」インタフェイス要素には
、例えば、一定の５ボルト５アンペアの電源、０５アン
ペアで０ポルトから５０ボルトの浮動形のプログラム可
能な電源、及び１．０アンペアで０ポルトから２５ボル
トの２個の浮動形のプログラム可能な電源を提供する、
第１Ｂ図に示したプログラム可能な電源ユニット１８が
含まれている。まだ、複数のリレー・スイッチ又はこれ
に類似のものも外部機能制御のだめに含まれることがで
きる。

さて特に第１Ｂ図を参照すると、ここに示したものは、
主に、今述べた「固定コインタフェイス・モジュールに
対向する「任意選択の」インタフェイス・モジュールで
ある。これらの任意選択のインタフェイスは、本発明に
よれば、ユーザの要求に適うために１個又はそれ以上の
異なるモジュールの如何に多くの如何なる組合せが望ま
れようとも自動試験装置に組みこみ得るプラグ（差込み
）モジュールとして構成される。第１Ｂ図には、マイク
ロコンピュータ人力／出力デ゛−夕母線、インタフェイ
ス・モジュール識別母線（任意選択識別母線）、及び第
１Ａ図に関して記述したコントローラの要素１６．１５
および１４のそれぞれから得られる個々のスイッチ線が
示されている。また図示していないが、マイクロコンピ
ュータの入力／出力母線に、モジュール識別母線に、複
数の異なる差し込みモジュール−（この各々は、マザー
・ボード／複数のドータ・ボード装置内の複数の利用可
能なモジュール接続場所のうちの任意の場所に差込みが
できる〕の１個又はそれ以上の問題のモジュールに適切
なものとなり得る前述の別個のスイッチ線の如何に多ぐ
のものにも、−接続するだめの装置が設けられていると
いうことが理解されよう。ま・た、システムはどんな型
式の選択モジュールがどの接続場所に位置づけられてい
るかを識別し、それによりその内部ルーチンを組織化す
るようにされている。試験下の回路又は装置が差し込み
モジュールに適切に接続できるようにするだめのインタ
フェイス・コネクタ１９が略示されている。

種々の典型的な選択された差し込みモジュールがｉｌＢ
に略示されて参照符号２０〜２９で示されている。ま・
だ、図面で見て左から右へ考慮すると前述すると、これ
らの種々のモジュールには以下のものがある： （ａ）トランジスタートランジスターロジック（ＴＴＬ
）、及びＣＭＯＳロジックを含む類似の論理装置により
特徴づけられる能動レベルをもつ３２個の別々のデジタ
ル線を提供するＴＴＬデジタル人力／出カモジュール２
０ｏ該３２個の別々のデジタル線の各々は、入力又は出
力のいずれかとしてソフトウェア制御下に個々に形成で
き、そしてまだソフトウェア制御下にダイナミックに変
更できる。該別々のデジタル線（入力又は出力として形
成されようと）は、変化又はパターン・マツチに関する
Ｓ　ＹＮＣ’の発生のために使用でき、そして出力状態
（及び入力／出力状態の変化）は選択的に５ＹＮＣに基
いて発生できる： （ｂ）　複数の波形発生器チャンネルを提供するプログ
ラム可能な波形発生器モジュール２１ｏことでは波形は
一連の規則的なステップ間隔を有する規格化された瞬間
波形振幅のデジタル形で定義される。との一連の振幅値
はＲＡＭ　（ランダム・アクセス・メモリ）に保持され
そして順次歩進させられる。そのデジタル値は各々対応
のアナログ値に変換され、このアナログ値はソフトウェ
ア制御下に振幅が一定の割合で変更されてＤＣオフセッ
トを受けるようにしてもよい。各チャンネルは、各々が
異なる歩進速度、振幅スケ−リンク及びオフセットに設
定できる別個のＲＡＭと制御回路をもつことができ、出
力（複数ｊは好都合にもルーチングに対してはリレーに
よＩ）離隔されることができ、出力は第１Ｂ図に示した
アナログ刺激母線又はアナログ測定母線に対して向けら
れるようにできる。更に、任意のチャンネルがこのモジ
ュールに関する他の任意のチャンネルから又はアナログ
刺激母線から振幅変調されるのを可能にする手段を設け
てもよい。そして、Ｓ　ＹＮＣは、波形発生器ＲＡＭか
らの任意の歩進時に選択的に発生させることができ、及
び（又は）任意チャンネルの歩進部材をそれぞれのシー
ケンスの始めヘリセットするために利用できる： （ｃ）選択可能な振幅、周波数及び１）ｃオフセットを
もつユーザが規定可能なアナログ波形を発生させるため
に正弦波、矩形波、三角波等の間でプログラム選択可能
な複数の出力チャンネルを提供するアナログ関数発生器
モジュール２２゜そのアナログ出力は好都合にもリレー
により離隔され、そしてアナログ刺激母線又は本モジュ
ール自体に関する他のチャンネルからＯから１００％ま
で選択的に変調され、アナログ刺激母線に対して、及び （又は）アナログ刺激線に対して選択的に道を決められ
る。そして各チャンネルは、好ましくは、ゼロクロス時
にワンショット式に５ＹＮＣの発生のためにゼロクロス
検出器を含む。

ｆｄｌ’Ｄｃ及びＡＣ電圧測定能力と複数の低電流ＤＣ
電圧レベル出力を提供するシカログ刺激／応答モジュー
ル２３ｏこの場合、電圧測定は、複数の入力線のいずれ
かから、又はアナログ測定及び刺激母線からとることが
でき、電圧波形又はＤＣレベルはアナログ測定及び（又
は）刺激母線に対し道を決めることができ、入力電圧は
本モジュールへのＳ　ＹＮＣに応答してサンプリンクさ
れ得る。アナログ刺激／応答モジュール２３は、更に選
択的に、所定数までのアナログ刺激／応答拡大モジュー
ル２３′を制御することもてき、そして刺激を与え、こ
れらを介して測定をすることもできる。各拡大モジュー
ル２３′は、所定数のＤＣ又はＡＣ測定チャンネルと出
力電圧を提供する。モジュール２３は、それぞれの入力
／出力電流／電圧が所定限界より犬／小のときに入力又
は出力による警報型機能で辻ＹＮＣを発生することがで
きる。

ｔｅｌ　例えば５０　ＭＨｚまでの周波！数の測定を行
ない、そして圧縮されたデジタル・データの特徴を取る
特徴解析及び周波数測定モジュール２４゜このモジュー
ル２４は、可変レベル、ＴＴＬレベルと両立できる複数
の入力を有し、更に、アナログ刺激及び測定母線から又
は５ＹＮＣ線 （この後者はデジタル入力の特徴を取る直接手段を提供
する）から入力を取り、そしてまた好都合にも位相差測
定、パルス幅及びパルス計数装置を提供する装置を備え
ている。

ｆｆｌ　各々が個々に構成でき、そして、ソフトウェア
制御下に入力又は出力としてダイナミックに変更できる
複数の別々のデジタル人力／出力線を提供する可変のス
レッショルド／レベル・デジタル人力／出力モジュール
２５゜論理０又は論理１に対するスレッショルド・レベ
ルは、プログラム制御下の全ての入力／出力線に対して
ユーザが形成でき、５ＹＮＣの発生は、任意の別々の入
力／出力線の０から１へ又は１から０への任意の論理変
化時に、又はワンショット・モードで又は再トリカ・モ
ードで入力／出力線におけるパターン・マツチ時に、可
能にされる。

入力／出力線は５ＹＮＣ線へ選択的に道を決められて特
徴を特徴解析及び周波数測定モジュール（上述）を用い
て５ＹＮＣ線から取り出すことができる。更に、入力／
出力線からの入力データは、好都合にも選択されだ５Ｙ
ＮＣの発生時にラッチすることもでき、そして、出力線
（及び入力／出力線の入力又は出力状態ンに対する更新
も選択された５ＹＮＣ時に発生するようにプログラムす
ることもできる。

（ｇｌＤｃ又はＡＣ入力状態を受けるようにプログラム
可能な複数の光学的に離隔された論理入力を提供する離
隔された論理デジタル人力／出力モジュール２６ｏ該論
理入力は、いつでもプログラム制御下に直接読み出すこ
とができ、又５ＹＮＣに応答してラッチされる。該モジ
ュール２６はまた直接プログラム制御下に複数の単極単
投離隔リレースイッチ出力を提供し、選択的にＳ　ＹＮ
Ｃを介在させて状態変化を開始させることができる。入
力線から信号解析及び周波数測定モジュール（上述）に
より特徴が取られることを可能にするだめに５ＹＮＣ線
に対して該入力線の道を直接決めるととができる。

５ＹＮＣは任意の入力線における任意の変化又は該入力
線におけるパターン・マツチに応答して発生できる。更
に、整流されデジタル化された入力がアナログ測定母線
に道を決められてＡＣ入力電圧の周波数が測定できるよ
うにすることができる。

ｆｈｌ　高速並列デジタル人力／出力を提供し、そして
パターン発生、論理状態解析及びマイクロプロセッサの
エミュレーションに有用なデータ出力及び捕捉データの
組合せを行なうために、それぞれ、主エミュレータ２７
および従エミュレータ２７′を含むエミュレータ・サツ
システム。主エミュレータ・モジュール２１は、所定数
までの従エミュレータ・モジュール用の制御回路を有し
て従エミュレータ・モジュールにシーケンス制御を行な
い、この従エミュレ〜り・モジュールは、その役割のた
めに、高速ＲＡＭにより支援の複数のディジタル人力／
出力線を有し、この各々は入出力状態間での変更がタイ
ナミックに可３ｇである。

（ｊｌ　汎用のためのリレー・スイッチングＸ−Ｙマト
リクスを提供するマルチプレクサ切換モジュール２８゜
該マトリクスはＸ線、Ｙ線間の各交差節点に位置づけら
れた個々に制御可能なリレー・スイッチを有し、そして
、任意の組合せの接続カニ、例えばファン−イン又はフ
ァン−アウトに使用するために、確立できる。

（Ｊ）１個又はそれ以上のプローブ及び（又は）ジグ装
置に必要な電気インタフェイスを提供して、アナログ刺
激及び（又は）測定母線のそれぞれに対する道を介して
刺激及び（又は）測定を可能にするだめのプローブ及び
プローブインタフェイス・モジュール２９゜ 上述のモジュールの特徴及び特［生はほぼ意のままに変
更でき、そして、上述のモジュールは現在有用と考え１
られているモジューＪＬの単に典型的々ものであるとい
うことが勿論理解されるべきである。

第１Ｂ図には、まだ、上述の型式の多種類のインクフェ
イス・モジュールを収容するように設利され、そして適
正な全体価格で最適な性能を得るためにシステムの供給
源を共有する好都合な母線構造が示されている。図示の
ように、この母線構造には、個々のインタフェイス・モ
ジュールを制菌し、そしてそれぞれのインタフェイス・
モジュールへデジタル・データを送り、このインタフェ
イス・モジュールからデジタル・データを受けるように
作用するマイクロコンピュータ・データ母線、モジュー
ルの型式及びシステムのハックプレインにおけるモジュ
ールの場所をマイクロコンピュータに知らせることを可
能とする随意による識別（ｏｐｔｉｏｎ　１ｄｅｎｔ　
ｌ　母線、システム内のアナログ供給源の共有に中枢的
なアナログ刺激及びアナログ測定母線、及び複数の５ｙ
ｎｃ　／ディジタル共通線が含まれる。

該アナログ刺激及び測定母線は、電圧及び周波数測定の
だめのような測定供給源が、Ａ　Ｃ又はＤＣアナログ信
号の測定のためにアナログ測定母線に接続することを可
能にし、そして、アナログ関数発生器モジュール又はプ
ログラム可能な波形発生器モジュールのような信号刺激
供給源が、指定された試験ピン及び（又はンプローブの
出力信号を供給するのを可能にする。また、アナログ刺
激及び測定母線は、所定の刺激を母線に対し送ると七に
より、そして、この刺激を測定供給源によりチェックす
ることにより自己試験ルーチン用に使用することができ
る。

５ｙｎｃ　／デジタル共通線は（所望に応じて設は得る
この線の全体数には制限はない）、マイクロコンピュー
タを直接介在させずにシステム内の事象の同期化用に好
都合にも利用できる。これにより、す疑ての動作及び事
象を絶対制御するコンピュータよりもむしろ、事象が起
きた、又は起きつつあり、そして対応して進行するとい
うことをコンピュータが知らされるようなモードで、よ
り遅い更に適正な価格のマイクロコンピュータが筒用で
きる。任意のモジュールがＳ　ＹＮＣを発生できるため
には、オープン・コレクタ型の５ＹＮＣ線が例えば使用
できる。５ＹＮＣ自体は例えば、電圧、データ・ビット
等を捕捉す′るため、そして、測定等の開始又は停止の
だめに使用できる。Ｓ　ＹＮＣは、ディジタル入力の変
化、データ・ピットの比較、アナログ信号スレッショル
ドの達成等から発生できる。

添付図面の第２図は、本発明の実施に利用できる典型的
な５ｙｎｃ　発生装置を示す。この図示の装置は、１６
本までの入力線のいずれかに生じる変化に応答して、又
は、１６本までの入力線の状態を所定のデータ・パター
ンと比較するようにされた１６ヒツト・ワード比較器か
らの出力の変化に応答して、Ｓ　ＹＮＣ線にパルスを発
生するようになっている。

１６：１マルチプレクサ１２０は、１２１と示されたそ
の１６本の入力線のいずれをも選択して２：１マルチプ
レクサ１２２を介してその選択された入力線で排他的Ｏ
Ｒゲート１２３へ、そして、そこから、単安定回路１２
４とオープン−コレクタ・バッファ１２５へ信号を加え
るようにソフトウェア制御が可能である。ゲート１２３
へのＥＤＧＥ選択入力により、例えば、信号変化の正又
は負の縁の間、又は、入力線１２１からの入力と、１６
ビツト・ワード比較器１２１の入力１２６において確立
された所定の又は期待されたデータ・パターンとの間で
検出されたマツチの始め又は終の間で、５ｙｎｃ　発生
が選択可能となる。比較器１２７はその他方の入力点１
２８に、マスク人力１２９でゲートすることにより所望
に応じてマスクされる１６本人力線１２１からの信号を
受ける。

５ＹＮＣ線は、また、デジタル共通線としてシステム内
で利用されて、例えば、デジタル特徴を取るための、デ
ジタル測定供給源が、アナログ測定及び刺激母線に似た
仕方で広範囲な入力にリンクされるのを可能にすること
もできる。更に、タイミング・モジュールを付加するこ
とにより、１つの５ＹＮＣが起った後の所望時間他の５
ＹＮＣをトリ力することができ、これによりマイクロコ
ンピュータを関連させずにシステム内に複雑な時間シー
ケンスを確立することができる。

簡単に上述したが、少なくとも主な特徴については今後
詳述させる自動試験装置は、デジタル・プリント回路盤
及びシステム、混合デジタル・アナログ・プリント回路
及びシステム・アナログ回路及びシステム、及びマイク
ロプロセッサに基〈回路及びシステムの機能及び診断試
験に有用である。この自動試験装置は、更に回路内刺激
及び測定に有用で、効果的にマイクロプロセッサに乗っ
て替る場合、マイクロプロセッサのエミュレーション機
能に利用できる。この自動試験装置は、この装置によっ
て設計条件及び規準をシミュレートするために設けられ
た装置によって設計の評価のため設計者のプロトタイピ
ング工具として更に有用である。

今後更に詳述されるように、本発明による自動試験装置
は、融通性ある試験プローブ及び型床形の試験ジグの使
用による数個の異なる仕方で試験下のユニット（ＵＵＴ
）に対しインタフェイスすることができる。型床（ｂｅ
ｄ−ｏｆ−ｎａｉｌｓＪ形の試験ジグは、従来の受動型
にしてもよく、又は代替的及び（又は）付加的に特別の
能動ジク型を含み、そして該自動試験装置に設けたＵＵ
Ｔコネクタと、交換可能でほぼ真空作動されるジグ装置
内でワイヤ包装柱を介するＵＵＴとの間で迅速かつ信頼
性ある接続を可能にするようにもできる。

該受動型のジグは、試験下のプリント回路盤等にシステ
ムのＵＵＴコネクタから信号を接続する簡明な手段とな
り、そして能動ジグは、節点の手動検出の代替手段とし
てリレースイッチの使用による多数の節点の迅速な走査
を可能にし、かくして迅速な診断を達成するに特に有用
である。このシステムにより、グラフィック・ディスプ
レイを介してシステム・ソフトウェアにより案内される
、手中保持の試験プローブはこのプローブから、設けら
れたアナログ刺激及び測定母線への連絡路を決めること
により電圧の刺激及び測定に使１用することができ、更
に、好都合にも、刺激母線から得られる電圧刺激を加え
ることによるインピーダンス測定と、測定母線における
電流応答の測定を実施するために２個のプローブを関連
づけて使用することができる。

本自動試験装置の動作では、システム・ソフトウェアは
ユーザにインタフエイシング的支援を提供して、インタ
フェイス作製に、そしてシステムを必要な信号レベルに
適応させるために、必要な段階を介して彼を単に案内す
るようにする。このシステム・ソフトウェアは、寸だ、
必要な試、験プログラムのためにデータをイニシャライ
ズし、そして設けられた選択モジュールの構成に適応し
、ユーザは各信号を型式で定義することのみを要求され
、ソフトウェアは適切なインタフェイス線を割当ててイ
ンクフェイス線リストを作る。特定のシーケンス又は波
形が発生される必要がある場合、それらはグラフィック
・ディスプレイ及びライト・ペンの助けでユーザにより
描きこむことができる。このとき、ソフトウェアは描き
こまれた材料を解釈して試験プログラム内へ符号化する
ようになっている。システムのハードウェアは、プログ
ラムの２個のレベル、すなわち、試験制御流全体を提供
するだめの高レベルと、システムの刺激と測定のハード
ウェアの制御を提供するだめの中間レベルとを提供する
プログラミング語により補ｉＭされるようにもできる。

ハードウェアのモジュール性は、２個の部分、すなわち
、ソース・プログラムのシンボルを符号値に変換するだ
めの実際の動作を行なう第１の部分と、ソース・プログ
ラムのシンボルとコード値間の関係を規定する第２の部
分とで構成されたプログラミング語トランスレータによ
り支持されることができる。該第２の部分は、端末ユー
ザ又はシステムの製造者により変更して、新しい型のモ
ジュールの適合によりシステムに加えられた新しい刺激
又は測定装置を支援するために必要となる可能性ある任
意の新しいプログラム・インストラクションを収容する
こともできる。

第３図は本試験装置内へ任意の時に組みこまれたモジュ
ールの性質、及びシステムのバックプレイン内のそれぞ
れのモジュールの位置を認識する典型的な手段を示す。

マルチプレックスされるｎ−ピット符号線が、システム
のバックプレイン内に設けた複数のモジュール差込みス
ロットの各々に対するオープン・コレクタ・エネーブル
線と共に使用される。

必要な符号線の数はカーク（ｃａｒｔｅｒ　ｌ　される
選択モジュールの数に依存する。ｎ−ヒツトは（２ｎ−
１１個の選択モジュールをカークする。第３図には７個
までの選択モジュールを収容するための装置が示されて
いるが、この装置は、符号線の数及び対応してモジュー
ル１個あたり利用されるダイオード接続の数を増加させ
ることにより選択モジュールを任意の数まで容易に拡大
することができる。該符号線は第３図で３０と示され、
そして１対のモジュール・スロット３１が複数のモジュ
ール型３２のどれかにより接続できるものとして示され
ている。複数のモジュール型３２の名々は、１個、２個
又は３個のタイオードＤ１、Ｄ２、Ｄ、を独得に選択す
るが、これらのダイオードのカソードは各モジュール毎
にオープン・コレクタ・デコーダ・ユニット３３のそれ
ぞれのオープン・コレクタ線に個々に接続されている。

第３図の回路の動作では、それぞれのスロットへ差込ま
れたそれぞれのモジュールの１個又はそれ以上のダイオ
ードのカソードを順次接地点へ接続するように駆動され
るユニット３３のオープン・コレクタ線によりモジュー
ル・スロットが質問される。これによりそれぞれのダイ
オードは順方向バイアスを与えられ、その結果、符号線
３０のうちの対応するものは、＋Ｖよりもむしろ、接地
電位プラスダイオードの順方向型−圧降下に設定される
。システムは、それぞれのモジュールスロットへ差し込
まれ次モジュールの性質に対応して符号線３ｏに符号番
号識別信号を提供する論理レベルとして符号線３０の上
記電圧変化を解釈するようにされている。同時にオープ
ン・コレクタ・デコーダ・ユニット３３はそれぞれのモ
ジュールに対応してハックプレイン・スロットのスロッ
ト番号識別信号を提供する。この手段により選択された
随意選択モジュールは、システムのバックプレインへ任
意の配置状態に差し込むことができ、そして、システム
はどんなモジュールが組みこまれたか、それらは何処に
位置づけられたかを、そしてその動作を対応的に決定で
きる。スロット場所の質問により全ての符号線が、如何
なるダイオードＤ、　、Ｄ２又はり、も設けられていな
いということに対応する、全ての符号線が電圧＋Ｖにあ
るということがわかる場合には、システムは、それぞれ
のスロットが空であり、そしてそれにはいかなるモジュ
ールも差し込まれていないということを推論するように
されている。

第４図は、第１Ｂ図の波形発生器２１を構成でき、そし
て可変の周波数及び振幅の簡単及び複雑な波形の両方を
発生することができる典型的なデジタル制御可能、プロ
グラム可能な波形発生器を示す。図示のように、このプ
ログラム可能な波形発生器はデジタル機能ＲＡＭ　（ラ
ンダム・アクセス・メモリ）４０のあたりに構成されて
おり、このＲＡＭのデータ内容は、従来のものでよいが
明確化のためこの図から省略された適当なデータ記入手
段の使用によりエーザにより格納できる。基本高周波ク
ロック信号により駆動される可変速度クロック発生器４
１は、デジタル速度入力に依存して制御され、そして、
その可変クロック出力はデジタル機能ＲＡＭ４０のアド
レス・シーケンスを制御するように結合されたカウンタ
４２に印加される。機能ＲＡＭ４０のデータ出力母線は
ラッチ回路４３を介してデジタル→アナログ変換器４４
に接続され、この変換器４４の出力は低域フィルタ回路
４５を介して乗算デジタル→アナロク変換器４６に接続
され、このスケール・ファクタはデジタル振幅制御信号
により決定される。

以上記載した波形発生器の動作においては、所望の波形
は、必要となる可能性ある数のステップで一定のレベル
出力に対し波形を正確に記述するためデジタル→アナロ
ク変換器４４の全分解能を考慮して機能ＲＡＭ４０内に
発生される。カウンタ・クロックは、波形の記述のため
にＲＡＭ４０に格納されたステップの数を用いて所望の
周期／周波数を馬えるためにデジタル速度値入力を介し
て設定される。

一定の尖頭値−尖頭値出力電圧を完成させるために乗算
デジタル→アナロク変換器４６に供給されるデジタル値
は、必要なたけ一定のＤＣオフセットを加えて上述の一
定レベルから必要に応じである割合で増大又は減少する
ように設定される。このように記述した波形発生器は、
速度乗数により割算された可変速族クロックを用いてデ
ジタル的に得られるステップにおける該波形発生器の動
作原理のために、得られた波形の周期性と周波数につい
て、及びその出力の分解能及び振幅制御について高精度
を達成できる。

上述の波形発生器は更に以下の要素を含むことができよ
う： （１）機能ＲＡＭ４０と並列にして標準波形、例えば正
弦波、３角波等を含む選択可能なＲＯＭ　（リード・オ
ンリ・メモリ）４０、（１１］　マルチプレックスされ
る他のカウンタ又は並列波形発生器のいずれかであって
、上記カウンタをプリセットできるということにより信
号間の正確な位相関係を発生させるだめのもの、 ｆｌｉｉｌ　一定のレベルがある数のカウンタ・クロッ
ク・サイクルにわたり保持できて有限のＲＡＭの深さか
ら詳細なデータを得ることができるようにする、制御デ
ータを保持するだめの拡大幅関数ＲＡＭ４０１（１ｖ）
　上述の１個又はそれ以上の波形発生器の出力が他のこ
のような波形発生器の出力により、又はアナログ刺激母
線から変調されて数個の波形発生器間で、又はこれらの
波形発生器とそれぞれの母線との間で変調交差結合が達
成されるようにする装置。

本発明による１つの典形的なプログラム可能な波形発生
器モジュールでは、２つのプログラム可能な波形発生器
チャンネルが設けられ、そして必要な波形は、ソフトウ
ェア制御により一連の規則的なステップ間隔をもつデジ
タル形の規格化した瞬間波形振幅で規定される。振幅値
の順序はＲＡＭ内に保持され、そして順次歩進される。

この振幅値はアナログ値に変換され、このアナログ値は
次にプログラム制御により各場合に振幅尺度が変えられ
及び（又はＪＤＣオフセットを受けるようにしてもよい
。該波形発生モジュールの各チャンネルは、別個のＲＡ
Ｍおよび制御回路を有していて各チャンネルが異なる歩
進速度、振幅尺度及びＤＣオフセットに設定できるよう
にする。モジュール出力はリレーにより離隔され、遵法
めによりいずれのチャンネル出力もアナログ刺激母線又
はアナログ測定母線のいずれかに送られるようにするこ
とができ、更に、各チャンネルは該モジュールの他のチ
ャンネルから、又は、アナログ刺激母線から振幅変調さ
れるようにもできる。該モジュールは、更に、いずれの
チャンネルも、選択された５ＹＮＣによりリセットされ
るようにでき、いずれの出力チャンネルもアナログ刺激
母線又はアナログ測定母線へ遵法めされるのを可能にす
る装置を提供する。

ＴＴＬデジタル人力／出カモジュール２０及びアナログ
刺激／応答モジュール２３は上述の記載では前述された
が、任意の便宜な構成のものでよい。例えば、回路試験
のためにＤＣ及びＡＣ電圧レベルを形成するという主な
機能を有するアナログ刺激／応答モジュール２３は、ア
ナログ→デジタル変換器とデジタル→アナログ変換器の
適当なアレーを含むものでよい。これらのモジュールの
詳細な記載は本発明の完全な理解には必要ないと考えら
れる。しかしながら、ＴＴＬデジタル人力／出カモジュ
ールの典型的な実施例では、ＴＴＬ論理回路及びこれに
似た論理装置（ＣＭＯ８論理回路を含む）用に特徴づけ
られた能動レベルをもつ３２本の別々のデジタル線が設
けられた。これらの３２本のデジタル線の各々はソフト
ウェア制御により入力又は出力のいずれかとして個々に
形成可能であったし、又、プログラム制御によりタイナ
ミックに変更することもできよう。これらの別々のデジ
タル線は、入力又は出力として形成されようが、変化時
又はパターン・マツチ時に５ＹＮＣを発生するために使
用でき、出力状態及び入力／出力状態の変化は５ＹＮＣ
に基いて発生するようにできる。この人力／出力線（デ
ジタル線）は、更に、５ＹＮＣ線に道決めて、システム
内に設置の特徴解析及び周波数測定モジュールによりそ
れぞれの線から特徴が取出されることを可能にする。同
様に、アナログ刺激及び応答モジュール２３の典型的な
実施例においては、ＤＣ及びＡＣ電圧測定能力が提供さ
れ、これにより電圧測定が８本の入力線の任意のものか
ら又はアナログ測定及び（又は〕刺刺激線からなし得た
。このアナログ刺激及応答モジュール２３も４個までの
アナログ刺激及び応答拡大モジュール２３′を随意に制
御してこれを介して測定をすることができた。このモジ
ュール２３′は例えば１６個のＤＣ又はＡＣ測定チャン
ネルと８個の電圧出力を含むこともできる。拡大モジュ
ール２３′に関する全ての動作は、アナログ刺）激／応
答モジュール２３自体の制御下に実施されるようにされ
ている。

同様に、典型的な実施例においては、可変スレッショル
ド／レベルデジタル人力／出力モジュール２５は可変能
動レベルをもつ１６本の別々のデジタル線を提供する。

この１６本のデジタル線の各々はプログラム制御下に入
力又は出力として個々に構成することができ、そして、
プログラム制御下で１方から他方へダイナミックに変更
されるようにしてもよい。入力としてプログラムされる
と、これらデジタル線すべてのためのスレッショルドは
論理１に対しては最小の電圧レベルを、そして論理Ｏに
対しては最大の電圧レベルを与え、そして、これらの線
用の試験基準を確立するように設定することもできる。

正の論理か徹頭徹尾仮定され、すなわち、最小の論理Ｉ
の入力電圧は最大の論理Ｏの入力電圧より常により正で
、論理１の出力電圧は論理０の１用力電圧より常によシ
正であるという限定がある出力としてプログラムされる
と、論理１の出力と論理０の出力に対する電圧レベルは
、すべてのデジタル線についてプログラム制御により設
定することができる。任意の５ＹＮＣは、任意の別個の
Ｉｌｏ　線における０から１又は１から０への変化時に
（この線が入力又は出力として設定されるか否かに関係
なく、それ故、出力変化及び入力変化は５ＹＮＣを生じ
させ得る）、又はＩｌｏ　線におけるパターン・マツチ
時に発生されるようにできる。このパターンは、別個の
ＦＪＮＡ　Ｂ　ＬＥ切期間能動Ｈｉｇｈ　を有していて
、個々のヒツトのマスク・イン又はマスク・アウトがで
きる。これらの発生された５ＹＮＣはワンショット又は
再トリガのいずれかとして作用させることができる。ワ
ンショット・モードは次のパターン・マツチ又は変化時
にのみ５ＹＮＣを発生させ、再トリガ・モードはすべて
のパターン・マツチ又は入力変化時に５ＹＮＣを発生さ
せるものである。Ｉｌｏ　線は５ＹＮＣ線に遵法めされ
て、システム内に周波数及び特徴解析モジュールが設置
されているときは、このモジュールを用いて５ＹＮＣ線
から特徴を取ることを直接的に可能にする。上述のアナ
ログ刺激／応答モジュール２３の場合のように、可変の
スレッショルド／レベル・デジタル人力／出力モジュー
ルは、論理構造の中でスレッショルド／レベル決定比較
器と結合された適当な配列のデジタル：アナログ変換器
を含んでもよく、これにより上下限に対する入力信号の
関係を明確に決定することができるようになる。該可変
のスレッショルド／レベル・デジタル人力／出力モジュ
ールは、デジタル・レベルを、その完全な明細に合う真
の論理レベルとして測定するウィンド・コンパレータ技
術（例えば論理１はＸボルト以上として定義され、論理
ＯはＹボルト以下として定義され、ウィンド・コンパレ
ータがＸとＹホルトに設定されると、ＸとＹとの間のレ
ベルを貧弱な父は未確定のレベルとして表示するｌを利
用してもよい。

特徴解析及び周波数ｍ＋ｊ定モクモジュールを次に特に
第５Ａ〜５０図、第６Ａ〜６Ｃ図、第７及び８図に関し
概略記述する。このモジュールの主な機能は、回路モジ
ュール等の動作をチェックするだめの波形認識と、発振
器等の動作をチェックするための周波数計数及びタイミ
ングにある。

波形認識は、信号波形をデジタル化し、このデジタル化
した信号を特徴解析が、又は代替的に変化計数型の認識
技術にかけることにより普通行なわれる。特徴解析器は
、特定のクロックされる時間間隔で入力信号シーケンス
の関数である擬似ランダム・シーケンスを発生させるフ
ィードバック・シフトレジスタよシなる。このシフトレ
ジスタをイニシャライズするための開始信号と、該シフ
トレジスタ内の瞬時のデータ・パターンを捕捉するだめ
の停止信号を使用することにより、同一のデータ流に対
し繰返し可能なパターンが発生されて入来データ流の認
識がデータの圧縮と共に行なわれることを可能にする。

変化計数には入来データ流の各変化時にクロックされる
デジタル・カウンタが使用されて、同一データ流の場合
に繰返し可能なカウントをアセンブリし、かくして再び
データ圧縮を使用゛するデータ流認識手段が提供される
。しかしながら、データ認識のための特徴解析及び変化
計数技術は両者共、特徴解析はグリッチ（過渡変化）を
検出せず、変化計数は、同数の変化を有する異なる波形
間で区別がつがない非常に有限な結果値を発生するとい
う欠点を有している。

上述の欠陥を克服するために、本発明は、任意の特定信
号シーケンスのため一層明確な特徴を得るように特徴解
析及び変化計数技術が論理的に組み合わされる、波形認
識用の複合装置を使用することを提案する。本発明は、
図面の第５Ａ、５Ｂ及び５ｃ図に略示したように、特徴
解析及び変化計数を論理的に組み合せる３つの代替的方
法を提供する、すなわち、 （１）第５Ａ図は、入来データ流が、特徴解析シフトレ
ジスタ５ｏと変化カウンタ５１の両方に提供され、これ
ら２つの出力が共にデータ流の本当の特徴を構成する連
結技術を示す。この技術により最高度の特徴の区別性が
提供されるが２倍長の信号の処理及び記憶の必要がある
、 （２）第５Ｂ図はシフトレジスタ５０とカウンタ５１の
出力が個々に試験される１ビツトづつの排他的ＯＲ技術
を示す。これによりコンパクトなシステムが提供される
が特徴の区別性の度合は弱まる、及び（３）　第５Ｃ図
はシフトレジスタ５０とカウンタ５１の出力が２進加算
器５２で加えられる２進加算技術を示す。これにより得
られる特徴の区別性の度合と、要求された記憶量との間
で妥協がなされる。

本発明による自動試験装置に内では第５Ａ、５Ｂ及び５
Ｃ図の装置は単独で又は組み合せて使用することができ
よう。かぐして、例えば、種々の程度の区別性の特徴解
析を行なうようにされた特徴解析モジュール内に種々の
チャンネルを設けることができる。このような特徴解析
モジュールは、上述の特徴解析及び（又は）変化計数方
法に従って動作するチャンネルを含むことさえできよう
。

最高度の特徴の区別性を提供するために、第５Ａ、５Ｂ
及び５Ｃ図の装置のフィードバック・シフト・レジスタ
５０は、安定した１または０のデータ入力のためには最
大長さのシーケンスを提供する必要がある。ｎ−ヒツト
・シフト・レジスタに対しては、直線状のシフト・レジ
スタ用の最大のシーケンス長さは（２ｎ−１１である。

かくして、１６−ビット・シフト・レジスタに対しては
６５５３５のシーケンス長さが使用されるのが好ましい
。

当業者に理解されるように、このシーケンス長さを提供
できる数多くのフィードバック装置があるが、第６Ａ、
６Ｂ及び６Ｃ図は使用できる３個の最小限度の複雑な装
置を示す。

これらの装置の動作はこれ以上の説明の必要なしに明ら
かとなろう。データ流の入来ビットは排他的ＯＲにより
ゲートされ、第２の排他的ＯＲゲートの出力は、選択さ
れたシフト・レジスタ位置から入力を有する。第６Ａ、
６Ｂ及び６Ｃで、シフト・レジスタは６０と示され、第
１の排他的ＯＲゲートは６１と示され、第２の排他的Ｑ
Ｒゲートは６２と示されている。

第７図は、第１Ａ図の特徴解析及び周波数カウンタ／タ
イマ・モジュール２４の中か、任意の他のモジュールの
中に便宜上官めることができる周波数ドリフト検出用の
典型的な装置を示す。図示のように、カウンタ７０は、
例えば、所定時間ベースの窓内に生じる、試験下のクロ
ック周波数のクロック変化の数をカウントするために使
用される。そのカウンタ出力は次にＮ個の測定窓周期（
Ｎは、周波数ドリフトと見なされるべき周波数の割合変
化に依存する数ンごとにラッチ回路７１と７２内に徐々
に記憶され、ラッチ７１と７２に記憶されたカウントは
比較器７３で比較される。

比較器Ｔ３は、試験下の周波数が時間ベース測定窓とは
非同期となるので、カラ・ントのジッタのために小さな
許容誤差でドリフトの真又は偽の表示を行なう。

第７図に示したと同じハードウェア装置は、試験下の周
波数入力を高周波クロックにより置換し、時間ベース窓
を２で割算した入力パルス列で置換えることによりパル
ス検出を行なわないことを気付くために使用し得る。Ｎ
を等しいｌに設定すると、比較器はパルス間隔の差を示
すことによってパルスが落されたか否かを示す。

第８図は、多ぐの仕事を実行するために多くの方法で構
成し得る２つの同一回路よりなる周波数及び特徴解析モ
ジュールの典型的な実施例の回路の略図である。仕事及
び必要な構成は次の通りである； （１）　周波数波形測定−クロック入力マルチプレクサ
１８０は、実施される測定に対する許容できる精度及び
分解能を与えるように十分な周波数のパルス入力を選択
するように該回路はシステム・プロセ゛ノサにより構成
されている。セ゛ノド及び１ノセツトされる入力マルチ
プレクサ１８１と１８２は、それぞれ、必要な信号を単
一の周期検出器１８３のセット及び１ノセツト端子に送
るよう構成されている。排他的ＯＲゲート１８４及び１
８５に印加されるセット及びリセット・工゛ノジ極性信
号は同じでなければならない。ソフトウェア制御により
単一周期検出器１８３の最初のリセット及びプログラム
可能なカウンタ１８６のイニシャライジング後、（セッ
トされたＩ／Ｐ　を介して）測定されるべき１言号の最
初のエツジにより単−周期検出器１８３の出力が、クロ
ック入力によりデクリメントされるプログラム可能なカ
ウンタ１８６をエネーブルする。

測定されるべき信号の第２のエツジがリセット入力を介
して生じると、単一周期検出器１８３の出力は低下し、
そしてそのセット／リセット入プ月で何が起っているか
に関係なく、低いままとなる。該出力が一度低下すると
、プログラム可能なカウンタ１８６はカウンティングを
止め、その結果のカウントは該周期に比例し、それ故、
１／周波数に比例する。高精度の周波数測定は数サイク
ルの期間を測定する技術により達成でき、これにより測
定の精度と速度の間に最適な交換が可能となる。

（２１位相差−回路は例えば周波数／周期測定のだめに
構成されているが、セット入力マルチプレクサ１８１と
リセット入力マルチプレクサ１８２は異なる入力に対し
て選択される。この結果として生じるカウントは両波形
の選択されたエツジ間の時間（及びこのために位相）差
に比例する。又は代替的に、信号の周期間隔と信号のそ
れぞれのゼロクロス間の間隔が測定でき、２つの信号間
の位相差はこの２つの結果の比から計算される。

（３）　パルス幅−回路は例えば（１用に構成されてい
るが、リセットのエツジ極性はセットのエツジ極性の逆
にセットされる。

例えば、セットのエツジ極性人力が上昇エツジ・トリガ
用に構成され、リセットのエツジ極性入力が下降エツジ
・トリ力用に構成される場合には、カウンタ１８６は、
信号が高い間のみ活動的となるので、その結果得られる
カウントはパルス幅に比例する。

（４）カウンタ（又は過渡特徴解析）−回路は、クロッ
ク入力マルチプレクサ１８０が監視されるべき信号線を
プログラム可能なカウンタ１８６のクロック入力点に接
続されるようにし、そして、「セット」及び「リセット
」がカウンタ１８６の開始及び停止制御信号となるよう
に、形成されている。その結果生じるカウントは、開始
及び停止信号制御信号の間で、監視される入力のパルス
数に等しくなる゛。仮に開始信号と停止信号が以下に記
載の状態特徴解析の場合と同じならば、カウントは（以
下に記述されるようにｊ変化特徴として見なすことがで
きよう。

（５）　状態特徴解析−力ウンタ１８６にエネーブル・
パルスを提供するためにセット・マルチプレクサ１８１
及びリセット・マルチプレクサ１８２がセットされると
、該エネーブル・パルスは同時に１６−ビットのフィー
ドバック・シフト・レジスタ１８７をエネーブルしてこ
の入力点に供給されたデータ流を特徴づける。

（６）行方不明パルス検出−これは以下の２つの方法で
達成できる： ａｌ　カウンタとして構成しそして引き続く読みを比較
することにより°そして ｂ）クロック線の、監視されるべきパルス列より少ない
、又はこのパルス列に 等しい、周波数を１６ビツト・フィー ドバック・シフト・レジスタ１８７に セットしてその監視されるべきパルス 列をデータ入力点に印加することによ り、２進カウンタ１８８の出力は高く なって行方不明パルス（又は、この数）を表示する。

（７）短期間ドリフト−任意特定の機能に関する引き続
く結果の比較により、ドリフトが、短期間のものか否か
にかかわらず、監視できる。

このようなモジュールが自動試験装置内に設けられると
き、５ｙｎｃ　線及びアナログ測定母線を含めると、タ
イミング機能のカスケード化、例えば、非常に短かい期
間のドリフト又はジッタの解析のため４個の引き続く波
形周期のタイミングが得られる。しかし、上述の記載は
典型的な周波数及び特徴解析モジュールに関するが、同
じ又は異なる装置を提供する多くの異なる及び変形され
た構成も提供でき、そして上述のハードウェアにより得
られた同一機能がソフトウェア制御により得ることがで
きるということは特に理解されるべきである。

この自動試験装置は更に、リアルタイム活動を突然行え
る入力又は出力として個々に形成できる複数のデジタル
人力／出力ビットを提供するシーケンス・エミュレータ
・モジュールを含むことができる。このシーケンス・エ
ミュレータの目的は、リアルタイムでデータのパターン
を提供して試験下の回路からデータを捕捉することであ
る。このエミュレータ・モジュールは論理状態解析器又
はプログラム可能なパターン発生器としても使用できる
。第９図は本発明による典型的なエミュレータの簡単化
したフロック線図であり、ＲＡＭへデータを格納したり
ＲＡＭからデータを検索したりする手段は明確化のため
省略されている。図示の装置の動作において、シーケン
ス・コントローラ８０は、与えられたシーケンスは必要
な順序でＲＡＭにアドレスを供給する。次にＲＡＭは読
まれ、そしてそれらのデータはラッチ８１．８２及び８
３に保持される。制御ＲＡＭ８５からのデータは、それ
ぞれのデータ線が入力として又は出力として使用される
べきか否かを決定するために使用される。もし、データ
線が出力として形成されるべきなら、３状態バツフア８
７及び８８がエネーブルされ、ラッチ８３からデータが
データ線に現れる。もし、データ線が入力として形成さ
れるべきなら、バッファ８８のみがエネーブルされる。

１サイクルのＰ：Ｋｒ書き込み」動作がデータＲＡＭ８
６に行なわれ、このデータＲＡＭ８６は、データ線が入
力の場合、このデータ線からデータを捕捉し、データ線
が入力でなければラッチ８３からデータのラップ−アラ
ウンドを介してその以前の内容を再び書き込む。このラ
ップ−アラウンドの特徴によ・シ、同一のＲＡＭが入出
力データ両方に使用できるのでＲＡＭの必要条件が減少
するという利点が提供され、そしてシステムの自己試験
が行なわれる。更に、′このラップ−アラウンドの特徴
により、任意のデータ線が入力、出力又は双方向線にな
り得る。

第１０図はタイミングを示す。上述のラップ−アラウン
ドの代替として別々のデーターイン及びデーターアウト
ＲＡＭが設は得る。

第９図のシーケンス・コントローラ８０は簡単か複雑の
いずれにもできる。その最も簡単な形では、シーケンシ
ャル・アドレスを発生するカウンタ、シーケンスの開始
及び終を示す何らかの論理回路よりなるものでよいが、
シーケンスＲＡＭを含む必要はない。より複雑な形では
、シーケンス・コントローラは、例えば、試験シーケン
ス、条件付き試験及びルーピング試験シーケンス、及び
（又は）・可変調のサイクル周期、すべての強力有用な
試験上の便宜を提供するマイクロプログラム・コントロ
ーラとして構成できるであろう。

第１１Ａは第９図の装置の変形例を示し、これによれば
、・入力からの期待されたデータはデータＲＡＭ８６へ
格納されてラッチ８３へ読み出されて排他的ＯＲゲート
８９を用いて入来データと比較される。このゲート８９
の出力レベルは、一定の状態が達せられたか又は試験が
終ったか否かを示す。この出力レベルが該シーケンス・
コントローラにジャンプ条件として仮に供給されるなら
一定の事象の発生を待つことができるだろう。あるいは
代替的に１、もし、この出力レベルが仮に第１１Ｂ図の
ようにデータＲＡＭ８６にフィードバックされるように
なっているならば、データＲＡＭは、失敗した試験を示
す論理１をもつ特徴マトリクスを含むであろう。

制御及びデータＲＡＭの内容をマトリクスとして処理し
、このマトリクスの要素をビット番号及びＲＡＭのアド
レスにより割出してＣＭ及びＤＭとそれぞれ称し、そし
てＣＭの１が入力に対応し、０が出力に対応する時、Ｒ
が期待のデータの対応マトリクスであるなら、特徴マト
リクスＳは次のごとく定義されよう： Ｓ＝　（ＣＭ、　ＡＮＤ、　ＤＭｌ、ＸＯＲ，Ｒここで
、ＡＮＤ、と、ＸＯＲ，はそれぞれ対応するマトリクス
要素のビット−ハイ−ビットの論理ＡＮＤと排他的ＯＲ
を表わす。第１１Ｂの装置が使用される場合には、デー
タＲＡＭ８６は作動シーケンスの終に特徴マトリクスを
含む。もしＳがＮＵＬＬマトリクスなら、試験のシーケ
ンスは終らせられている。さもなければ、それは診断処
理に使用するために生じた失敗に関する完全な情報を含
む。

次に第１２Ａ図乃至１２Ｄ図を見るに、これらは第１Ｂ
図のモジュール２７と２８′を構成するエミュレータ・
サブシステムを示す。

このエミュレータ・サブシステムは高速並列のデジタル
人力／出力を提供しそしてデータ出力と捕捉データの組
み合せを与える。これは、パターン発生、論理状態解析
、及びマイクロプロセッサのエミュレーションのために
使用できる。パターン発生のためには、エミュレータは
出力のみとして動作して一連の並列パターンを発生する
。論理状態解析モードでは、入力のみの′モードで動作
して、時間又は外部クロックの関数として並列データを
捕捉する。マイ壱ロプロセッサ・エミュレーション・モ
ードでは、エミュレータは、同時に入力及び出力の組み
合せとして動作し、線は入力と出力との間をダイナミッ
クに変化できる。実際のマイクロプロセッサ・エミュレ
ーション・シーケンスは、次の原始的なマイクロプロセ
ッサ母線のサイクルのエミュレーションに基いている： メモリ読出し メモリ書き込み Ｉ１０読出し Ｉ１０書き込み オプコード・フェッチ 割込み承認 又は要求された任意の他の型式のサイクルこれらのサイ
クルは個々に実行され、突然のリアルタイム母線活動を
与え、又は共に配列されて長いシーケンスのリアルタイ
ム活動を与える。

第１２Ａ図に示されたように、エミュレータ自体は、２
個のインクフェイス・モジュール型、すなわちシーケン
ス制御用の「主エミュレータ」とデータ線用の「従エミ
ュレータ、及びマイクロプロセッサの信号バッファリン
グと許容誤差の狭いタイミング用の別個の「ボッドＪ（
Ｐｏｄｌに分割される。１個の主エミュレータ・モジュ
ール（第１２Ｃ図ンは、一連のリボン・ケーブルを介し
て４個までの従エミュレータ（第１２Ｄ図〕を制御でき
るが、従エミュレータがこれらを制御する主エミュレー
タの近くに設置されることを要する。

１個以上の主エミュレータの各々を関連する従エミュレ
ータと共に設置することもできる。

主エミュレータ・モジュール（第１２Ｃ図）は、４個ま
での従エミュレータ・モジュール用の制御回路を有し、
そして、それ自体だけで外部クロック用の１本の直接入
力線を有している。主エミュレータ・モジュールは従エ
ミュレータにパターン・ステップのシーケンシングを提
供して従エミュレータに関する比較又は［執拗なＪ　（
５ｔｕｃｋ−ａｔ　ｌ　欠陥の検出に応答する。パター
ン間のステップ速度は、８　ＭＨｚか１０　ＭＨｚのい
ずれかとして主エミュレータにより、又は試験下のユニ
ット（Ｕ　Ｕ　Ｔｌとの同期化を許す１０　ＭＨｚまで
の外部クロックにより、決定される。そして次の制御動
作が提案される： １．１つのステップから他のステップへのエミュレータ
の走行。

２、　８ＹＮＣ，（従エミュレータに関するワード・コ
ンパレータからのＪトリガ・パターン時、又は直接プロ
グラム制御下で走行を開始、 ３、　５ＹＮＣ，トリガ・パターン、Ｕ　Ｕ’Ｔ状態の
不適当な組合せ、任意のステップ番号、又は直接プログ
ラム制御下で走行を停止。

このモジュールは、また、ＵＵＴ応答をチェックする迅
速な手段として任意の不適当な組合せのステップ番号及
び不適当な組合せの全カウントを記録する。（全体で２
０４８個の不適当な組合せのステップ番号を記憶するこ
ともできる。ン 従エミュレータ・モジュール（第１２Ｄ図１は、高速Ｒ
ＡＭにより後援された１６本のディタルＩ１０線を提供
する。この各線はダイナミックに入力から出力又は逆に
変更することもできる。このモジュールは、各１７勺線
に２０４８個の情報パターンに十分なＲＡＭを有してい
て、１００ｎｓ　の最小パターン・ステップを用いてパ
ターン間で歩進させられるようにもできる。各Ｉ１０線
は直列のサーミスタによって誤用されないようになって
いる。

更に別の特徴には「執拗なＪ　（５ｔｕｃｌ（−ａｔ　
１欠陥を検出するために出力線の自己チェックが含まれ
、ワード・コンパレータは、各線が、選択的にビット・
マスクできる記憶ワードと比較されることを可能にする
。

このエミュレータ・サブシステムは、かくして、２つの
技術、すなわち、母線サイクル・エミュレーションと、
ピン後のＲＡＭ機能試験とをいっしょにする。該母線サ
イクル・エミュレーションは、プロセッサが行なう比較
的少数の種類のデータ移送指示をエミュレートし、該ピ
ン後のＲＡＭ機能試験はＲＡＭのアレーから盤へのパタ
ーンの注入に関する。

第１２Ｂ図に示すように、ＲＡＭのデータは、データ移
送指示の各々に対応するパターン又はパターン・シーケ
ンスを含むセグメントが存在するような仕方で、指示さ
れ、そして、試験プログラム（ソフトウェア）は、エミ
ュレートすることが望まれているどのデータ移送に依存
してセグメントのどれを出力すべきかを決定する。デー
タ転送指示をエシュートするだめのパターン・シーケン
スはエミュレータＲＡＭ内の１組のマイクローイしスト
ラクションから形成できる。この符号はエミュレートさ
れるマイクロプロセッサをまねるに必要なシーケンスで
個々の信号線の状態を規定する。

唯一のデジタルＩ１０線とこれに関連する回路が示され
ている第１２Ｄ図（従エミュレータノを見ると、各エミ
ュレータ線は３個の２ＫＲＡＭ２２１．２２２及び２２
３により後援されていることが知られる。ＲＡＭ２２１
は刺激パターンを提供し、ＲＡＭ２２２は応答を集め、
ＲＡＭ２２３は、該・工ん線が読まれつつあるか、書き
こまれつつあるかに依存して各クロック状態ごとに「飛
行中」　（。。

ｔｈｅ　ｔｌｙ　］のバッファ２２４の方向を制御する
。

ＲＡＭのアドレス線（複数〕は、ＵＵＴ（試験下のユニ
ットフクロツクにより通常クロックされるカウンタから
並列駆動される。

これにより試験下のユニット（ＵＵＴＪの各クロック状
態ごとに新しいパターンの可能性が提供される。

コンパレータ２２５はＵＵＴからのデータと刺激ＲＡＭ
２２１からのデータとの間の相違を検出するために設け
られている。これは、（ａｔ書き込み状態にあるときに
ＵＵＴの執拗な欠陥をチェックし、そして（ｂｌ読み出
し状態にあるときに刺激ＲＡＭ２２１に記憶された期待
データと比較するために使用できる。

コンパレータ２２６もエミュレータ線におけるパターン
とプリセット・ワードと比較するために設けられ、この
結果は主エミュレータへ、制御目的のため、例えば５Ｙ
ＮＣ発生、又は、走行の開始又は停止のため、フィード
バックされる。

第１３図はパッチ切換リレー・マトリクス装置を示し、
これにより、１　・Ｎと示した複数の回路節点は、測定
及び（又は］刺激の目的で選択的に接続され得る。各回
路接点は、図示のそれぞれの切換スイッチ１１０によっ
て、この回路節点と個々に組み合わされる４本のスイッ
チ線を有していて、第１と第２のセレクタ・スイッチ１
１１と１１２は回路接点に対し多種類の接続を提供する
。図示の第１のセレクタ・スイッチ１１１は、スイッチ
１１０のそれぞれの１つの動作により選択される、それ
ぞれの回路節点における」り定が、接地点、刺激線３、
刺激線４又は離隔線２に対してできるようにする。第２
のセレクタ・スイッチは信号の要素又は相互接続を負荷
するが、２つの典型的な可能性のみをあげである。線１
〜４の一連のスイッチ１１０を通る線を利用することに
より示され示された装置は互いに試験節点の短絡を防止
する安全装置を提供し、浮動負荷及び浮動測定を利用す
る可能性を提供し、負荷及び（又は）信号刺激が試験節
点を横切って印加されることを可能にする。所望により
離隔線に関する測定が必要ない場合には線２は省略でき
る。リレー・マトリクス・モジュールの実施例において
は、１０本の線から４本の線までのリレー切換マトリク
スが汎用目的に設けられている。このマトリクスには４
本の′Ｙ′Ｙ線と１０本の′Ｘ′Ｘ線がある。これらの
Ｘ線とＹ線との間の各交差節点には個々に制御されるリ
レースイッチが位置づけられていて、任意のＸ線（単数
又は複数）と任意のＹ線（単数又は複数）との間に接続
の任意の組み合せが形成できるようになっている。リレ
ーは切換素子として使用されているので、線はファン−
イン又はファン−アウトに使用できる。

２つの型式の型床ジグが、本発明による機能試験装置を
補足するために、そして、プリント回路盤組立体への迅
速かつ信頼性ある接続を可能にするために、使用できる
。その第１の型式の型床ジグは、試験下（ＵＵＴＩのプ
リント回路盤又は他のユニットを試験装置のインタフェ
イス・コネクタに接続する簡単な手段を単に提供する「
受動」ジグであり、この受動ジグは、試験下の特定ユニ
ットに適するように交換可能なピン・アレーに・より該
ＵＵＴの所定の回路節点を検出するための真空作動装置
を有し、該ピン・アレー〇それぞれのピンは１対１の導
体により試験装置に接続される。該受動型の型床ジクは
当業界で公知である。本発明は、受動ジグの全機能を提
供し、そして更に、迅速な手動検出（プローピング）プ
ラス有限の回路内測定能力に等価な自動検出装置を提供
する、第２のジグ型、すなわち「能動」ジグの使用をも
意図する。

添付図面の第１４図は該能動ジグにより行なわれ得る切
換動作を略示し、第１５．Ａ図及び第１５Ｂ図は、この
能動ジグによりインピーダンス及び抵抗の測定原理を説
明するだめの等価回路を示す。図示の能動ジグは１６０
個までの爪（この各々ｕＵＵＴの回路節点に接触する）
か個々にソフトウェア制御により３本の共通線へ切換え
られることを可能にする。第１４図にＩ、■、■と示し
た、これら３本の共通線は、それぞれ刺激、測定参照、
及び測定目的のために使用される。刺激（線Ｉ）は、リ
レー・スイッチ１４１の状態に依存して能動ジグ自体内
に設けた電流源１４０から、又はシステムの刺激母線か
ら、バッファリングを介して、得られる。電流源１４０
は、有限の回路内要素の測定のための手段を提供する。

−共通線■は、測定用の基準線を有し、回路節点間の差
電圧測定を可能にし、又はこの共通線■を信号接地点に
接続してシングルーエンデド測定を可能にするために利
用できる。リレー・スイッチ１４２は２つの回路接点間
のソフトウェア制御による選択を可能にする。測定線■
は電圧測定を可能にし、そして、ソフトウェア制御下の
分圧器／可変利得段１４３を含み、これにより広範囲の
電圧測定が可能となり、測定される電圧は全装置内のア
ナログ測定母線に送られる。共通線■は、また、回路内
型測定を行なうとき保護線として使用できる。電圧源が
線■へ刺激入力として使用されるときに注入される電流
は、また、抵抗１４４を設けたことにより測定すること
ができる。

回路内型測定に使用されるとき、能動ジグは２つの方法
のうちの１つで使用できる。まず、ＡＣ又はＤＣ電圧が
２つの節点間に加えられてその結果生じる電流は測定さ
れて、保護を与える共通線■に対しインピーダンス測定
をすることができる。このモードの等価回路は第１５Ａ
図に示しである。第２に、定ＤＣ電流が第１５Ｂ図に示
すように注入されて簡単な抵抗測定ができる。これらの
方法間では、抵抗、コンデンサ、インタフタ及びダイオ
ード又はトランジスタの接続点はチェックできるが、完
全能力をもつためには、前述のアナログ■１０及び正弦
関数発生器インタフェイス・モジュールがシステム内に
存在することが必要である。このような能動ジグとアナ
ログ刺激及び測定母線との間でシステム内に設けられる
道決め（ｒｏｕｔｉｎｇ　）により更に、周波数又は周
波数掃引のある範囲にわたるインピ−ダンス測定の使用
を可能にして並列回路要素を特徴づけ、かくして異な名
並列要素がそれらの異なる周波数応答により解析できる
ようにされる。また、正及び負の電流で測定したインピ
ーダンスの分離に関する技術が使用できて、この並列回
路要素の接続点を識別することができる。また、上述の
特徴付を表わすだめの回路網記述アルゴリズムが使用で
きる。

これから記載される製造欠陥解析モジュール（第１Ｂ図
には示されていない）は、回路盤組立体の回路内試験を
可能にして、短絡、探知欠陥、誤挿入及び（又は）要素
行方不明及び（又は）許容誤差範囲外要素、のような製
造欠陥、及び一般的に回路盤組立体の機能試験のためよ
りはむしろ個々の集積回路の機能を決定する。上述の自
動試験装置の主な機能である、回路盤組立体等の完全な
機能試験に対する要求が存在する外に、完−全な機能試
験前に製造欠陥が確認できるように設計された比較的安
い試験装置への要求が同様に存在する。この要求は、機
能欠陥のはるかに大部分が上述のような製造欠陥として
発生しているということが発見されたという事実から来
る。９０係及びこれ以上の受容率が、もし予備的な基本
欠陥の位置さがしが製造欠陥の場所に基いて行なわれて
いれば完全機能試験時に、得ることができる。製造欠陥
解析モジュールの設置は、かくして、本発明による自動
試験装置を有効に補足し、そのオリ用を高めることがで
きる。

製造欠陥解析器（ＭＤＳＩモジュールに利用される双方
向切換回路網を略示する第１６図を参照すると、この回
路網は、互いに図示のように相互接続され、２３１．２
３２．２３３．２３４と示された、４個の双方向スイッ
チを有し、これらのスイッチは更に、それぞれ２３５〜
２３９と示された、電源＋、電源−１試験点（節点］、
及び２個の別々の測定義子を含むことが知られる。ｍｌ
ｕ＃端子２４０と２４１は捷た、それぞれ、スイッチ２
３１と２３２、及びスイッチ２３３．２３４の動作決定
のために１設けられている。例えば制御端子２４０の選
択により、スイッチ２３１と２３２は導通されて試験点
（節点）２３７を刺激源」一端子２３５と「正」の測定
端子２３８に接続するようにできる。制御端子２４１が
選択されると、スイッチ２３３と２３４がエネイブルさ
れて試験点（節点ン２３７を電源一端子２３６と「負」
の測定端子２３９に接続する。

第１６図に示した回路網は、多数の並列接続回路網のわ
ずか１つであるが、これら多数の並列接続回路網の各々
はその制御により個々に連絡できてそのそれぞれの試験
点（節点）を、刺激源＋端子２３５及び測定端子２３８
、又は電源−（基準）端子２３６及び測定端子２３９の
いずれかに接続されるものである。

プリント回路盤上の素子は、例えば抵抗（その抵抗値は
その公称値の特定の許容誤差範囲内にあると証明される
べきである）は、その１端で、任意の１つの切換え回路
網の試験点（節点）に結合された前述の能動又は受動ジ
グのピン、又はプローブによって接触されることができ
、そして、その他端で任意の他の切換え回路網の試験点
（節点）に接続されたジグ又はピンによって接触される
ことができ、そして、該抵抗の一端に結合された１つの
試験点（節点）か刺激源（例えばＭＤＡモジュールに設
けた一定流発生器又は自動試験装置のアナログ刺激母線
λと、ＭＤＡモジュールに設けた電圧測定装置の１端子
とに、又はアナログ測定母線に接続され、そして該抵抗
の他端に接続された他の試験点（節点〕が、接地点と、
電圧測定装置の他の端子に接続されるように、問題の前
述の２つの切換え回路はそれらの制御端子の適当なアド
レッシングにより制御できる。該抵抗を介して刺激源か
ら接地点へ供給された電流パルスは該抵抗に対応する電
圧を形成する。この電圧は電圧測定装置により測定でき
、それによシこの抵抗の抵抗値の計算が可能となり、そ
して、所望に応じて、該抵抗値が公称値の受容できる許
容範囲にあるか否かの決定ができるように、その公称値
と比較される。十分理解されるように、切換え回路網の
制御端子のアドレッシング、刺激利用及び測定のタイミ
ング及び種類は好都合にも自動試験装置内のコンピュー
タの制御下にあるようにできるので、例えばプリント回
路盤の多数の素子は予めプログラムされたルーチンに従
って自動的に試験されるようにできる。

第１７図は第１６図の切換え回路網の実際の構成を示す
。第１７図に示したように、各スイッチ２３１．２３２
．２３３．２３４は双方向アナログ伝送ゲートを含み、
これら４個のスイッチすなわちゲートは図示のように接
続されて２つの制御端子２４０．２４１を規定するよう
に接続され、これらの制御端子はインバータを介してそ
れぞれの対のゲート２３１．２３２．２３３．２３４の
ゲート電極へ、接続されている。

第１７図に示した装置の場合、及び試験点ＴＰＩとＴＰ
２の間に接続された例えば試験されるべき抵抗の場合、
切換え回路網のスイッチ２３１と２３２を双方向に導通
させるように試験点ＴＰ１に組合せられた切換え回路網
の制御端子２４０への入力の印加、及び切換え回路網の
スイッチ２３３と２３４を双方向に導通させるように試
験点ＴＰ２と組み合わされた切換え回路網の制御端子２
４１への対応の入力の印加により、該抵抗を介して電流
パルスが通るのが可能となり、該抵抗に発生する対応電
圧が測定節点２３８と２３９の間で測定できるようにな
る。同様な仕方で、コンデンサ、インダクタ、タイオー
ド、トランジスタ等のような他の素子は、選択された電
流／電圧／周波数刺激及び（又は）それらの組合せの印
加、及びその結果生じる該素子それぞれの電流／電圧応
答の観察によシ試験することができる。

第１８図は本発明による典形的なＭＤＡモジュールの概
略の回路構成を示す。参照数字２５１はマルチプレクサ
を示し、これは第１６及び１７図に関して上述した複数
の切換回路網を有している。マルチプレクサ２５１は、
切換回路網の制御端子２４０と２４１のコンピュータ制
御によるアドレッシングのためのマルチプレクサ２５１
に対し２４０′と２４１′と示したアドレス母線を有し
、更に、電源＋端子２３５、電源−（基準）端子２３６
、及び切換え回路網のそれぞれの測定端子２３８と２３
９を有している。電源端子２３５′は、本自動試験装置
の中央処理装置（図示せず）から制御可能な切換装置２
５２を介して、電圧源２５３、電流源２５４、及び周波
数源２５５と、更に外部端子と、選択的に接続可能であ
る。電源２５３．２５４及び２５５はそれぞれすべてＭ
ＤＡモジュールの一体部品を含むか、本自動試験装置の
アナログ刺激母線から得られる。電圧源の線にある標準
抵抗２５６は高抵抗の測定を可能にする。マルチプレク
サ２５１の測定端子２３８′、２３９’は、高インピー
ダンス・バッファ２５８と差動増幅器２５９を含む総括
的に２５７と示したインストラメンテーション増幅器に
接続されている。増幅器２５７は高インピーダンス・バ
ッファ２５８と差動増幅器２５９を有し、増幅器２５７
の出力は２路スイツチ２６６を介シてウィンド・コンパ
レータ装置２６０に接続されて「高」基準レベル■Ｈと
「低」基準レベルＶ／、と比較され、それにより対応す
る入力を論理回路２６１へ提供する。この論理回路２６
１は問題の要素の測定値の、受容できる要素に関連する
所定の許容範囲に対する関係を表わす「高」、「中」、
又は「低」の出力を提供する。

インストラメンテーション増幅器２５７の出力はまたデ
ィスプレイ・データ母線２６２ヘアナログ→デイジタル
変換器２６３を介して供給される。この変換器２６３は
中央処理装置から制御可能な切換え装置２６４を介して
インストラメンテーション増幅器２５７の直接出力かＲ
ＭＳ−ＤＣ変換器２６５の出力を供給される。スイッチ
２６４はまた、電源電流測定のために前述の試験抵抗２
５６を横切って得られる電圧Ｖ１　を表わす信号を受け
るように接続されている。

デジタル→アナログ変換器２６７は負の電源電圧Ｖ−が
２路スイツチ２６８を介してマルチプレクサ２５１の基
準端子２３６′に選択的に加えられるのを可能にする。

Ｄ→Ａ変換器２６γと２路スイツチ２６８は本自動試験
装置の中央処理装置から制御可能である。

第１９図は、本発明による自動試験装置とＭＤＡモジュ
ールの組み合せの略示であって、この発明性ある組み合
せの下に存在する思想の理解に有用である。上述のマル
チプレクサ２５１は複数の測定節点１．２．３・・・Ｎ
及び制御端子選択入力母線２４０’、２４１’、及び前
述の電源、基準（接地点１及び２個の測定節点２３５’
、２３６’及び２３９′を提供するように示されている
。２０と示され、更に詳しくは第１８図に関して記載し
た測定装置は、測定型式（例えば、電圧刺激、電流刺激
、周波数刺激ｊ、使用される任意の刺激パルスの期間、
任意の測定が実施されるべき期間、及び測定された値と
比較されるべき高及び低のスレッショルドに関し装置の
中央処理装置（図示せず）からの入力データに応答し、
そして、ある要素に関して行なわれた測定の結果として
測定値出力とその要素の状態表示を提供できる。

種々の特定装置がここに記載され添付図で示されたが、
これらの特定装置は単に典型的なものであり、そして、
１組の標準的なモジュールからの適当なインクフェイス
・モジュールの選択によりユーザの特定目的に適うよう
にユーザにモジュール的自動試験装置を構成できるよう
にさせる能力をもつ該自動試験装置を提供することであ
る本発明の一般的な範囲から逸脱せずに種々の変形及び
変更がなし得るということは当業者に明らかであろう。

標準的なインタフェイス・モジュールが、得られず、又
は所望の用途に適さない場合には、標準的なプロトタイ
ピング盤のインタフェイス・モジュールは有限量のすで
に設置した回路を有してユーザに彼自身のモジュールを
容易な用途設置の開始点から設計して装置のバックプレ
インの信号構造の中へ形成できるようにする。

本装置は、例えば、適切なときは動作されるプリセット
・スケール・ファクタのソフトウェア制御分圧器による
などして範囲外の検出変数を処理するための装置を含む
ように変形することができる。このような装置は、直接
的及び光学的に離隔される入力／出力線と関連して設は
得る。

【図面の簡単な説明】

第１Ａ図は、本発明による自動試験装置のコントローラ
部のブロック線図であり、第１Ｂ図は、第１Ａ図の自動
試験装置のインタフェイス構成及びデータ・バス構成を
示すブロック線図であり、 第２図は、５ＹＮＣ信号発生用の典型的な”装置を示す
回路の略図であり、 第３図は自動試験装置内に任意の時に設けられるインタ
フェイス・モジュールを識別してシステム・バックプレ
イン内のそのインタフェイス・モジュールの場所を表示
する手段を示す回路図であり、 第４図は、該自動試験装置内へ所望に応じて１個又はそ
れ以上組み込み得る典型的な関数発生器のブロック線図
であり、 第５Ａ、５Ｂ及び５Ｃ図は、特徴解析及び変化計数の使
用により信号確認のため該自動試験装置に使用できる代
替技術をブロック線図で示し、 第６Ａ１６Ｂ及び６Ｃ図は、第５Ａ、５Ｂ−及び５０図
の装置と使用できる好適な特徴解析シフト・レジスタ装
置を示す図であり、第７図は、該自動試験内へ組みこみ
得る典型的な周波数力ランチング／タイミング・モジュ
ールのブロック線図であり、 第８図は特徴解析周波数測定モジュールの典型的な実施
例を示す回路の略図であり、第９図は、該自動試験装置
内へ組み込み得る典型的なシーケンス・エミュレータ・
モジュールのブロック線図であり、 第１０図は、第９図のシーケンス・エミュレータ・モジ
ュールのサイクル時間の略図であり、 第１ＬＡ及びＩＩＢ図は、第９図のシーケンス・エミュ
レータ・モジュールになし得る変形例を示す図であり、 第１．２　Ａ〜１２Ｄ図は主エミュレータと数個の従エ
ミュレータを含み、この従エミュレータの各々が該自動
試験装置のモジ五−ルを含み、第１２Ａ図は、エミュレ
ータ・サブシステム用の概略の配置図、第１２Ｂ図は該
エミュレータ・サブシステムに設けられたＲ’ＡＭ内の
データの組立てを示し、第１２Ｃ図は、該サブシステム
の主エミュレータを示し、そして第１２Ｄ図は該サブシ
ステムの従エミュレータを示す図であり、 第１３図は、パッチ切換えリレー・マトリクス・モジュ
ールの略図であり、 第１４図は該自動試験装置と使用できる能動ジク装置の
略図であり、 第１５Ａ及び１５Ｂ図は第１４図の能動ジグの動作原理
のいくつかを示す等価回路図であり、 第１６図は第１Ａ及び１８図の自動試験装置と使用でき
る製造欠陥解析器モジュールの切換え回路網の略図であ
り、 第１７図は第１６図の切換え回路網のより詳細な図であ
り、 第１８図は典型的な製造欠陥解析器モジュールの回路の
略図であり、そして 第１９図は該製造欠陥解析器モジュールが該自動試験装
置と接続されるかを示す図である。 〔主要部分の符号の説明〕 １・・・マイクロプロセッサ、 ２・・・ダイナミックＲＡＭ、 １・・グラフィック、 ８　・ライトペン、 ９・・スピーチ合成モジュール、 ２１　・プログラム可能な波形発生器。 ２２−アナログ関数発生器、 ２３　アナログ刺激／応答、 ２４・特徴解析及び周波数測定、 ２５　・可変スレッショルド／レベル、２６・離隔論理
デジタルＩ１０． ２７　主エミュレータ、 ２７′・・・従エミュレータ、 ２８・リレー・マトリクス／ランチ、 ２９・・・プローブ・インタフェイス、２３′・・アナ
ログ刺激応答拡大。 ４々・！ １味１柁１）イ Ｆ／！Ｉｊ 打′）擬 イ′昧 ｌ夛５ １ 一一一−１ ｆ“″′夕３ＡＭ　暢（３１，７トン ７ｇツノ １０デＪぐ゛ス 手続補正書 昭和６０年　２月１９日 特許庁長官志賀　学殿 １・事件０表示昭和５９年特許願第２４９４２９号２、
発明の名称 電子回路試験用の自動試験装置 ３　補正をする者 事件との関係　特許出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 １、　プログラム可能なコントローラ、及ヒ［択された
   回路試験動作の実施時に前記コントローラにより制御さ
   れるよう分離可能な仕方で前記コントローラと組み合さ
   れた少なくとも１個のインタフェース・モジュールとを
   有し、前記コントローラは複数のインタフェイス・モジ
   ュール接続場所を有し、この各インタフェース・モジュ
   ール接続場所が前記コントローラにより動作される複数
   のインタフェース・モジュール型の任意の１つを受ける
   ことができるようになっており、更に、前記コントロー
   ラは、前記インタフェース・モジュール接続場所のいス
   レかに受けられるインタフェース・モジュールの型をそ
   の機能上の能力について前記コントローラに決定させる
   ことを可能にするだめの、前記コントローラ内と前記イ
   ンタフェイス・モジュール内に設けられた決定可能手段
   を有することを特徴とする電子回路試験用の自動試験装
   置。 ２、特許請求の範囲第１項記載の自動試験装置であって
   、前記コントローラがマイクロコンピュータを有し、そ
   して、共用される供給源装置内に前記複数のインタフェ
   イス・モジュール型を収容するために前記マイクロコン
   ピュータと関連づけられた母線構造を有し、この母線構
   造が前記インタフェイス・モジュール個々を制御し及び
   これらのインクフェイス・モジュールに対しデジタル・
   データをやりとりするように働くマイクロコンピュータ
   ・データ母線例々のインタフェイス・モジュール型及び
   前記複数の接続場所におけるそれらの位置が前記マイク
   ロコンピュータに知らされることを可能とするモジュー
   ル識別母線、アナログ刺激及びアナログ測定母線、及び
   本自動試験装置内の事象の同期化のため特に利用される
   複数の同期及び（又はｉデジタル共通線を有することを
   特徴とする電子回路試験用の自動試験装置。 ３゜特許請求の範囲第１項又は第２項記載の自動試験装
   置であって、前記のプログラム可能なコントローラが、
   ユーザの操作可能な多機能のキーボード装置とグラフィ
   ック装置を含むマイクロコンピュータを備えていること
   を特徴とする電子回路試験用の自動試験装置。 ４、特許請求の範囲第３項記載の自動試験装置であって
   、前記キーボード装置が複数の特別機能キーを有し、こ
   の特別機能キーの動作がソフトウェア制御下で変更可能
   であり、前記グラフィック装置がユーザに前記特別機能
   キーの現在の機能に関する表示を提供するようになって
   いることを特徴とする電子回路試験用の自動試験装置。 ５、特許請求の範囲第４項記載の自動試験装置であって
   、前記特別機能キーが各４区別上色付けされており、前
   記グラフィック装置が、各特別機能キーの現在の機能に
   ついてユーザに提供される表示内に対応して色付けられ
   た印を含むようにされているこ゛とを特徴とする電子回
   路試験用の自動試験装置。 ６、特許請求の範囲第３項乃至第５項のいずれかに記載
   の自動試験装置であって、前記グラフィック装置がライ
   ト・ペンを有し、前記マイクロコンピュータが、電子回
   路の試験に使用されるために、ユーザに信号シーケンス
   と波形を書き込ませることを可能にするようになってい
   ることを特徴とする電子回路試験用の自動試験装置。 ７、特許請求の範囲第１項乃至第６項のいずれかに記載
   の自動試験装置であって、前記決定可能手段が、前記イ
   ンタフェイス・モジュールの各々と組み合わされだ型確
   認符号手段と、前記インタフェイス・モジュール接続場
   所に受けられたインタフェイス・モジュールと組み合わ
   された前記型確認符号手段の種類を確認し、それにより
   、前記コントローラ内に、どの接続場所にどんなモジュ
   ール型が受けられているかを示すマツプを７センブルす
   るために前記インタフェイス・モジュール接続場所に質
   問をするだめの手段を有することを特徴とする電子回路
   試験用の自動試験装置。 ８、特許請求の範囲第１項乃至第７項のいずれかに記載
   の自動試験装置であって、前記インタフェイス・モジュ
   ールが、少なくとも１つの多−ビット・デジタル人力／
   出力モジュールを有し、この中で複数の信号線が、個々
   に入力として又は出力として構成可能であり、そして、
   前記のプログラム可能なコントローラの操作によりダイ
   ナミックに変更可能であることを特徴とする電子回路試
   験用の自動試験装置。 ９、特許請求の範囲第８項記載の自動試験装置であって
   、前記多−ビット・デジタル人力／出力モジュールが、
   論理１及び論理０の入力及び出力のだめのスレッショル
   ド・レベルを決定するために前記プログラム可能なコン
   トローラの操作を介してユーザにより構成可能であるこ
   とを特徴とする電子回路試験用の自動試験装置。 １０、特許請求の範囲第１項乃至第９項のいずれかに記
   載の自動試験装置であって、前記インタフェイス・モジ
   ュールが、複数の光学的に離隔された論理入力と複数の
   単極単投で離隔されたリレー・スイッチ出力を提供する
   少なくとも１つの離隔された論理デジタル人力／出力モ
   ジュールを有していることを特徴とする電子回路試験用
   の自動試験装置。 １１、特許請求の範囲第１項乃至第１０項記載の自動試
   験装置であって、前記インタフェイス・モジュールが、
   回路試験入力として使用するだめのユーザにより規定可
   能なアナログ波形を発生するだめの少なくとも１つのデ
   ジタル制量可能でプログラム可能な波形発生器モジュー
   ルを有することを特徴とする電子回路試験用の自動試験
   装置 １２、特許請求の範囲第１１項記載の自動試験装置であ
   って、前記デジタル制御可能でプログラム可能な波形発
   生器が、前記コントローラの操作によりユーザにより格
   納可能なデータ自答をもつランダム・アクセス・メモリ
   装置、ユーザにより決定可能なデジタル信号に依存して
   制御可能な可変速度クロック発生器、この可変速度クロ
   ック発生器により駆動されて前記ランダム・アクセス・
   メモリ装置へ制御入力を提供するカウンタ、前記ランダ
   ム・アクセス・メモリ装置の出力に結合されたラッチ回
   路、及びこのラッチ回路の出力に結合されユーザが決定
   可能なデジタル信号に依存して制御可能な乗倍係数を有
   する乗倍デジタル→アナログ変換器を有することを特徴
   とする電子回路試験用の自動試験装置。 １３、特許請求の範囲第１２項又は第１３項記載の自動
   試験装置であって、前記ランダム・アクセス・メモリ装
   置と並列にユーザが選択可能で、複数の所定の標準波形
   で予めプログラムされているユーザが選択可能なリード
   ・オンリ・メモリ装置が設けられていることを特徴とす
   る電子回路試験用の自動試験装置。 １４　特許請求の範囲第１２項又は第１３項記載の自動
   試験装置であって、第１と第２のカウンタが設けられて
   、この各々が前記ランダム・アクセス・メモリ装置の１
   つの動作を独立に制御することが可能であり、ユーザが
   制御可能な前記第１と第２のカウンタの設定に従って決
   定される位相関係をもつ第１と第２の信号の条件が可能
   となるようになっていることを特徴とする電子回路試験
   用の自動試験装置。 １５、特許請求の範囲第１項乃至第１４項のいずれかに
   記載の自動試験装置であって、前記インタフェイス・モ
   ジュールが少なくとも１つのアナログ刺激／応答モジュ
   ールを有することを特徴とする電子回路試験用の自動試
   験装置。 １６、特許請求の範囲第１５項記載の自動試験装置であ
   って、前記アナログ刺激／応答モジュールが、前記コン
   トローラの操作を介してユーザによりデジタル的に制御
   可能にされ、そして、複数のデジタル→アナログ及びア
   ナログ→デジタル変換器チャンネルを有していることを
   特徴とする電子回路試験用の自動試験装置。 １７、特許請求の範囲第１項乃至第１６項記載の自動試
   験装置であって、前記インタフェイス・モジュールが、
   波形解析及び信号シーケンスの認識に適する少なくとも
   １つのモジュールを有することを特徴とする電子回路試
   験用の自動試験装置。 １８、特許請求の範囲第１７項記載の自動試験装置であ
   って、前記波形解析及び信号シーケンス認識モジュール
   が、特徴解析技術、変化計数技術、及び論理結合された
   信号解析及び変化計数技術のうちの少なくとも１つを実
   行するようになっていることを特徴とする電子回路試験
   用の自動試験装置。 １９、特許請求の範囲第１８項記載の自動試験装置であ
   って、前記モジュールにより認識されるべき入来データ
   流が、特定の測定時間間隔で前記入来データ流の関数で
   ある擬似ランダム・シーケンスを発生させるに適したフ
   ィードバック・シフト・レジスタへ供給されるようにな
   っていると共に、前記入来データ流の変化に応答して記
   録されるようにしたデジタル・カウンタへ供給され、そ
   して、前記フィードバック・シフト・レジスタと前記デ
   ジタル・カウンタの出力が認識可能な特徴を構成するよ
   うに組み合わされることを特徴とする電子回路試験用の
   自動試験装置。 ２、特許請求の範囲第１９項記載の自動試験装置であっ
   て、前記フィードバック・シフト・レジスタと前記デジ
   タル・カウンタの出力が１連結（ｃｏｎｃａｔｅ　ｎａ
   ｔｉｏｎ　Ｉの方法、１ビツトづつの排他的ＯＲゲーテ
   ィングの方法、及び１ビツトづつの加算の方法の１つに
   よって組み合わされることを特徴とする電子回路試験用
   の自動試験装置。 ２、特許請求の範囲第１９項又は２０項記載の自動試験
   装置であって、前記フィードバック・シフト・レジスタ
   が安定した１又は０のデータ入力に対して最大長のシー
   ケンスを提供するようになっていることを特徴とする電
   子回路試験用の自動試験装置。 ２、特許請求の範囲第１項乃至第２１項のいずれかに記
   載の自動試験装置であって、前記モジュールが少なくと
   も１つの周波数測定モジュールを有することを特徴とす
   る電子回路試験用の自動試験装置。 ２、特許請求の範囲第２２項記載の自動試験装置であっ
   て、前記周波数測定モジュールが、設定された測定期間
   内に発生する入来の周波数信号のサイクル数のカウント
   をアセンブルするようにしたカウンタを含む周波数シフ
   ト検出器、前記カウンタの出力に直列接続きれた第１及
   び第２のラッチ、前記カウンタに累積されたカウントを
   前記第１のラッチへ移しそしてＮ（少なくとも１の整数
   ）個の測定期間ごとに１度前記第１のラッチの内容を前
   記第２のラッチへ移すだめの手段、及び前記ラッチどう
   しの内容を互いに比較して検出された差を示す出力を提
   供するだめの比較器を有することを特徴とする電子回路
   試験用の自動試験装置。 ２、特許請求の範囲第１７項記載の自動試験装置であっ
   て、前記波形解析及び信号シーケンス認識モジュールが
   、複数のデータ入力部：このデータ入力部に結合された
   クロック（ＣＬＯＣＫ　１入力マルチプレクサ、セット
   （ＳＥＴ）入力マルチプレクサ、およびリセット（ＲＥ
   ＳＥＴ）入力マルチプレクサ；前記セット（ＳＩＩＥＴ
   Ｉ入カマルチプレクサの出力に結合されたセット（５Ｅ
   Ｔ３入力と、前記リセット（ＲＫＳＥＴ　）入力マルチ
   プレクサの出力に結合されたリセット（ＲＥＳＥＴ入力
   を有する単一周期検出器：前記クロック（ＣＬＯＣＫ　
   ）入力を有しそして前記単一周期検出器の出力に結合さ
   れたエネーブル（ＥＮＡＢＬＥ）入力をもつプログラム
   可能なカウンタ：及びこのプログラム可能なカウンタの
   出力に結合されてこのプログラム可能なカウンタのエネ
   ーブル（ＥＮＡＢＬｇｌ入力に結合されたエネーブル（
   ＥＮＡＢＬＦＩ：１人力、クロック（ＣＬＯＣＫＪ入力
   、及び試験データ（ＴＥＳＴ　ＤＡＴＡｌ入力を有する
   フィードバック・シフト・レジスタを備えたことを特徴
   とする電子回路試験用の自動試験装置。 ２、特許請求の範囲第２４項記載の自動試験装置であっ
   て、エツジ極性決定ゲート手段が、前記セット＋　５Ｅ
   Ｔ）及びリセット（ＲＥＳＥＴＩ　マルチプレクサの出
   力と、前記単一周期検出器のセット（ＳＥＴ）とリセッ
   ト（ＲＥＳｇＴｌ入力との間に結合されていることを特
   徴とする電子回路試験用の自動試験装置。 ２、特許請求の範囲第２４項又は２５項記載の自動試験
   装置であって、行方不明パルス検出出力を提供する２進
   カウンタが、前記単一周期検出器からのエネーブル（Ｅ
   ＮＡＢＬＥＪ入力、前記フィードバック・シフト・レジ
   スタへのクロック（ＣＬＯＣＫ）入力、及び前記フィー
   ドバック・シフト・レジスタの試験データ（ＴＥＳＴ　
   ＤＡＴＡ）入力に接続されたクリア（ＣＬＥＡＩ入力を
   受けるように結合されていることを特徴とする電子回路
   試験用の自動試験装置。 ２、特許請求の範囲第１項乃至第２６項のいずれかに記
   載の自動試験装置であって、前記モジュールが、突然の
   リアルタイム活動ができる入力又は出力として個々に形
   成できる複数ビットのデジタル人力／出力を提供する少
   なくとも１個のリアルタイム・シーケンス・エミュレー
   タ・モジュールを有することを特徴とする電子回路試験
   用の自動試験装置。 ２、特許請求の範囲第２７項記載の自動試験装置であっ
   て、前記リアルタイム・シーケンス・エミュレータ・モ
   ジュールが、デジタル・シーケンス・コントローラ、シ
   ーケンス・ランダム・アクセス・メモリ装置及び前記デ
   ジタル・シーケンス・コントローラに対する循環データ
   路内の関連するラッチ、制御ランダム・アクセス・メモ
   リ装置、データ・ランダム・アクセス・メモリ装置、前
   記ランダム・アクセス・メモリ装置（複数）へデータを
   格納し、これらからデータを検索するための手段、前記
   制御ランダム・アクセス・メモリ装置と関連させられた
   第２のラッチ、前記データ・ランダム・アクセス・メモ
   リ装置と関連させられた第３のラッチ、データ線への出
   力として前記第１のラッチの出力を条件づけるよう動作
   可能な第１のゲート装置、前記データ線からのデータが
   前記データ・ランダム・アクセス・メモリ装置と前記第
   ３のラッチへ書きこまれるのを可能にするよう動作可能
   な第２のゲート装置、及び前記第２のラッチからの出力
   に依存して前記ゲート装置の状態を決定するだめの方向
   制御論理手段を有し、前記制御及びデータ・ランダム・
   アクセス・メモリ装置の動作を決定するために前記シー
   ケンス・コントローラがランダム・アクセス・メモリ装
   置のアドレスを前記制御及びデータ・ランダム・アクセ
   ス・メモリ装置へ提供するようになっていることを特徴
   とする電子回路試験用の自動試験装置。 ２、特許請求の範囲第２８項記載の自動試験装置であっ
   て、前記第３のラッチにより出力されたデータを前記デ
   ータ線から入来するデータと比較する手段が設けられて
   いて入力から期待されたデータに対応するデータが前記
   データ・ランダム・アクセス・メモリ装置へ格納され、
   そして実際の入来データと比較のため、そこから前記第
   ３のラッチへ格納され、前記比較手段の出力はそれによ
   って前記実際と期待のデータ間の関係を示すようになっ
   ていることを特徴とする電子回路試験用の自動試験装置
   。 ３０、特許請求の範囲第２９項記載の自動試験装置であ
   って、前記比較手段の出力が前記データーランダム・ア
   クセス・メモリ装置への入力として結合されてその中で
   回路試験の成功又は失敗を示す特徴マトリクスをアセン
   ブルすることを特徴とする電子回路試験用の自動試験装
   置。 ３１、特許請求の範囲第２７項に記載の自動試験装置で
   あって、前記エミュレータ・モジュールが、主エミュレ
   ータと、この主エミュレータにより制御される複数の従
   エミュレータを有し、前記主エミュレータが、所定数ま
   での従エミュレータ用の制御回路を有し、前記従エミュ
   レータが各々ＲＡＭに支持された複数のデジタル人力／
   出力線を有し、この各々が入力、出力状態間をダイナミ
   ックに交換できることを特徴とする電子回路試験用の自
   動試験装置。 ３２、特許請求の範囲第３１項記載の自動試験装置であ
   って、従エミュレータの各々のデジタル人力／出力線が
   、試験刺激データ・パターンを提供するだめの刺激ＲＡ
   Ｍ、試験下のユニットからの応答を集めるための応答Ｒ
   ＡＭ、及び前記のそれぞれの線の読取及書き込み状態を
   決定するための方向制御ＲＡＭにより支援されているこ
   とを特徴とする電子回路試験用の自動試験装置。 ３３、特許請求の範囲第３２項記載の自動試験装置であ
   って、前記従エミュレータ・モジュールが更に、試験下
   のユニットから受けられたデータとそれぞれの刺激ＲＡ
   Ｍから送られたデータとの差の検出の少なくとも１つを
   行ない、そして前記従エミュレータ人力／出力線のデー
   タ・パターンを少なくとも１つの所定のデータ・パター
   ンと比軸するだめの比較器を有することを特徴とする電
   子回路試験用の自動試験装置。 ３４　特許請求の範囲第１項乃至第３３項のいずれかに
   記載の自動試験装置であって、前記モジュールが、測定
   及び刺激の目的のため、試験下のユニットの選択された
   回路節点が、選択的に接続されることを可能にする少な
   くとも１つの切換モジュールを有していることを特徴と
   する電子回路試験用の自動試験装置。 ３５、％許請求の範囲第１項乃至第３４項のいずれかに
   記載の自動試験装置であって、前記モジュールが、型床
   型の試験ジグにより試験下のユニットへ接続され乞食な
   くとも１つの能動ジグ・インタフェイス・モジュールを
   含み、この能動ジグ・インタフェイス・モジュールが試
   験下の回路節点を゛測定線、刺激線及び基準線のそれぞ
   れへ結合するだめの複数の制御可能なスイッチを有して
   いることを特徴とする電子回路試験用の自動試験装置。 ３６、特許請求の範囲第１項乃至第３５項のいずれかに
   記載の自動試験装置であって、前記モジュールの少なく
   とも１つが、プリント回路盤上の素子の生存能力を試験
   するための製造欠陥解析器モジュールを有し、前記モジ
   ュールが双方向電流導通切換え回路網を有し、その各々
   が試験下のプリント回路盤の節点へ接続される試験点で
   あって前記切換え回路網のそれぞれの制御によって刺激
   源か基準電位へ、そして同時にまた測定装置の対応入力
   点に接続可能な試験点を規定することを特徴とする電子
   回路試験用の自動試験装置。 ３７、特許請求の範囲第３６項記載の自動試験装置であ
   って、前記切換回路網が各々４個の双方向電流導通アナ
   ログ・スイッチを有し、このスイッチの各々が、自体の
   電流導通状態を決定するために入力が加えられる制御電
   極を有し、前記スイッチのうちの第１のものが、刺激源
   端子とそれぞれの試験点との間にその電流導通路を接続
   しており、その制御電極が第１の選択端子に接続され、
   前記スイッチのうちの第２のものが前記試験点と基準電
   位端子との間にその電流導通路を接続しており、その制
   御電極が第２の選択端子に接続され、前記スイッチのう
   ちの第３のものが前記試験点と第１の測定端子との間に
   その電流導通路を接続しており、その制御電極が第３の
   選択端子に接続され、そして、前記スイッチのうちの第
   ４のものが前記試験点と第２の測定端子との間にその電
   流導通路を接続しており、その制御電極が第４の選択端
   子に接続されていることを特徴とする電子回路試験用の
   自動試験装置。 ３８、特許請求の範囲第３７項記載の自動試験装置であ
   って、前記第１と第３の選択端子が共に接続されている
   ととを特徴とする電子回路試験用の自動試験装置。 ３９、特許請求の範囲第３７項又は第３８項記載の自動
   試験装置であって、前記スイッチが各々双方向アナログ
   伝送ゲートを有することを特徴とする電子回路試験用の
   自動試験装置。 ４０　特許請求の範囲第１項乃至第７項のいずれかによ
   る自動試験装置と使用されるモジュールであって、特許
   請求の範囲第８項乃至第３９項のいずれかに記載のモジ
   ュール。 ４１、コンピユータ化した試験監視及び（又はン測定装
   置の動作の中に組みこまれる、該試験監視及び（又は）
   測定装置の中へ特定の信号シーケンス及び（又は）波形
   を表わすデータを記入する方法であって、必要な信号シ
   ーケンス及び（又は）波形のユーザによる手動表示に応
   答してコンピュータ又はマイクロプロセッサへ対応のデ
   ータ入力を発生させる手段（このような手段は例えばラ
   イトペン及びコンピュータ・グラフィック装置を有する
   ンを使用することを特徴とするデータを記入する方法。 ４２、試験プログラムに含まれるようにコンピュータへ
   の特定の信号シーケンス及び（又は］波形をユーザに記
   述させるのを可能にするだめに該コンピュータのグラフ
   ィック装置と共にライトペンの使用を含む、電気装置、
   計器、回路又は素子用の試験プログラムを組み立てる方
   法。 ４３　特許請求の範囲第１項乃至第３９項のいずれかに
   記載の自動試験装置であって、例えば、システム・ソフ
   トウェアにより制御されるシーケンスで検出されるべき
   次の点の指定のような装置情報のユーザに対する表示の
   だめの一体の表示装置を含む、１個又はそれ以上の信号
   測定及び（又はｊ注入プローブと協働する電子回路試験
   用の自動試験装置。 ４４　特許請求の範囲第１項乃至第３９項及び第４３項
   のいずれかに記載の自動試験装置であって、この装置の
   動作において、この装置のユーザに対して、この装置が
   、試験下のユニットに対し必要なインタフェイスを作り
   、そして必要な試験プログラムを定義するに必要な操作
   を介して該ユーザを案内するようにする、質問と答によ
   る仕方で得られる、一連の指示を提供するようにしたと
   とを特徴とする電子回路試験用の自動試験装置。 ４５、特許請求の範囲第２７項に記載の自動試験装置で
   あって、前記シーケンス・エミュレータ・モジュールが
   、マイクロプロセッサエミュレーション・データと、エ
   ミュレートされるべきマイクロプロセッサのデータ転送
   指示を定義するマイクロ−インストラクション・コード
   を記憶するだめのランダム・アクセス・メモリ装置を有
   することを特徴とする電子回路試験用の自動試験袋　：
   置。 ４６　特許請求の範囲第４５項記載の自動試験装置であ
   って、前記ランダム・アクセス・メモリ装置が、刺激、
   応答及び方向制御ＲＡＭを有し、前記マイクロ−インス
   トラクション・コードが、それぞれのエミュレーション
   に必要なシーケンスで個々の信号線の状態を定義するた
   めに前記ＲＡＭに記憶した一連のパターンを含むことを
   特徴とする電子回路試験用の自動試験装置。