JPS5894021U - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS5894021U JPS5894021U JP18690081U JP18690081U JPS5894021U JP S5894021 U JPS5894021 U JP S5894021U JP 18690081 U JP18690081 U JP 18690081U JP 18690081 U JP18690081 U JP 18690081U JP S5894021 U JPS5894021 U JP S5894021U
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- output
- setting
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例の要部ブロック図、第2図は
そのタイミング図である。 1〜23・・・・・・ステート信号発生側御用ゲート群
、 24.25・・・・・・フリップ−フロップ、
26.30・・・・・・レジスタ内容読出し制御ゲート
群、31・・・・・・レジスタA132・・・・・・レ
ジスタB133・・・・・・外部データバス、34・・
・・・・内部データバス。
そのタイミング図である。 1〜23・・・・・・ステート信号発生側御用ゲート群
、 24.25・・・・・・フリップ−フロップ、
26.30・・・・・・レジスタ内容読出し制御ゲート
群、31・・・・・・レジスタA132・・・・・・レ
ジスタB133・・・・・・外部データバス、34・・
・・・・内部データバス。
Claims (1)
- セット/リセットすることが可能なフリップ・フロップ
と、このフリップ・フロップの出力状態に応じて処理実
行期間を制御する手段とを有し、前記フリップ・フロッ
プをセットすることによってその出力により長い処理実
行期間を設定し、リセットすることによってその出力に
より短い処理実行期間を設定するようにしたことを特徴
とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18690081U JPS5894021U (ja) | 1981-12-15 | 1981-12-15 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18690081U JPS5894021U (ja) | 1981-12-15 | 1981-12-15 | マイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5894021U true JPS5894021U (ja) | 1983-06-25 |
Family
ID=30102708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18690081U Pending JPS5894021U (ja) | 1981-12-15 | 1981-12-15 | マイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5894021U (ja) |
-
1981
- 1981-12-15 JP JP18690081U patent/JPS5894021U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5894021U (ja) | マイクロコンピユ−タ | |
JPS6119860U (ja) | 外部信号計数装置 | |
JPS5923854U (ja) | マイクロコンピユ−タのインタラプト回路 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS5851352U (ja) | アナログ入力コントロ−ラ | |
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS5984627U (ja) | 電子計算機に内蔵されたインタ−バルタイマ | |
JPS6095653U (ja) | デ−タバス制御装置 | |
JPS61653U (ja) | Dma転送回路 | |
JPS59122626U (ja) | 読取制御装置 | |
JPS5940901U (ja) | 制御出力回路 | |
JPS58129554U (ja) | メモリマツプ式i/oを有するデ−タ処理装置 | |
JPS6117891U (ja) | インバ−タの制御装置 | |
JPS601037U (ja) | 二者択一回路 | |
JPS5933544U (ja) | カウンタ−読み込み回路 | |
JPS5897661U (ja) | メモリ制御装置 | |
JPS58107633U (ja) | 出力回路 | |
JPS5928736U (ja) | マイクロコンピユ−タの割込処理確認表示回路 | |
JPS61164551U (ja) | ||
JPS5948137U (ja) | フリツプフロツプ回路 | |
JPH0210633U (ja) | ||
JPS5978595U (ja) | メモリ−ストツプ回路 | |
JPS59182756U (ja) | マイクロコンピユ−タ |