JPS6130148U - 共有メモリつきマルチプロセツサ - Google Patents

共有メモリつきマルチプロセツサ

Info

Publication number
JPS6130148U
JPS6130148U JP11232784U JP11232784U JPS6130148U JP S6130148 U JPS6130148 U JP S6130148U JP 11232784 U JP11232784 U JP 11232784U JP 11232784 U JP11232784 U JP 11232784U JP S6130148 U JPS6130148 U JP S6130148U
Authority
JP
Japan
Prior art keywords
processor
slave
master
bus control
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11232784U
Other languages
English (en)
Other versions
JPH0215152Y2 (ja
Inventor
恭之 安間
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP11232784U priority Critical patent/JPS6130148U/ja
Publication of JPS6130148U publication Critical patent/JPS6130148U/ja
Application granted granted Critical
Publication of JPH0215152Y2 publication Critical patent/JPH0215152Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例のブロック図、第２図は第１
図における主従プロセッサのメモリ配置図である。 図において、１・・・・・・主プロセッサ、２・晶・・
バスコントローラ、３・・…・従フロセッサ、４・・・
・・・主メッセージレジスタ、、５・・・・・・従メッ
セージレジスタ、６，８・・・・・・（メモリ）スイッ
チ回路、７，９・・・・・・共有メモリ、１０・・・・
・・固有メモリ、１１・・・・・・主バス、１２・・・
・・・メモリバス、でアル。

Claims (1)

    【実用新案登録請求の範囲】
  1. 主プロセッサと、この主プロセッサの指令によって動作
    する従プロセッサと、これら主従プロセッサの間のバス
    人出力をデコードするバス制御回路と、このバス制御回
    路の出力によらて前記主プロセッサから前記従プロセッ
    サへおよびこの従フロセッサから主プロセッサへの各メ
    ッセージを一時保持するレジスタと、前記主および従プ
    ロセッサの各メモリのうち各機能ごとに分割して共有き
    れうるメモリ領域からなる共有メモリと、この共有メモ
    リと前記主あるいは従プロセッサとの接続を前記バス制
    御部からの指令によって切換えるメモリスインチ回路と
    を含む共有メモリつきマルチプロセッサ。
JP11232784U 1984-07-24 1984-07-24 共有メモリつきマルチプロセツサ Granted JPS6130148U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11232784U JPS6130148U (ja) 1984-07-24 1984-07-24 共有メモリつきマルチプロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11232784U JPS6130148U (ja) 1984-07-24 1984-07-24 共有メモリつきマルチプロセツサ

Publications (2)

Publication Number Publication Date
JPS6130148U true JPS6130148U (ja) 1986-02-22
JPH0215152Y2 JPH0215152Y2 (ja) 1990-04-24

Family

ID=30671389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11232784U Granted JPS6130148U (ja) 1984-07-24 1984-07-24 共有メモリつきマルチプロセツサ

Country Status (1)

Country Link
JP (1) JPS6130148U (ja)

Also Published As

Publication number Publication date
JPH0215152Y2 (ja) 1990-04-24

Similar Documents

Publication Publication Date Title
JPS6130148U (ja) 共有メモリつきマルチプロセツサ
JPS6392971U (ja)
JPS618354U (ja) ダイレクトメモリアクセス装置
JPS6184953U (ja)
JPS59134804U (ja) シ−ケンス制御装置におけるシ−ケンス演算回路
JPS63179548U (ja)
JPS6353152U (ja)
JPS60148648U (ja) デユアル・プロセツサ・システムにおける共有メモリの制御回路
JPS6087050U (ja) デ−タ転送制御装置
JPH01138143U (ja)
JPS6353151U (ja)
JPS618353U (ja) Ｄｍａデ−タ伝送路つきマイクロコンピユ−タ
JPS6214536U (ja)
JPS62192449U (ja)
JPH0466646U (ja)
JPS6399945U (ja)
JPS61120949U (ja)
JPS58176231U (ja) 操作制御装置
JPS6065843U (ja) メモリアドレス拡張回路
JPS63139647U (ja)
JPS60107896U (ja) 表示メモリ制御回路
JPH0161754U (ja)
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路
JPS6141044U (ja) 車両用負荷の制御装置
JPS6392970U (ja)