JPS6457537U - - Google Patents
Info
- Publication number
- JPS6457537U JPS6457537U JP15063587U JP15063587U JPS6457537U JP S6457537 U JPS6457537 U JP S6457537U JP 15063587 U JP15063587 U JP 15063587U JP 15063587 U JP15063587 U JP 15063587U JP S6457537 U JPS6457537 U JP S6457537U
- Authority
- JP
- Japan
- Prior art keywords
- data
- random access
- access memories
- circuit
- majority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 9
- 239000000872 buffer Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図はこの考案の一実施例による記憶回路を
示す図、第２図は従来の実施例を示す図である。 １ａは第１のＲＡＭ、１ｂは第２のＲＡＭ、１
ｃは第３のＲＡＭ、２は多数決回路、３はラツチ
回路、４は不一致検出回路、５はセレクタ、６は
トライステート・バツフア、６ａは第１のトライ
ステート・バツフア、６ｂは第２のトライステー
ト・バツフア、６ｃは第３のトライステート・バ
ツフア、７ａは第１のゲート回路、７ｂは第２の
ゲート回路、７ｃは第３のゲート回路である。図
中、同一符号は同一又は相当部分を示す。
示す図、第２図は従来の実施例を示す図である。 １ａは第１のＲＡＭ、１ｂは第２のＲＡＭ、１
ｃは第３のＲＡＭ、２は多数決回路、３はラツチ
回路、４は不一致検出回路、５はセレクタ、６は
トライステート・バツフア、６ａは第１のトライ
ステート・バツフア、６ｂは第２のトライステー
ト・バツフア、６ｃは第３のトライステート・バ
ツフア、７ａは第１のゲート回路、７ｂは第２の
ゲート回路、７ｃは第３のゲート回路である。図
中、同一符号は同一又は相当部分を示す。
Claims (1)
- 並列動作する第１、第２及び第３のランダム・
アクセス・メモリと、前記第１、第２及び第３の
ランダム・アクセス・メモリのそれぞれのデータ
・バスに書込みデータを供給する第１、第２及び
第３のトライステート・バツフアと、前記第１、
第２及び第３のランダム・アクセス・メモリより
読出されるデータを一定期間保持するラツチ回路
と、そのラツチ回路を介して与えられる前記第１
、第２及び第３のランダム・アクセス・メモリの
読出しデータを２ｏｕｔ ｏｆ３方式による多数
決演算を行う多数決回路と、この多数決回路の出
力データと初期書込みデータのいずれかを選択し
、前記第１、第２及び第３のトライステート・バ
ツフアに出力するセレクタと、前記ラツチ回路を
介して与えられる第１、第２及び第３のランダム
・アクセス・メモリのいずれか１系統のデータが
他の２系統のデータと異なつている場合、その異
なつたデータの出力源であるランダム・アクセス
・メモリを識別する不一致検出回路と、この不一
致検出回路より出力される不一致系統識別信号に
より前記第１、第２及び第３のランダム・アクセ
ス・メモリに対してそれぞれ再書込み信号を発生
する第１、第２及び第３のゲート回路とを備えた
記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15063587U JPS6457537U (ja) | 1987-10-01 | 1987-10-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15063587U JPS6457537U (ja) | 1987-10-01 | 1987-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6457537U true JPS6457537U (ja) | 1989-04-10 |
Family
ID=31423954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15063587U Pending JPS6457537U (ja) | 1987-10-01 | 1987-10-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6457537U (ja) |
-
1987
- 1987-10-01 JP JP15063587U patent/JPS6457537U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6457537U (ja) | ||
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPS5942640U (ja) | フリツプフロツプ回路 | |
| JPS6214536U (ja) | ||
| JPH0270252U (ja) | ||
| JPS60642U (ja) | 入出力制御装置 | |
| JPS63163541U (ja) | ||
| JPS60135941U (ja) | 出力デ−タ反転可能回路素子 | |
| JPH03119202U (ja) | ||
| JPS6392970U (ja) | ||
| JPH0433146U (ja) | ||
| JPH022751U (ja) | ||
| JPH0277752U (ja) | ||
| JPH01162200U (ja) | ||
| JPS62137795A (ja) | 半導体記憶装置 | |
| JPS6020651U (ja) | 画像表示制御装置 | |
| JPS5890596U (ja) | ダイナミツクメモリボ−ド | |
| JPS6010335U (ja) | インタフエ−ス回路 | |
| JPS63250760A (ja) | デ−タ転送制御方式 | |
| JPH07121429A (ja) | デュアルポートメモリ回路 | |
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS6439536U (ja) | ||
| JPH02123799U (ja) | ||
| JPH0734191B2 (ja) | バス制御回路 |