JPS5890596U - ダイナミツクメモリボ−ド - Google Patents

ダイナミツクメモリボ−ド

Info

Publication number
JPS5890596U
JPS5890596U JP18536581U JP18536581U JPS5890596U JP S5890596 U JPS5890596 U JP S5890596U JP 18536581 U JP18536581 U JP 18536581U JP 18536581 U JP18536581 U JP 18536581U JP S5890596 U JPS5890596 U JP S5890596U
Authority
JP
Japan
Prior art keywords
input
memory board
dynamic memory
inputs
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18536581U
Other languages
English (en)
Other versions
JPH0135360Y2 (ja
Inventor
江島　秀二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP18536581U priority Critical patent/JPS5890596U/ja
Publication of JPS5890596U publication Critical patent/JPS5890596U/ja
Application granted granted Critical
Publication of JPH0135360Y2 publication Critical patent/JPH0135360Y2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案によるダイナミックメモリボードを使用
したシステムの一例を示すブロック図、第２ａ図は本考
案の一実施例を示す要部ブロック図、同図すは同上に用
いたデコーダの真理値表、第３図は同上のメモリブロッ
クのブロック図である。 １・・・メモリブロック選択用デコーダ、１０１〜１０
４・・・第１のゲート群、２０１〜２０４・・・プルア
ップ抵抗、３０１〜３０４・・・第２のゲート群、４０
１〜４０８・・・ダイナミックメモリＩＣ，ＳＷ・・・
スイッチ、Ｍ１〜Ｍ、・・・メモリブロックである。

Claims (1)

    【実用新案登録請求の範囲】
  1. メモリブロック選択用デコーダの各出力を一方の入力と
    し他方の入力に低レベル又は高レベルの電圧を選択して
    与えるスイッチを接続して肉入力の論理積によりそれぞ
    れ対応するメモリブロックをイネーブルする第１のゲー
    ト群と、上記各スイッチ出力を一方の入力としＲＡＳ信
    号を他方の入力として肉入力の論理積によりそれぞれ対
    応するメモリブロックのリフレッシュを行う第２のゲー
    ト群を設けたことを特徴とするダイナミックメモリボー
    ド。
JP18536581U 1981-12-11 1981-12-11 ダイナミツクメモリボ−ド Granted JPS5890596U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18536581U JPS5890596U (ja) 1981-12-11 1981-12-11 ダイナミツクメモリボ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18536581U JPS5890596U (ja) 1981-12-11 1981-12-11 ダイナミツクメモリボ−ド

Publications (2)

Publication Number Publication Date
JPS5890596U true JPS5890596U (ja) 1983-06-18
JPH0135360Y2 JPH0135360Y2 (ja) 1989-10-27

Family

ID=29986346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18536581U Granted JPS5890596U (ja) 1981-12-11 1981-12-11 ダイナミツクメモリボ−ド

Country Status (1)

Country Link
JP (1) JPS5890596U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998041921A1 (en) * 1997-03-17 1998-09-24 Hitachi Ltd. Microprocessor and data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998041921A1 (en) * 1997-03-17 1998-09-24 Hitachi Ltd. Microprocessor and data processing system

Also Published As

Publication number Publication date
JPH0135360Y2 (ja) 1989-10-27

Similar Documents

Publication Publication Date Title
JPS5890596U (ja) ダイナミツクメモリボ−ド
JPS6120295A (ja) アドレス制御用集積回路
JPS6133149U (ja) 誤り情報除去装置
JPS59177240U (ja) 出力回路
JPS59147234U (ja) デジタル制御装置
JPS6056278U (ja) 入力レベル信号の比較回路
JPH0270252U (ja)
JPS58131494U (ja) インタ−フエ−ス回路
JPS5995500U (ja) 記憶装置
JPH022751U (ja)
JPS5915135U (ja) 入力デ−タ検査装置
JPS60170850U (ja) デ−タバツフア
JPS5859386U (ja) 相順切替え装置
JPS6457537U (ja)
JPS6025281U (ja) ミキシング回路
JPS6095609U (ja) 制御回路装置
JPS59151383U (ja) 操作卓
JPS60120366U (ja) 騒音計
JPS6392970U (ja)
JPS6112105U (ja) 表示装置
JPS5846193U (ja) 論理入力回路
JPS601081U (ja) モニタ−切換回路
JPS6034644U (ja) 電子装置
JPS58138146U (ja) シリアルデ−タ入力装置
JPS6065804U (ja) 制御信号出力回路