JPH048037A - 多相データバス送信制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多相データバスへデータを送信する場合の送信制御回路
に関し、 効率よく大容量の情報伝送を行える多相データバス送信
制御回路を提供することを目的とし、多相の送信データ
を多相送信データバスを介して伝送する装置において、
各相の送信データバスにそれぞれ対応して設けられた複
数のバッファメモリと、該複数のバッファメモリに対し
て、データ蓄積量を監視して、予め定められた優先順位
に従って、蓄積量の最も少ないものを選択して送信デー
タを蓄積する書込み制御部と、いずれかのバッファメモ
リに対するデータ蓄積量が所定値に達したとき、対応す
る送信データバスに対する送信要求を出力する送信要求
生成部と、送信データバスに対する送信許可があったと
き、対応するバッファメモリからデータを読み出して対
応する送信データバスへ送出させる読出し制御部とを設
け、送信データを前記複数相の送信データバスに対して
個別にまたは複数相に同時に送信することによって構成
する。

〔産業上の利用分野〕

本発明は、多相データバスへデータを送信する場合の送
信制御回路に係り、特に多相データバスへのデータ同時
送信時における制御を簡略化した多相データバス送信制
御回路に関するものである。

高度情報化社会の発展に伴って、通信におけるデータ量
は急速に増加している。このような通信データ量の増大
に対して、既存の通信システムによって、効率のよい、
大容量の情報伝送を行うことが要求されている。

このため、多相データバスへの同時送信を行うことによ
って、大容量の情報伝送が可能となるが、このような情
報伝送を効率よく、実現できるようにすることが要望さ
れる。

〔従来の技術〕

第４図は、従来の多相データバス送信制御回路の回路構
成を示したものである。同図において、１１はバッファ
メモリ、１２はバッファメモリ１１に対する書込み制御
部、１３はバッファメモリ１１に対する読出し制御部、
１４は送信先に対する送信要求生成部、１５．１６はデ
ータバッファ、１７．１８は送信データバスである。

第４図に示された多相データバス送信制御回路において
は、バッファメモリ１１に対し、書込み制御部１２から
ライトクロックを与えることによって、送信データを蓄
積したのち、送信要求生成部１４から送信先に対し、送
信データバス１７または１８に対応する送信要求＃０ま
たは送信要求＃１を送出する。

そして送信先から、送信データバス１７または１８に対
応する送信許可＃０または送信許可＃１が送られてきた
とき、読出し制御部１３から、バッファメモリ１１に対
しリードクロックを与えるとともに、送信データバス１
７または１８に対応する、データバッファ１５または１
６を動作可能にすることによって、バッファメモリ１１
から読み出された１相分のデータを、送信許可された相
の送信データバスを介して、送信データとは異なる速度
で送信先へ送出する。

このように、従来の多相データバス送信制御回路におい
ては、１相のバッファメモリに蓄積したデータを速度変
換して、＃０または＃１の１相の送信データバスのみを
使用して送信するため、常に、最大１相分の帯域しか送
信することができない。

〔発明が解決しようとする課題〕

このように従来の多相データバス送信制御回路において
は、１相のバッファメモリに蓄積したデータを速度変換
して、１相のバスを使用して送信するため、ｌ相分以上
の帯域のデータを送信することはできず、従って既存の
通信システムに収容することができないという問題があ
った。

本発明はこのような従来技術の課題を解決しようとする
ものであって、必要な帯域のデータ量に応じて、バッフ
ァメモリを相数分使用し、バッファメモリの蓄積数を監
視しながら、バッファメモリの書込みを行い、送信許可
に従い各送信データバスに、相個別または同時にバッフ
ァメモリから読出して送信することによって、効率よく
大容量の情報伝送を行うことができる多相データバス送
信制御回路を提供することを目的としている。

〔課題を解決するための手段〕

本発明は第１図にその原理的構成を示すように、多相の
送信データを多相送信データバス８，９を介して伝送す
る装置において、複数のバッファメモリ１．２と、書込
み制御部３と、送信要求生成部５と、読出し制御部４と
を設けることによって、送信データを複数相の送信デー
タバス８．９に対して、個別にまたは複数相に同時に送
信することができるようにしたものである。

ここで複数のバッファメモリ１．２は、各相の送信デー
タバス８．９にそれぞれ対応して設けられるものである
。書込み制御部３は、複数のバッファメモリ１．２に対
して、データ蓄積量を監視して、予め定められた優先順
位に従って、蓄積量の最も少ないものを選択して送信デ
ータを蓄積する。そして送信要求生成部５は、いずれか
のバッファメモリ１，２に対するデータ蓄積量が所定値
に達したとき、対応する送信データバス８，９に対する
送信要求を出力する。また読出し制御部４は、送信デー
タバス８．９に対する送信許可があったとき、対応する
バッファメモリ１，２からデータを読み出して対応する
送信データバス８．９へ送出させる。

〔作用〕

バッファメモリ１．２は送信データの蓄積を行うもので
あって、必要な帯域のデータ量に応じて、相数分使用さ
れるものであるが、ここでは２相分として説明する。書
込み制御部３はバッファメモリ１．２において、送信デ
ータを所定のデータ量まで蓄積するための書込み制御を
行うとともに、蓄積されたデータ量の監視を行う。読出
し制御部４は、送信許可された相のみ、バッファメモリ
１゜２から読出しを行うように制御を行う。送信要求生
成部５は、バッファメモリ１，２において、送信データ
が所定のデータ量蓄積されたとき、送信要求を出力する
。

書込み制御部３においては、バッファメモリ１゜２に蓄
積されたデータ量を監視した結果に応じて、バッファメ
モリ１．２の書込み制御を行う。そして送信要求生成部
５では、バッファメモリ１，２のデータ蓄積量に応じて
、相個別に、または各相同時に送信要求を出力する。そ
して読出し制御部４では、送信許可に応じてバッファメ
モリ１．２から各送信データバス８，９に、相個別に、
または同時に送信する。

このように書込み制御部３が、データ蓄積に応じて送信
優先順位を判断して、バッファメモリ１゜２に書込みを
行い、読出し制御部４では、送信要求生成部５の送信要
求に対する送信許可に応じて、バッファメモリ１．２か
ら読み出すことによって、送信優先順位に基づいた相個
別送信または同時送信が可能となる。

〔実施例〕　。

第２図は、本発明の一実施例を示したものである。

２１、　２２．−、　２３はバッファメモリであって、
例えばＦＩＦＯ（ファースト・イン・ファースト・アウ
ト）メモリで構成され、送信データの帯域のデータ量に
応じてｎ相分使用されるものであり、それぞれ＃０．＃
１．−・、＃ｎ相に対応している。

２４は書込み制御部であって、バッファメモリ２１．２
２．・・・、２３に対して、それぞれのデータ蓄積量を
監視して、所定の優先順序に従って、蓄積量の最も少な
いものを選択して、送信データを蓄積する。

２５は読出し制御部であって、送信データバスに対する
送信許可があったとき、対応するバッファメモリ２１．
　２２．−、　２３からデータを読み出して、送信許可
があった送信データバスに送出させる。

２６は送信要求生成部であって、書込み制御部２４にお
いて、バッファメモリ２１，２２．・−１２３のどれか
において、データの蓄積量が所定値に達したとき、対応
する送信データバスに対する送信要求を出力する。

２７．２Ｂ、−・・、２９は、それぞれバッファメモリ
２１，２２．・−１２３に対応して設けられたデータバ
ッファであって、読出し制御部２５の制御に応じてイネ
ーブルとなって、バッファメモリ２１、　２２．−、　
２３から読み出されたデータを、対応する送信データバ
スに送出する。

３０．３１．・−９３２は、それぞれ＃０相、＃１相、
・・−２＃ｎ相の送信データバスであって、それぞれの
相の送信データを送信先に対して伝送する。

第２図に示された多相データバス送信制御回路において
は、書込み制御部２４において、ｍビットからなる送信
データを、例えば＃０相、＃１相。

、＃ｎ相の順で送信優先順位を設けて、バッファメモリ
２１，２２．・・・、２３に対してデータの蓄積を行う
とともに、各バッファメモリのデータ蓄積数の監視を行
う。ここでデータ蓄積数は、所定のデータ量を蓄積した
数である。書込み制御部２４では、各相別のデータ蓄積
量の大小の比較を行い、送信優先順位に従って、データ
蓄積数が少ない相のバッファメモリに書込みを行う。

第３図は、本発明におけるデータ蓄積の優先順位を説明
するものである。

すなわち、＃０相と＃１相のバッファメモリのデータ蓄
積量が等しいときは、＃０相のバッファメモリにデータ
を書込み、＃１相のバッファメモリのデータ蓄積量が、
＃０相のバッファメモリのデータ蓄積量より小さいとき
は、＃Ｏ，＃１．−＃ｎ−１相のバッファメモリにデー
タを書き込む。

各相のデータ量が等しくなったときは、最小のデータ蓄
積量である＃ｎ相のバッファメモリにデータを書き込む
。

送信要求生成部２６では、書込み制御部２４の監視結果
のデータ蓄積数を基に、相個別または各相同時に、送信
要求を送信先に対して出力する。

これに対する送信許可は、送信要求に従い、＃０相、＃
１相、へ−、＃ｎ相の送信データバス３０゜３１、−−
−　３２のいずれかが送信可能な場合、送信先から、相
個別に、または各相同時に与えられる。

これによって、送信許可に対応した相のデータバッファ
２７．　２８．−、　２９をイネーブルにし、対応する
バッファメモリ２１．　２２．−、　２３からデータを
読み出して、対応する送信データバス３０．３１．・・
−１３２へ送出する。

従って、バッファメモリ２１．　２２．−、　２３から
読み出されたデータを、；＃Ｏ，＃１．−、＃ｎ相の送
信データバスへ相個別にまたは各相同時に送信すること
が可能となる。

この場合、データ蓄積方法は、＃０相を優先して書き込
みを行うため、優先順位（＃Ｏ，＃１゜、＃ｎ−１，＃
ｎ）の高い相が、低い相のデータ蓄積数を超えることは
ない。

なお、データ蓄積数の監視を行っている書き込み制御部
では、所定のデータ量蓄積後、データ蓄積数をカウント
し、読み出し制御部からデータ読み出し完了後、データ
蓄積数をカウントダウンして、データ蓄積数の監視を行
っているため、読み出し中にバッファ蓄積数の大小関係
が変わることはない。

このように本発明では、多相のバッファメモリ２１、　
２２．−、　２３に対するデータの書込み。

読出しの制御を、所定の優先順位に従ってまとめて行う
ので、制御を簡略化することができ、ハードウェア規模
を小さくすることができる。

［発明の効果］ 以上説明したように本発明によれば、多相の送信データ
を多相送信データバスを介して伝送する装置において、
多相のバッファメモリを設け、多相のバッファメモリに
対する書込みの制御を所定の優先順位に従って行うよう
にしたので、書き込まれた多相のデータを多相送信デー
タバスを介して伝送する際に、相個別にまたは各相同時
に行うことができる。従って、本発明では大容量の情報
伝送が可能になるとともに、その際、制御の簡略化によ
って、このような大容量の情報伝送を小さいハードウェ
ア規模で実現することができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、第３図はデータ蓄積の優先順位を
説明する図、第４図は従来の多相データバス送信制御回
路を示す図である。 １．２はバッファメモリ、３は書込み制御部、４は読出
し制御部、５は送信要求生成部、８，９は送信データバ
スである。

Claims (1)

1. 【特許請求の範囲】 多相の送信データを多相送信データバス（８、９）を介
   して伝送する装置において、 各相の送信データバス（８、９）にそれぞれ対応して設
   けられた複数のバッファメモリ（１、２）と、 該複数のバッファメモリ（１、２）に対して、データ蓄
   積量を監視して、予め定められた優先順位に従って、蓄
   積量の最も少ないものを選択して送信データを蓄積する
   書込み制御部（３）と、いずれかのバッファメモリ（１
   、２）に対するデータ蓄積量が所定値に達したとき、対
   応する送信データバス（８、９）に対する送信要求を出
   力する送信要求生成部（５）と、 送信データバス（８、９）に対する送信許可があったと
   き、対応するバッファメモリ（１、２）からデータを読
   み出して対応する送信データバス（８、９）へ送出させ
   る読出し制御部（４）とを設け、 送信データを前記複数相の送信データバス（８、９）に
   対して個別にまたは複数相に同時に送信することを特徴
   とする多相データバス送信制御回路。