JP2007207156A

JP2007207156A - メモリバス負荷調整装置

Info

Publication number: JP2007207156A
Application number: JP2006028214A
Authority: JP
Inventors: Takeshi Kondou; 近藤　丈詞
Original assignee: Robert Bosch GmbH; Denso Corp
Current assignee: Robert Bosch GmbH; Denso Corp
Priority date: 2006-02-06
Filing date: 2006-02-06
Publication date: 2007-08-16
Anticipated expiration: 2026-02-06
Also published as: JP4844143B2

Abstract

【課題】各入力側メモリに格納されたデータを効率良く読み出して共用メモリに格納すると共に、共用メモリに格納したデータを出力側メモリに効率良く出力して共用メモリを効率良くシェアすることができるメモリバス負荷調整装置を提供する。
【解決手段】優先順位決定回路部９０は、各入力側モニタ部３１〜３３から空き容量の最小値をそれぞれ取得すると共に、各出力側モニタ部７１〜７３から各空き容量の最大値をそれぞれ取得し、各入力側モニタ部３１〜３３から取得した各空き容量の最小値がもっとも小さい入力側メモリ２１〜２３を最優先してデータを読み出す読み出し優先指令をメモリ調停回路部４０に出力すると共に、各出力側モニタ部７１〜７３から取得した各空き容量の最大値がもっとも大きい出力側メモリ６１〜６３を最優先してデータを書き込む書き込み優先指令をメモリ調停回路部４０に出力する。
【選択図】図１

Description

本発明は、メモリに複数のビデオ信号を入出力するメモリバス負荷調整装置に関する。

従来より、例えば複数のビデオ信号を１つの表示装置に画面表示するためのインターフェースとして、メモリ負荷調整装置が知られている。このメモリ負荷調整装置の具体例を図４に示す。

図４は、従来のメモリバス負荷調整装置のブロック構成図である。この図に示されるように、従来のメモリバス負荷調整装置２００は、外部からビデオ信号（例えばＮＴＳＣ信号）を入力する入力ＩＦ（インターフェース）１１〜１３と、入力側メモリ２１〜２３と、メモリ調停回路部４１と、共用メモリ５０と、出力側メモリ６１〜６３と、各出力側メモリ６１〜６３からビデオ信号のデータを図示しない表示装置に出力する出力ＩＦ８１〜８３と、を備えて構成されている。

入力側メモリ２１〜２３および出力側メモリ６１〜６３は、ビデオ信号の入出力速度の調整のためのいわゆるＦｉＦｏメモリである。このような入力側メモリ２１〜２３および出力側メモリ６１〜６３は、例えば１画面（フレーム）の１ライン分のデータを格納する容量を有しており、格納したデータのうち古いデータから出力する。

メモリ調停回路部４１は、各入力側メモリ２１〜２３からそれぞれデータを入力すると共に共用メモリ５０に格納し、共用メモリ５０に格納したデータを各出力側メモリ６１〜６３に出力する機能と、どの入力側メモリ２１〜２３から優先的にデータを読み出すか、また、どの出力側メモリ６１〜６３に優先的にデータを書き込むかという優先順位に従ったデータの読み出しおよび書き込みを行う機能を有している。なお、この優先順位は、あらかじめ机上計算や実機によるテスト等によって確認された結果に基づいてメモリ調停回路部４０にて決定される。

また、共用メモリ５０は、複数のフレームのデータを格納する容量を有する記憶媒体である。この共用メモリ５０は、入力側メモリ２１〜２３からメモリ調停回路部４１を介して入力されたデータを、メモリ調停回路部４１のリクエストに応じて出力側メモリ６１〜６３に出力する。

そして、上記構成を有するメモリバス負荷調整装置２００では、各入力ＩＦ１１〜１３に入力された各ビデオ信号が各入力側メモリ２１〜２３にそれぞれ入力されると、各入力側メモリ２１〜２３に格納された各データは、メモリ調停回路部４０にて、優先順位に従ってそれぞれ読み出されて共用メモリ５０に格納される。また、共用メモリ５０に格納された各データは、メモリ調停回路部４１にて、優先順位に従ってそれぞれ各出力側メモリ６１〜６３に書き込まれて各出力ＩＦ８１〜８３を介して表示装置に出力される。

以上のようにして、メモリ調停回路部４１で決定される優先順位に従って、各入力側メモリ２１〜２３からのデータの読み出し、および各出力側メモリ６１〜６３へのデータの書き込みが行われていた。

しかしながら、上記従来の技術では、取り扱うビデオ信号の数が増加すると、共用メモリ５０を多くのビデオ信号でシェアさせなければならなくなるため、メモリ調停回路部４１において机上計算等によるデータの読み出しおよび書き込みの優先順位の決定が困難になってしまう。これにより、各ビデオ信号をメモリバス負荷調整装置２００に取り込んだとしても、各データすべてが表示装置に出力されなくなる可能性が生じる。したがって、例えば１秒間に６０フレームの表示が３０フレームの表示になってしまい、リアルタイム表示ができなくなって表示品質が低下してしまう可能性がある。

本発明は、上記点に鑑み、各入力側メモリに格納されたデータを効率良く読み出して共用メモリに格納すると共に、共用メモリに格納したデータを出力側メモリに効率良く出力することにより、共用メモリを効率良くシェアすることができるメモリバス負荷調整装置を提供することを目的とする。

上記目的を達成するため、本発明は、複数の入力側メモリ（２１〜２３）のデータ量をそれぞれモニタし、時間と共に変化する各入力側メモリの空き容量の最小値をそれぞれ取得する複数の入力側モニタ部（３１〜３３）と、複数の出力側メモリ（６１〜６３）のデータ量をそれぞれモニタし、時間と共に変化する各出力側メモリの空き容量の最大値をそれぞれ取得する複数の出力側モニタ部（７１〜７３）と、を設ける。さらに、各入力側モニタ部から各入力側メモリの空き容量の最小値をそれぞれ取得し、取得した各空き容量の最小値がもっとも小さい入力側メモリを最優先してデータを読み出すようにする読み出し優先指令を出力する手段と、各出力側モニタ部から各出力側メモリの空き容量の最大値をそれぞれ取得し、取得した各空き容量の最大値がもっとも大きい出力側メモリを最優先してデータを書き込むようにする書き込み優先指令を出力する手段と、を有する優先順位決定回路部（９０）を設ける。そして、メモリ調停回路部（４０）によって、各入力側メモリのうち最優先すべきものからデータを読み出し、読み出したデータを共用メモリ（５０）に格納する。また、書き込み優先指令に基づいて、各出力側メモリのうち最優先してデータを書き込むべきものに対し、その書き込むべき出力側メモリに対応した入力側メモリから読み出して共用メモリに格納したデータを共用メモリから読み出し、最優先すべき出力側メモリに書き込むことを特徴とする。

このようにすれば、空き容量が小さい入力側メモリから優先してデータを読み出して共用メモリに格納することができる。したがって、外部から多くのビデオ信号が入力されたとしても、各入力側メモリのデータを効率良く共用メモリに格納することができ、外部から入力されるビデオ信号のデータが、各入力側メモリで記憶できるデータ量を超えてデータが失われてしまうことも防止できる。

同様に、空き容量が大きい出力側メモリに優先してデータを書き込むことができる。これにより、共用メモリに格納されたデータを効率良く各出力側メモリに出力することができ、多くのビデオ信号を扱ったとしても、共用メモリを効率良くシェアすることができる。また、ビデオ信号の１ラインのデータを出力側メモリに途切れることなく書き込むことができるので、映像の途切れ等の表示装置における画面表示の品質低下を防止できる。

この場合、出力側モニタ部では、ビデオ信号において表現される１画面を構成する１つのラインのデータが出力側メモリに入力される際、１ラインにおいて画面表示開始時（Ａ）を示すデータが出力側メモリから外部に出力されてから、１ラインのデータを共用メモリから読み出す必要がなくなった読み出し終了時（Ｂ）までの間をモニタ期間とし、このモニタ期間で空き容量の最大値を取得することができる。

このようにすれば、出力側メモリから外部にデータを途切れることなく出力することができ、ひいては画像表示の品質を確保することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下では、図４に示す構成要素と同一のものには、同一符号を記してある。

本実施形態で示されるメモリバス負荷調整装置は、例えば複数のビデオ信号を取り込み、１つの表示装置にまとめて出力するものとして用いられ、例えば車両のカーナビゲーション装置に搭載される信号インターフェースとして機能するものである。

図１は、本発明の一実施形態に係るメモリバス負荷調整装置のブロック構成図である。この図に示されるように、メモリバス負荷調整装置１００は、入力ＩＦ１１〜１３と、入力側メモリ２１〜２３と、入力側モニタ部３１〜３３と、メモリ調停回路部４０と、共用メモリ５０と、出力側メモリ６１〜６３と、出力側モニタ部７１〜７３と、出力ＩＦ８１〜８３と、優先順位決定回路部９０と、を備えて構成されている。

入力ＩＦ１１〜１３は、外部からビデオ信号を入力するインターフェースである。すなわち、入力ＩＦ１１〜１３は、例えば１秒間に６０枚のフレーム（画面）のデータをＮＴＳＣ信号として入力する。本実施形態では、複数の入力ＩＦ１１〜１３が備えられ、各入力ＩＦ１１〜１３に異なるビデオ信号等がそれぞれ入力されるようになっている。なお、ビデオ信号においては、画面表示サイズが異なるものも含まれる。

入力側メモリ２１〜２３は、入力ＩＦ１１〜１３に入力されたビデオ信号を入力する記憶媒体であり、ビデオ信号の入力速度の調整のために用いられる。このような入力側メモリ２１〜２３はＦｉＦｏメモリとして構成され、入力ＩＦ１１〜１３から入力したデータを入力順に出力する。本実施形態では、入力側メモリ２１〜２３は例えば１フレームのうち１ライン分のデータを格納する記憶容量を有している。

入力側モニタ部３１〜３３は、入力側メモリ２１〜２３のデータ量をモニタするものであり、入力側メモリ２１〜２３それぞれに対応して設けられている。本実施形態では、入力側モニタ部３１〜３３は、時間と共に変化するデータ量の最大値、言い換えると入力側メモリ２１〜２３の空き容量（余裕数）の最小値を取得する。

これら入力ＩＦ１１〜１３、入力側メモリ２１〜２３、入力側モニタ部３１〜３３は１つのビデオ信号に対して一組とされ、メモリバス負荷調整装置１００で扱うビデオ信号の数に応じた組の数が設けられる。

メモリ調停回路部４０は、各入力側メモリ２１〜２３にそれぞれ格納されたデータを読み出して共用メモリ５０に格納すると共に、共用メモリ５０に格納したデータを出力側メモリ６１〜６３に書き込むものである。このような機能を有するメモリ調停回路部４０は、優先順位決定回路部９０からの指令に基づいて、各入力側メモリ２１〜２３のうちいずれかを優先して、その優先すべき入力側メモリ２１〜２３からデータを読み出して共用メモリ５０に格納する手段と、優先してデータを書き込むべき出力側メモリ６１〜６３に対し、その出力側メモリ６１〜６３に対応した入力側メモリ２１〜２３から読み出して共用メモリ５０に格納したデータを、優先すべき出力側メモリ６１〜６３に書き込む手段と、を有している。

共用メモリ５０は、複数のフレームのデータを格納する容量を有する記憶媒体であり、いわゆるＤＤＲ２メモリで構成される。この共用メモリ５０は、各入力側メモリ２１〜２３からメモリ調停回路部４０を介して入力された各データを、メモリ調停回路部４０のリクエストに応じて出力側メモリ６１〜６３に出力する。なお、本実施形態では、共用メモリ５０は、例えば４フレーム分の記憶容量を有している。

出力側メモリ６１〜６３は、メモリ調停回路部４０から入力されるデータを格納する記憶媒体である。この出力側メモリ６１〜６３は、入力側メモリ２１〜２３と同様に、ＦｉＦｏメモリとして構成される。

出力側モニタ部７１〜７３は、出力側メモリ６１〜６３のデータ量をモニタするものであり、出力側メモリ６１〜６３それぞれに対応して設けられている。本実施形態では、出力側モニタ部７１〜７３は、時間と共に変化するデータ量の最小値、言い換えると出力側メモリ６１〜６３の空き容量（余裕数）の最大値を取得する。

また、出力側モニタ部７１〜７３における出力側メモリ６１〜６３に対するモニタ期間は、１フレームの１ラインを表示する際、その１ラインを表示装置で画面表示し始めてから、出力側メモリ６１〜６３がメモリ調停回路部４０からデータの読み出しが必要なくなるまでの期間である。

出力ＩＦ８１〜８３は、出力側メモリ６１〜６３からデータを図示しない表示装置に出力するインターフェースである。

これら出力ＩＦ８１〜８３、出力側メモリ６１〜６３、出力側モニタ部７１〜７３は上記入力ＩＦ１１〜１３、入力側メモリ２１〜２３、入力側モニタ部３１〜３３にそれぞれ対応して設けられる。

優先順位決定回路部９０は、メモリ調停回路部４０にどの入力側メモリ２１〜２３からのデータの読み出しを優先させるかの優先順位と、どの出力側メモリ６１〜６３へのデータの書き込みを優先させるかの優先順位と、を決定するものである。このような優先順位決定回路部９０は、例えばＣＰＵ等を備えたマイクロコンピュータで構成される。

具体的に、優先順位決定回路部９０は、各入力側モニタ部３１〜３３から空き容量の最小値をそれぞれ取得する手段と、各出力側モニタ部７１〜７３から空き容量の最大値をそれぞれ取得する手段と、を有する。さらに優先順位決定回路部９０は、各入力側モニタ部３１〜３３から取得した各空き容量の最小値がもっとも小さい入力側メモリ２１〜２３を最優先してデータを読み出すようにする優先順位を設定し、設定した優先順位でデータを読み出させる読み出し優先指令をメモリ調停回路部４０に出力する手段と、各出力側モニタ部７１〜７３から取得した各空き容量の最大値がもっとも大きい出力側メモリ６１〜６３を最優先してデータを書き込むようにする優先順位を設定し、設定した優先順位でデータを書き込ませる書き込み優先指令をメモリ調停回路部４０に出力する手段と、を有している。

以上が、本実施形態に係るメモリバス負荷調整装置１００の構成である。

次に、上記メモリバス負荷調整装置１００の作動について図を参照して説明する。はじめに、メモリ調停回路部４０が、各入力側メモリ２１〜２３のうちどの入力側メモリ２１〜２３を優先してデータを読み出すのかについて説明する。

まず、図１に示される各入力ＩＦ１１〜１３に異なるビデオ信号がそれぞれ入力される。各ビデオ信号は、それぞれ表示サイズが異なるものや、一度画面表示したものを再度表示させるものなど、ユーザが表示させたい複数の映像信号がそれぞれ入力される。なお、これら各ビデオ信号は、例えば１フレームの１ラインごとに外部から入力される。

各入力ＩＦ１１〜１３に入力されたビデオ信号のデータは、各入力ＩＦ１１〜１３に対応した入力側メモリ２１〜２３に格納されると共に、入力側メモリ２１〜２３に格納されたデータは、メモリ調停回路部４０に読み出されて共用メモリ５０に格納される。この様子を図２に示す。

図２は、入力側メモリ２１〜２３に入力される１ラインのデータ量を時間に対して示した図である。この図に示されるように、１ラインは画面エリアのデータと画面エリアの左右のブランクエリアのデータとで構成されており、本実施形態では、Ｖｓｙｎｃという位相に同期して入力側メモリ２１〜２３に入力される。

そして、入力側メモリ２１〜２３に入力されるビデオ信号のデータは、入力側メモリ２１〜２３に入力されつつ、入力されたデータ順にメモリ調停回路部４０に読み出されて共用メモリ５０に格納される。したがって、図２に示されるように、入力側メモリ２１〜２３に格納されたデータのデータ量は、時間経過と共に増減を繰り返しながら変動している。

このように入力側メモリ２１〜２３においてデータが書き込まれたり読み出されたりしている間、入力側メモリ２１〜２３に対応した入力側モニタ部３１〜３３では、図２に示される時間経過と共に変動するデータ量のピーク値がモニタされ、１ライン中におけるデータ量の最大値、すなわち空き容量の最小値が取得される。このような各入力側メモリ２１〜２３の空き容量の最小値が、各入力側メモリ２１〜２３に対応した各入力側モニタ部３１〜３３でそれぞれ取得される。

そして、各入力側モニタ部３１〜３３でそれぞれ取得された各空き容量の最小値が優先順位決定回路部９０にて取得される。これにより、優先順位決定回路部９０では、各入力側メモリ２１〜２３の空き容量の最小値が比較され、空き容量が小さい、すなわち格納できるデータ量の限界が近い入力側メモリ２１〜２３がどれであるのかが判定される。したがって、優先順位決定回路部９０では、メモリ調停回路部４０にて、空き容量の最小値がもっとも小さい入力側メモリ２１〜２３に格納されたデータが最優先して読み出されるように、各入力側メモリ２１〜２３へのデータの読み出しの優先順位が設定される。このようにして設定された優先順位は、読み出し優先指令として優先順位決定回路部９０からメモリ調停回路部４０に出力される。

上記読み出し優先指令を受け取ったメモリ調停回路部４０では、読み出し優先指令に設定された優先順位に従って優先順位の高い入力側メモリ２１〜２３からのデータの読み出しが行われ、読み出されたデータは共用メモリ５０に格納される。これにより、各入力ＩＦ１１〜１３に入力されるビデオ信号のデータを効率良く共用メモリ５０に格納することができる。また、入力ＩＦ１１〜１３に入力されるビデオ信号のデータが、記憶できるデータ量を超えてデータが失われてしまうことも防止できる。

なお、各入力側モニタ部３１〜３３において各入力側メモリ２１〜２３の空き容量の最小値を取得する場合、特にモニタ期間は設けられていない。

次に、メモリ調停回路部４０が、各出力側メモリ６１〜６３のうちどれを優先して共用メモリ５０に格納したデータを書き込むのかについて説明する。

まず、共用メモリ５０に格納されたデータを出力側メモリ６１〜６３に書き込んで出力ＩＦ８１〜８３を介して外部に出力する際、メモリ調停回路部４０では、共用メモリ５０に格納されたデータが読み出され、そのデータが外部から入力された入力側メモリ２１〜２３に対応した出力側メモリ６１〜６３に出力される。そして、出力側メモリ６１〜６３に書き込まれたデータは、出力ＩＦ８１〜８３を介して図示しない表示装置に出力される。この様子を図３に示す。

図３は、出力側メモリ６１〜６３に入力される１ラインのデータを時間に対して示した図である。この図に示されるように、１ラインのデータは、位相Ｖｓｙｎｃに同期してメモリ調停回路部４０から出力側メモリ６１〜６３に入力される。

そして、出力側メモリ６１〜６３に入力されるビデオ信号においては、出力側メモリ６１〜６３に入力されつつ、入力されたデータ順に出力ＩＦ８１〜８３を介して表示装置に出力される。したがって、図３に示されるように、出力側メモリ６１〜６３に格納されたデータのデータ量は、上記図２と同様に、時間経過と共に増減を繰り返しながら変動し、最終的に１ラインにおける画面エリアすべてのデータが出力側メモリ６１〜６３からはき出される。つまり、出力側メモリ６１〜６３において１ライン分のデータの出力が終了すると出力側メモリ６１〜６３の空き容量は０になり、次のラインのデータが入力されることとなる。

このように出力側メモリ６１〜６３においてデータが書き込まれたり読み出されたりしている間、出力側メモリ６１〜６３に対応した出力側モニタ部７１〜７３では、図３に示される時間経過と共に変動するデータ量のピーク値がモニタされ、１ライン中におけるデータ量の最小値、すなわち空き容量の最大値が取得される。このような各出力側メモリ６１〜６３の空き容量の最大値が、各出力側メモリ６１〜６３に対応した各出力側モニタ部７１〜７３でそれぞれ取得される。

本実施形態では、上記のようにして各出力側メモリ６１〜６３の空き容量の最大値を取得する際、１ラインの画面表示の画面表示開始時Ａ読み出し終了時（Ｂ）から、共用メモリ５０からデータを読み出す必要がなくなる読み出し終了時Ｂまでの間をモニタ期間とし、このモニタ期間で空き容量の最大値をモニタしている。そして、出力側モニタ部７１〜７３にて１ラインの空き容量の最大値が取得されると、次の１ラインに対するモニタ期間に新たな空き容量の最大値が取得される。このようにして取得された空き容量の最大値は、最新の値に随時更新される。

これは、出力側メモリ６１〜６３に格納されたデータがすべて出力ＩＦ８１〜８３を介して表示装置に出力されて出力側メモリ６１〜６３が空になり、表示装置にて画面表示ができなくなってしまうことを防止するためであり、常にもっともデータの空き容量がある出力側メモリ６１〜６３にデータを効率良く入力するためである。このため、ビデオ信号の入力の際と異なり、出力側モニタ部７１〜７３の空き容量の最大値の取得にはモニタ期間が設けられている。

そして、各出力側モニタ部７１〜７３でそれぞれ取得された各空き容量の最大値が優先順位決定回路部９０にて取得される。上記のように、モニタ期間が設けられているため、優先順位決定回路部９０では短いサイクルで各出力側メモリ６１〜６３の空き容量の最大値が取得されることとなる。

こうして空き容量の最大値が取得されると、優先順位決定回路部９０では、各出力側メモリ６１〜６３の空き容量の最大値が比較され、空き容量が大きい、すなわち格納しているデータ量が残りわずかになっている出力側メモリ６１〜６３がどれであるのかが判定される。したがって、優先順位決定回路部９０では、メモリ調停回路部４０にて、空き容量の最大値がもっとも大きい出力側メモリ６１〜６３にデータが優先的に書き込まれるように、各出力側メモリ６１〜６３へのデータの書き込みの優先順位が設定される。このようにして設定された書き込みの優先順位は、書き込み優先指令として優先順位決定回路部９０からメモリ調停回路部４０に出力される。

上記書き込み優先指令を入力したメモリ調停回路部４０では、この書き込み優先指令に設定された優先順位に従って優先順位が高い出力側メモリ６１〜６３へのデータの書き込みが行われる。すなわち、メモリ調停回路部４０では、出力側メモリ６１〜６３に対応した入力側メモリ２１〜２３から読み出されたデータの共用メモリ５０からの読み出しが行われ、対応する出力側メモリ６１〜６３への書き込みが行われる。

これにより、各出力側メモリ６１〜６３の空き容量が大きいものに効率良くデータを書き込むようにすることができる。また、１ラインのデータを出力側メモリ６１〜６３から途切れることなく出力ＩＦ８１〜８３に出力することができるので、表示装置における画面表示の品質低下を防止できる。

上記作動が、１フレームのラインごとになされ、効率良くデータの取り込みおよび出力が行われる。

以上説明したように、本実施形態では、外部から入力した複数のビデオ信号をそれぞれ入力側メモリ２１〜２３に取り込み、各入力側メモリ２１〜２３において空き容量が小さいものを優先してデータを読み出して共用メモリ５０に格納することを特徴としている。これにより、外部から多くのビデオ信号が入力されたとしても、各入力側メモリ２１〜２３のデータを効率良く共用メモリ５０に格納することができ、外部から入力されるビデオ信号のデータが、各入力側メモリ２１〜２３で記憶できるデータ量を超えてデータが失われてしまうことを防止できる。

また、各出力側メモリ６１〜６３において空き容量が大きいものを優先してデータを書き込むことを特徴としている。これにより、共用メモリ５０に格納されたデータを効率良く各出力側メモリ６１〜６３に出力することができ、多くのビデオ信号を扱ったとしても、共用メモリ５０を効率良くシェアすることができる。さらに、ビデオ信号の１ラインのデータを出力側メモリ６１〜６３に途切れることなく書き込むことができるので、映像の途切れ等の表示装置における画面表示の品質低下を防止できる。すなわち、表示エリアが異なるビデオ信号を多数扱う場合であっても、各ビデオ信号の映像品質を低下させずに画面表示することができる。

以上のようにして、レイテンシの影響が出ないようにすることができ、表示装置における各映像の品質を確保できる。

（他の実施形態）
上記実施形態で示された構成は一例を示すものであって、上記に限定されるものではない。例えば、優先順位決定回路部９０およびメモリ調停回路部４０が別体となっているが、一体としたものを用いても構わない。

本発明の一実施形態に係るメモリバス負荷調整装置のブロック構成図である。入力側メモリに入力される１ラインのデータ量を時間に対して示した図である。出力側メモリに入力される１ラインのデータ量を時間に対して示した図である。従来のメモリバス負荷調整装置のブロック構成図である。

符号の説明

１１〜１３…入力ＩＦ、２１〜２３…入力側メモリ、３１〜３３…入力側モニタ部、４０…メモリ調停回路部、５０…共用メモリ、６１〜６３…出力側メモリ、７１〜７３…出力側モニタ部、８１〜８３…出力ＩＦ。

Claims

複数のビデオ信号のデータがそれぞれ入力される複数の入力側メモリ（２１〜２３）と、
前記各入力側メモリに入力されたデータが格納される共用メモリ（５０）と、
前記共用メモリに格納されたデータが入力される複数の出力側メモリ（６１〜６３）と、
前記複数の入力側メモリそれぞれに対応して設けられると共に、前記入力側メモリのデータ量をそれぞれモニタし、時間と共に変化する前記入力側メモリの空き容量の最小値を取得する複数の入力側モニタ部（３１〜３３）と、
前記複数の出力側メモリそれぞれに対応して設けられると共に、前記出力側メモリのデータ量をそれぞれモニタし、時間と共に変化する前記出力側メモリの空き容量の最大値を取得する複数の出力側モニタ部（７１〜７３）と、
前記各入力側モニタ部から前記各入力側メモリの空き容量の最小値をそれぞれ取得し、取得した各空き容量の最小値がもっとも小さい入力側メモリを最優先してデータを読み出すようにする読み出し優先指令を出力する手段と、前記各出力側モニタ部から前記各出力側メモリの空き容量の最大値をそれぞれ取得し、取得した各空き容量の最大値がもっとも大きい出力側メモリを最優先してデータを書き込むようにする書き込み優先指令を出力する手段と、を有する優先順位決定回路部（９０）と、
前記優先順位決定回路部から入力される前記読み出し優先指令に基づいて、前記各入力側メモリのうち最優先すべきものからデータを読み出し、読み出したデータを前記共用メモリに格納する手段と、前記優先順位決定回路部から入力される前記書き込み優先指令に基づいて、前記各出力側メモリのうち最優先してデータを書き込むべきものに対し、その書き込むべき出力側メモリに対応した入力側メモリから読み出して前記共用メモリに格納したデータを前記共用メモリから読み出し、前記最優先すべき出力側メモリに書き込む手段と、を有するメモリ調停回路部（４０）と、を備えたことを特徴とするメモリバス負荷調整装置。
前記出力側モニタ部は、前記ビデオ信号において表現される１画面を構成する１つのラインのデータが前記出力側メモリに入力される際、前記１ラインにおいて画面表示開始時（Ａ）を示すデータが前記出力側メモリから外部に出力されてから、前記１ラインのデータを前記共用メモリから読み出す必要がなくなった読み出し終了時（Ｂ）までの間をモニタ期間とし、このモニタ期間で前記空き容量の最大値を取得するようになっていることを特徴とする請求項１に記載のメモリバス負荷調整装置。