JP4415757B2 - マイクロコンピュータシステム - Google Patents

Description

この発明はマイクロコンピュータシステムに関し、特に、バスの信号をモニタするモニタ装置を備えたマイクロコンピュータシステムに関する。

図５は、従来のマイクロコンピュータシステムの構成を示すブロック図である。図５において、このマイクロコンピュータシステムは、ＣＰＵ（中央処理装置）ユニット１１および外部ユニット１２を備える。ＣＰＵユニット１１は、ＣＰＵ１３、デコーダ１４、モニタメモリ１５およびモニタ装置１６を含み、外部ユニット１２はメモリ１７を含む。

ＣＰＵ１３は、アドレス信号Ａ０〜Ａ１０、データ信号Ｄ０〜Ｄ７、読出／書込制御信号Ｒ／Ｗ、およびデータストローブ信号ＤＳをバスを介してモニタメモリ１５およびメモリ１７に与えるとともに、選択信号ＳＥをデコーダ１４に与える。デコーダ１４は、選択信号ＳＥに従って、信号ＳＥ０とＳＥ１のうちのいずれか一方の信号を活性化レベルにする。

メモリ１７は、図６に示すように、アドレス信号Ａ０〜Ａ１０を受けるアドレス信号入力端子ＴＡ０〜ＴＡ１０と、データ信号Ｄ０〜Ｄ７の入出力を行うためのデータ入出力端子ＴＤ０〜ＴＤ７と、読出／書込制御信号Ｒ／Ｗを受ける信号入力端子ＴＲ／Ｗと、データストローブ信号ＤＳを受ける信号入力端子ＴＤＳと、選択信号ＳＥ０を受ける信号入力端子ＴＳＥとを含む。

モニタメモリ１５は、アドレス信号Ａ０〜Ａ１０を受けるアドレス信号入力端子ＴＡ０〜ＴＡ１０と、データ信号Ｄ０〜Ｄ７の入出力を行うためのデータ入出力端子ＴＤ０〜ＴＤ７と、読出／書込制御信号Ｒ／Ｗを受ける信号入力端子ＴＲ／Ｗと、データストローブ信号ＤＳを受ける信号入力端子ＴＤＳと、選択信号ＳＥ１を受ける信号入力端子ＴＳＥとを含む。モニタメモリ１５は、バス側のポートとモニタ装置１６側のポートとを有する２ポートメモリである。モニタ装置１６は、モニタメモリ１５の記憶内容を読出して表示する。

次に、このマイクロコンピュータシステムの動作について説明する。メモリ１７にデータ信号Ｄ０〜Ｄ７を書込む場合は、信号ＳＥ０が活性化レベルにされてメモリ１７が活性化される。図７（ａ）に示すように、ある時刻ｔ０にアドレス信号Ａ０〜Ａ１０およびデータ信号Ｄ０〜Ｄ７が出力されるとともに、読出／書込制御信号Ｒ／Ｗが「Ｌ」レベルにされる。次いで時刻ｔ１にデータストローブ信号ＤＳが「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時刻ｔ２にデータストローブ信号ＤＳが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。時刻ｔ２における信号ＤＳの立ち上がりエッジに応答してデータ信号Ｄ０〜Ｄ７がメモリ１７に取込まれ、メモリ１７のうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスにデータ信号Ｄ０〜Ｄ７が書込まれる。

メモリ１７にどのようなデータ信号が書込まれたかをモニタする場合は、メモリ１７に書込んだデータ信号Ｄ０〜Ｄ７を再度モニタメモリ１５に書込む場合と、メモリ１７からデータ信号Ｄ０〜Ｄ７を読出してＣＰＵ１３に取込み、取込んだデータ信号Ｄ０〜Ｄ７をモニタメモリ１５に書込む場合とがある。前者の場合は、信号ＳＥ１を活性化レベルにして図７（ａ）で示した方法でモニタメモリ１５にデータ信号Ｄ０〜Ｄ７を書込む。後者の場合は、まずメモリ１７からデータ信号Ｄ０〜Ｄ７を読出す。

メモリ１７からデータ信号Ｄ０〜Ｄ７を読出す場合は、信号ＳＥ０が活性化レベルにされてメモリ１７が活性化される。図７（ｂ）に示すように、ある時刻ｔ０にアドレス信号Ａ０〜Ａ１０およびデータ信号Ｄ０〜Ｄ７が出力されるとともに、読出／書込制御信号Ｒ／Ｗが「Ｈ」レベルにされる。次いで時刻ｔ１にデータストローブ信号ＤＳが「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時刻ｔ２にデータストローブ信号ＤＳが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。時刻ｔ１における信号ＤＳの立ち下がりエッジに応答してアドレス信号Ａ０〜Ａ１０がメモリ１７に取込まれ、メモリ１７のうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスからデータ信号Ｄ０〜Ｄ７が読出される。読出されたデータ信号Ｄ０〜Ｄ７は、ＣＰＵ１３に取込まれた後、図７（ａ）で示した方法でモニタメモリ１５に書込まれる。モニタメモリ１５の記憶内容は、モニタ装置１６に表示される。

このようなマイクロコンピュータシステムは、たとえば交通信号制御システムで用いられ、交通信号が正常に制御されているかどうかがモニタ装置１６でモニタされる。

バスの信号をモニタする技術は、たとえば特許文献１に開示されている。
特開平１０−１９８５７６号公報

しかし、従来のマイクロコンピュータシステムでは、メモリ１７に書込んだデータ信号Ｄ０〜Ｄ７をモニタメモリ１５に書込む場合は、メモリ１７とモニタメモリ１５に別々にアクセスする必要があったので、ＣＰＵ１３の負荷が大きく、処理能力が低いという問題があった。

それゆえに、この発明の主たる目的は、処理能力が高いマイクロコンピュータシステムを提供することである。

この発明に係るマイクロコンピュータシステムは、外部メモリにバスを介してアドレス信号、データ信号および制御信号を与える中央制御装置と、バスの信号を記憶するためのモニタメモリと、モニタメモリの記憶内容を表示するモニタ装置とを備えたものである。モニタメモリは、それぞれが外部メモリ分のメモリ容量を有する第１および第２のメモリ領域を有し、バスの信号を記憶する書込モードに固定されている。制御信号に含まれる読出／書込制御信号は、第１および第２のメモリ領域のうちのいずれか一方のメモリ領域を選択するためのアドレス信号としてモニタメモリに与えられる。中央処理装置からアドレス信号およびデータ信号が出力されるとともに読出／書込制御信号がデータ書込を指示する第１の論理レベルにされた場合は、外部メモリのうちの該アドレス信号によって指定されたアドレスに該データ信号が書込まれるとともに、第１のメモリ領域のうちの該アドレス信号によって指定されたアドレスに該データ信号が書込まれる。中央処理装置からアドレス信号が出力されるとともに読出／書込制御信号がデータ読出を指示する第２の論理レベルにされた場合は、外部メモリのうちの該アドレス信号によって指定されたアドレスからデータ信号が読出され、該データ信号が第２のメモリ領域のうちの該アドレス信号によって指定されたアドレスに書込まれる。

この発明に係るマイクロコンピュータシステムでは、それぞれが外部メモリ分のメモリ容量を有する第１および第２のメモリ領域がモニタメモリに設けられ、読出／書込指示信号は、第１および第２のメモリ領域のうちのいずれか一方のメモリ領域を選択するためのアドレス信号としてモニタメモリに与えられる。外部メモリに書込まれるデータ信号は、同時にモニタメモリに書込まれる。外部メモリから読出されたデータ信号はモニタメモリに直接書込まれる。したがって、外部メモリとモニタメモリに同時にアクセスするので、中央処理装置の負荷が小さくなり、処理能力が高くなる。

図１は、この発明の一実施の形態によるマイクロコンピュータシステムの構成を示すブロック図である。図１において、このマイクロコンピュータシステムは、ＣＰＵユニット１および外部ユニット２を備える。ＣＰＵユニット１は、ＣＰＵ３、デコーダ４、モニタメモリ５およびモニタ装置６を含み、外部ユニット２はメモリ７を含む。

ＣＰＵ３は、アドレス信号Ａ０〜Ａ１０、データ信号Ｄ０〜Ｄ７、読出／書込制御信号Ｒ／Ｗ、およびデータストローブ信号ＤＳをバスを介してモニタメモリ１５およびメモリ１７に与えるとともに、選択信号ＳＥをデコーダ１４に与える。デコーダ１４は、選択信号ＳＥに従って、信号ＳＥ０を活性化レベルにする。

メモリ７は、図２に示すように、アドレス信号Ａ０〜Ａ１０を受けるアドレス信号入力端子ＴＡ０〜ＴＡ１０と、データ信号Ｄ０〜Ｄ７の入出力を行うためのデータ入出力端子ＴＤ０〜ＴＤ７と、読出／書込制御信号Ｒ／Ｗを受ける信号入力端子ＴＲ／Ｗと、データストローブ信号ＤＳを受ける信号入力端子ＴＤＳと、選択信号ＳＥ０を受ける信号入力端子ＴＳＥとを含む。

モニタメモリ５は、アドレス信号Ａ０〜Ａ１０を受けるアドレス信号入力端子ＴＡ０〜ＴＡ１０と、読出／書込制御信号Ｒ／Ｗを受けるアドレス信号入力端子ＴＡ１１と、データ信号Ｄ０〜Ｄ７の入出力を行うためのデータ入出力端子ＴＤ０〜ＴＤ７と、「Ｌ」レベルに固定された信号入力端子ＴＲ／Ｗと、データストローブ信号ＤＳを受ける信号入力端子ＴＤＳと、選択信号ＳＥ０を受ける信号入力端子ＴＳＥとを含む。

モニタメモリ５は、図３に示すように、第１および第２のメモリ領域ＭＡ，ＭＢを含む。アドレス信号Ａ１１が「Ｌ」レベルの場合は第１のメモリ領域ＭＡが選択され、アドレス信号Ａ１１が「Ｈ」レベルの場合は第２のメモリ領域ＭＢが選択される。アドレス信号Ａ１１用のアドレス信号入力端子ＴＡ１１は読出／書込制御信号Ｒ／Ｗを受けるので、信号Ｒ／Ｗが「Ｌ」レベルの場合は第１のメモリ領域ＭＡが選択され、信号Ｒ／Ｗが「Ｈ」レベルの場合は第２のメモリ領域ＭＢが選択される。また、モニタメモリ５の信号入力端子ＴＲ／Ｗは「Ｌ」レベルに固定されているので、モニタメモリ５はバスの信号を記憶する書込モードに固定される。モニタメモリ５は、バス側のポートとモニタ装置６側のポートとを有する２ポートメモリである。モニタ装置６は、モニタメモリ５の記憶内容を読出して表示する。

次に、このマイクロコンピュータシステムの動作について説明する。このマイクロコンピュータシステムでは、メモリ７に書込まれるデータ信号Ｄ０〜Ｄ７は同時にモニタメモリ５に書込まれ、メモリ７から読出されたデータ信号Ｄ０〜Ｄ７はモニタメモリ５に直接書込まれる。

すなわち、メモリ７およびモニタメモリ５にデータ信号Ｄ０〜Ｄ７を書込む場合は、信号ＳＥ０が活性化レベルにされてメモリ７およびモニタメモリ５が活性化される。図４（ａ）に示すように、ある時刻ｔ０にアドレス信号Ａ０〜Ａ１０およびデータ信号Ｄ０〜Ｄ７が出力されるとともに、読出／書込制御信号Ｒ／Ｗが「Ｌ」レベルにされる。これにより、メモリ７が書込モードに設定されるとともに、モニタメモリ５の第１のメモリ領域ＭＡが選択される。

次いで時刻ｔ１にデータストローブ信号ＤＳが「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時刻ｔ２にデータストローブ信号ＤＳが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。時刻ｔ２における信号ＤＳの立ち上がりエッジに応答してデータ信号Ｄ０〜Ｄ７がメモリ７およびモニタメモリ５に取込まれる。メモリ７のうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスにデータ信号Ｄ０〜Ｄ７が書込まれ、モニタメモリ５の第１のメモリ領域ＭＡのうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスにデータ信号Ｄ０〜Ｄ７が書込まれる。

メモリ７から読出したデータ信号Ｄ０〜Ｄ７をモニタメモリ５に直接書込む場合は、信号ＳＥ０が活性化レベルにされてメモリ７およびモニタメモリ５が活性化される。図４（ｂ）に示すように、ある時刻ｔ０にアドレス信号Ａ０〜Ａ１０およびデータ信号Ｄ０〜Ｄ７が出力されるとともに、読出／書込制御信号Ｒ／Ｗが「Ｈ」レベルにされる。これにより、メモリ７が読出モードに設定されるとともに、モニタメモリ５の第２のメモリ領域ＭＢが選択される。

次いで時刻ｔ１にデータストローブ信号ＤＳが「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時刻ｔ２にデータストローブ信号ＤＳが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。時刻ｔ１における信号ＤＳの立ち下がりエッジに応答してアドレス信号Ａ０〜Ａ１０がメモリ７およびモニタメモリ５に取込まれる。メモリ７のうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスからデータ信号Ｄ０〜Ｄ７が読出される。バスに読出されたデータ信号Ｄ０〜Ｄ７は、時刻ｔ２における信号ＤＳの立ち上がりエッジに応答してモニタメモリ５に取込まれ、第２のメモリ領域ＭＡのうちのアドレス信号Ａ０〜Ａ１０によって指定されるアドレスにデータ信号Ｄ０〜Ｄ７が書込まれる。モニタメモリ１５の記憶内容は、モニタ装置１６に表示される。

この実施の形態では、メモリ７に書込まれるデータ信号Ｄ０〜Ｄ７は同時にモニタメモリ５の第１のメモリ領域ＭＡに書込まれ、メモリ７から読出されたデータ信号Ｄ０〜Ｄ７はモニタメモリ５の第２のメモリ領域ＭＢに直接書込まれる。したがって、メモリ１７に書込んだデータ信号Ｄ０〜Ｄ７をモニタメモリ１５に書込む場合は、メモリ１７とモニタメモリ１５に別々にアクセスする必要があった従来に比べ、ＣＰＵ３の負荷が軽くなり、処理能力が高くなる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の一実施の形態によるマイクロコンピュータシステムの構成を示すブロック図である。 図１に示したメモリおよびモニタメモリの構成を示すブロック図である。 図２に示したモニタメモリのメモリ領域を示すブロック図である。 図１に示したマイクロコンピュータシステムの動作を示すタイムチャートである。 従来のマイクロコンピュータシステムの構成を示すブロック図である。 図５に示したメモリおよびモニタメモリの構成を示すブロック図である。 図５に示したマイクロコンピュータシステムの動作を示すタイムチャートである。

符号の説明

１，１１ ＣＰＵユニット、２，１２ 外部ユニット、３，１３ ＣＰＵ、４，１４ デコーダ、５，１５ モニタメモリ、６，１６ モニタ装置、ＭＡ 第１のメモリ領域、ＭＢ 第２のメモリ領域。

Claims (1)

1. 外部メモリにバスを介してアドレス信号、データ信号および制御信号を与える中央制御装置と、前記バスの信号を記憶するためのモニタメモリと、前記モニタメモリの記憶内容を表示するモニタ装置とを備えたマイクロコンピュータシステムにおいて、
   前記モニタメモリは、それぞれが前記外部メモリ分のメモリ容量を有する第１および第２のメモリ領域を有し、前記バスの信号を記憶する書込モードに固定され、
   前記制御信号に含まれる読出／書込制御信号は、前記第１および第２のメモリ領域のうちのいずれか一方のメモリ領域を選択するためのアドレス信号として前記モニタメモリに与えられ、
   前記中央処理装置からアドレス信号およびデータ信号が出力されるとともに前記読出／書込制御信号がデータ書込を指示する第１の論理レベルにされた場合は、前記外部メモリのうちの該アドレス信号によって指定されたアドレスに該データ信号が書込まれるとともに、前記第１のメモリ領域のうちの該アドレス信号によって指定されたアドレスに該データ信号が書込まれ、
   前記中央処理装置からアドレス信号が出力されるとともに前記読出／書込制御信号がデータ読出を指示する第２の論理レベルにされた場合は、前記外部メモリのうちの該アドレス信号によって指定されたアドレスからデータ信号が読出され、該データ信号が前記第２のメモリ領域のうちの該アドレス信号によって指定されたアドレスに書込まれることを特徴とする、マイクロコンピュータシステム。

Images