JPH04328384A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリを実装
したメモリカードの改良に関する。

【０００２】

【従来の技術】周知のように、例えばＳＲＡＭ（スタテ
ィック・ランダム・アクセス・メモリ）やＥＥＰＲＯＭ
（エレクトリカリー・イレーサブル・アンド・プログラ
マブル・リード・オンリー・メモリ）等の半導体メモリ
をカード状に実装したメモリカードが、データの保存媒
体として使用されるようになってきている。このメモリ
カードは、フロッピーディスクやハードディスク等の動
的記録媒体と異なり、駆動機構が不要でしかも高速アク
セスが可能である等、種々の利点を有している。

【０００３】図１４は、このような従来のメモリカード
の構成を示している。すなわち、このメモリカード１１
は、主として、複数（図示の場合は２０個）のＲＡＭチ
ップ１２ａ〜１２ｔと、このＲＡＭチップ１２ａ〜１２
ｊ，１２ｋ〜１２ｔのそれぞれのグループのチップセレ
クト用のデコーダ１３ａ，１３ｂと、各ＲＡＭチップ１
２ａ〜１２ｔのバックアップ用電池１４と、このバック
アップ用電池１４の電力と図示しない外部電源からの供
給電力とを切り換える電源切換回路１５とから構成され
ている。

【０００４】そして、アドレス入力端子群Ａｄを構成す
るアドレス入力端Ａ０〜Ａ２０にアドレスデータが供給
されるとともに、コントロール入力端子群Ｃｏに所定の
コントロール信号が供給されて書き込みモードになされ
ると、データ入出力端子群Ｄａを構成するデータ入出力
端Ｄ０〜Ｄ７に供給されたデータが、所定のＲＡＭチッ
プ１２ａ〜１２ｔに書き込まれる。また、アドレス入力
端子群Ａｄにアドレスデータが供給され、コントロール
入力端子群Ｃｏに所定のコントロール信号が供給されて
読み出しモードになされると、所定のＲＡＭチップ１２
ａ〜１２ｔに記憶されたデータがデータ入出力端子群Ｄ
ａを介して出力される。

【０００５】なお、各ＲＡＭチップ１２ａ〜１２ｔに記
憶されたデータは、上記バックアップ用電池１５または
電源端子ＣＥと接地端子ＧＮＤとの間に接続される外部
電源によって保存される。この場合、外部電源の電圧が
バックアップ用電池１５の電圧よりも高いときに、外部
電源の電圧が各ＲＡＭチップ１２ａ〜１２ｔに印加され
るように、電源切換回路１５によって切り換えが行なわ
れる。

【０００６】しかしながら、上記のような構成の従来の
メモリカード１１では、アドレス入力端子群Ａｄやデー
タ入出力端子群Ｄａを直接外部に露出させているため、
メモリカード１１を１つの大容量メモリチップと見なせ
るので、ランダムアクセス性や高速アクセス性に優れて
いる反面、記憶容量を増加させるつまりＲＡＭチップの
数を増加させると、アドレス入力端子群Ａｄを構成する
アドレス入力端の数が増加するという問題が生じている
。例えば６４Ｍバイトの記憶容量を持たせようとすると
、アドレス入力端の数が２６個も必要となり、構成上及
び経済上不利になるとともに、ひいては信頼性の低下を
も招くことになる。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
メモリカードでは、記憶容量を増加させるとアドレスデ
ータを入力するための端子数が増加し、構成上及び経済
上不利になるとともにひいては信頼性の低下をも招くと
いう問題を有している。

【０００８】そこで、この発明は上記事情を考慮してな
されたもので、記憶容量を増加させても端子数を増やす
必要がなく、構成上及び経済上有利になりひいては信頼
性の向上を図り得る極めて良好なメモリカードを提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】この発明に係るメモリカ
ードは、外部に対してデータの入出力を行なうための複
数のデータ入出力端子と、この複数のデータ入出力端子
に外部から供給されたデータがアドレスデータか情報デ
ータかを指定する信号が供給されるアドレス／データ端
子と、半導体メモリに対してデータ読み出しか書き込み
かを指定する信号が供給されるリード／ライト端子とを
備え、アドレス／データ端子に供給された信号によりア
ドレスが指定された状態で、複数のデータ入出力端子に
その端子数よりもビット数の多いアドレスデータを複数
回にわけて入力設定し、かつ、アドレス／データ端子に
供給された信号によりデータが指定された状態で、リー
ド／ライト端子に供給された信号に基づいて、半導体メ
モリを読み出しモードまたは書き込みモードに設定し、
半導体メモリから複数のデータ入出力端子へのデータ読
み出しまたは複数のデータ入出力端子に供給されたデー
タの半導体メモリへの書き込みを行なわせるように構成
したものである。

【００１０】

【作用】上記のような構成によれば、アドレスデータと
情報データとを同じデータ入出力端子を用いて入出力す
ることができるとともに、複数のデータ入出力端子にそ
の端子数よりもビット数の多いアドレスデータを複数回
にわけて入力設定するようにしたので、半導体メモリの
記憶容量を増加させても端子数を増やす必要がなく、構
成上及び経済上有利になりひいては信頼性の向上を図る
ことができる。

【００１１】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、メモリカード１
６は、主として、複数の半導体メモリチップ（図示せず
）を組み合わせて構成されるメモリ部１７と、このメモ
リ部１７に対する書き込みや読み出しを制御する出力コ
ントロール回路１８と、メモリ部１７に対するアドレス
データＡ０〜Ａ６（ただしＡ６はチップセレクトとなる
）を生成して出力するアドレスカウンタ１９と、Ｉ／Ｏ
（入出力）ピンＤ０〜Ｄ７に対するデータの入出力を制
御するＩ／Ｏ制御回路２０と、カード情報設定回路２１
と、バックアップ用電池２２と、このバックアップ用電
池２２の電池電圧検出回路２３とから構成されている。

【００１２】なお、バックアップ用電池２２は、メモリ
部１７に、例えばＳＲＡＭ，ＤＲＡＭ（ダイナミック・
ランダム・アクセス・メモリ）及びＰＳＲＡＭ（疑似Ｓ
ＲＡＭ）のような揮発性メモリチップを使用している場
合のみ必要となる。

【００１３】図２は、このメモリカード１６の外観を示
している。メモリカード１６の短手方向の一側面に、外
部接続用のピン群２４が配置されている。このピン群２
４は、図３に示すような２０個のピンを有している。な
お、信号がＬ（ロー）レベルで活性化されるものについ
ては、以後、図面上ではシンボルの上に￣を付して示し
、明細書中ではシンボルの手前に￣を付して示すことに
する。

【００１４】まず、このメモリカード１６は、図３に示
すように、２つの接地ピンＧＮＤと１つの電源ピンＶｃ
ｃとを持ち、２つの接地ピンＧＮＤが両端に配置され、
電源ピンＶｃｃが中央部分に配置されている。Ｖｐｐは
プログラム用電源ピンで、プログラミング時以外は電源
ピンＶｃｃの電位が印加される。なお、プログラム用電
源ピンＶｐｐを必要としたメモリカードは、メモリカー
ド内でプログラム用電源ピンＶｐｐをＮＣ（ノー・コネ
クション）としている。

【００１５】８個のＩ／ＯピンＤ０〜Ｄ７は、Ｉ／Ｏバ
ス２５を介してアドレスカウンタ及びＩ／Ｏ制御回路２
０に接続される。データは８ビット単位であり、アドレ
スも８ビット単位でメモリ部１７の記憶容量に応じて複
数回に渡って指定する。データとアドレスとの切り替え
は、入力ピン￣Ａ／Ｄに供給される切替信号によって制
御する。

【００１６】コントロール信号としては、入力ピンＣＥ
に供給されるカードイネーブル信号と、上記入力ピン￣
Ａ／Ｄに供給される切替信号と、入力ピンＲ／￣Ｗに供
給されるリード／ライトの切替信号と、入力ピンＢＣＫ
に供給されアドレスやデータの入出力の同期信号となる
バスクロックと、出力ピンＲＤＹ／￣ＢＳＹから発生さ
れるレディ信号とがある。なお、レディ信号は、ＥＥＰ
ＲＯＭを使用したカードにおいて、書き込み時に使用す
ることが可能となる。

【００１７】図４は、上記コントロール信号による動作
モードを示している。入力ピン￣Ａ／ＤをＬレベルに設
定し入力ピンＲ／￣ＷをＨ（ハイ）レベルに設定するこ
とにより、Ｉ／Ｏ制御回路２０を介してカードステイタ
ス情報を読み出すことができる。このカードステイタス
情報は、 Ｄ７　　…　　ＣＤ Ｄ６　　…　　ＷＰ Ｄ５　　…　　予約 Ｄ４　　…　　予約 Ｄ３　　…　　ＢＮ２ Ｄ２　　…　　ＢＮ１ Ｄ１　　…　　ＢＶＤ２ Ｄ０　　…　　ＢＶＤ１ を表わしている。ただし、ＣＤはメモリカード検出で常
にＨレベルであり、ＷＰはライトプロテクトでＨレベル
の場合にライトプロテクトされる。また、ＢＮ１，ＢＮ
２はメモリカード１６が何バイトアドレスかを示す情報
で、図５に示すような条件となっている。さらに、ＢＶ
Ｄ１，ＢＶＤ２は電池電圧検出回路２３によるバックア
ップ用電圧２２の電圧値の検出結果を、図６に示すよう
に表わす情報である。

【００１８】ここで、メモリカード１６のメモリ部１７
の記憶領域には、コモンメモリ領域とアトリビュートメ
モリ領域とがある。このアトリビュートメモリ領域は、
例えばアドレスで先頭から１ｋバイトである。そして、
このアトリビュートメモリ領域には、使用されている半
導体メモリチップの種類（ＳＲＡＭ，ＥＥＰＲＯＭ等）
やアクセス速度等の使用デバイスの情報が記録されてい
る。コモンメモリ領域はアトリビュートメモリ領域の直
後に置かれ、例えば画像に関するデータ等が記録される
。

【００１９】アトリビュートメモリ領域は、使用されて
いる半導体メモリチップの種類に無関係に、必ず読み出
しすることができなければならない。このため、アトリ
ビュートメモリ領域であるアドレスの先頭１ｋバイトの
アクセスタイムは、例えば３００ｎｓのように低速度に
規定されている。そして、アトリビュートメモリ領域が
アクセスされた後は、半導体メモリチップの種類や記憶
容量及びアクセス速度等が判明するため、コモンメモリ
領域のアクセス条件を最適のものに設定することができ
る。

【００２０】また、メモリカード１６に対して、アドレ
スやデータは全て８ビットのＩ／Ｏバス２５を介して入
出力される。上記カードステイタス情報から何バイトア
ドレスかが判明されると、データのＬＳＢ側から順次入
力ピンＢＣＫに供給されたバスクロックに同期して書き
込み及び読み出しが行なわれる。Ｉ／Ｏバス２５へのア
ドレスの入力状態を、図７に示している。

【００２１】データの書き込み及び読み出しは、入力ピ
ン￣Ａ／ＤをＨレベルに設定することにより行なわれる
。クロックに同期して複数バイトのデータを連続して入
出力することができる。設定アドレスには、最初のデー
タが、設定アドレス＋１には２番目のデータ、……のよ
うに、アドレスが自動的にインクリメントされ次々にテ
ータの入出力が行なわれる。

【００２２】システムによっては、使用されている半導
体メモリチップの種類が異なるメモリカード（ＳＲＡＭ
カード，ＭＡＳＫＲＯＭカード等）を同時に使用する場
合があるため、少なくとも、読み出し動作は各メモリカ
ード間で同じになるようにしておく必要がある。入力ピ
ンＣＥに供給されるカードイネーブル信号がＬレベルの
ときは、メモリカード１６が動作スタンバイ状態となり
、Ｈレベルのときはアクティブ状態となる。入力ピンＣ
ＥがＨレベルで、入力ピン￣Ａ／Ｄ及び入力ピンＲ／￣
Ｗが共にＬレベルのとき、Ｉ／Ｏバス２５に入力ピンＢ
ＣＫのバスクロックに同期してアドレスが設定される。

【００２３】入力ピンＣＥ，入力ピン￣Ａ／Ｄ及び入力
ピンＲ／￣Ｗが共にＨレベルのとき、Ｉ／Ｏバス２５が
データ読み出しモードとなされ、Ｉ／Ｏバス２５には入
力ピンＢＣＫのバスクロックに同期してメモリ部１７に
記憶されたデータが読み出される。なお、ＯＴＰＲＯＭ
やＥＰＲＯＭ等の半導体メモリチップを使用したメモリ
カードでは、プログラム用電源ピンＶｐｐから電源ピン
Ｖｃｃの電位を供給する必要がある。図８は、異なる半
導体メモリチップを使用したメモリカードに共通する、
データ読み出し時における、各入力ピンＣＥ，入力ピン
￣Ａ／Ｄ及び入力ピンＲ／￣Ｗの入力状態と動作モード
との関係を示し、図９は、３バイトアドレスの場合のデ
ータ読み出しシーケンスを示している。

【００２４】次に、入力ピンＣＥがＨレベルで、入力ピ
ン￣Ａ／Ｄ及び入力ピンＲ／￣Ｗが共にＬレベルのとき
、Ｉ／Ｏバス２５に入力ピンＢＣＫのバスクロックに同
期してアドレスを供給することにより、メモリ部１７の
アドレスを設定できる。入力ピンＣＥ及び入力ピン￣Ａ
／Ｄが共にＨレベルで、入力ピンＲ／￣ＷがＬレベルの
とき、Ｉ／Ｏバス２５がデータ書き込みモードとなされ
、Ｉ／Ｏバス２５に入力ピンＢＣＫのバスクロックに同
期して書き込みデータを供給することにより、メモリ部
１７にデータが書き込まれる。

【００２５】図１０は、ＳＲＡＭ，単一電源ＥＥＰＲＯ
Ｍ及び単一電源Ｆｌａｓｈ−ＥＰＲＯＭの場合の、デー
タ書き込み時における、各入力ピンＣＥ，入力ピン￣Ａ
／Ｄ及び入力ピンＲ／￣Ｗの入力状態と動作モードとの
関係を示し、図１１は、３バイトアドレスの場合のデー
タ書き込みシーケンスを示している。

【００２６】また、ＳＲＡＭ，ＥＰＲＯＭ及び２電源Ｆ
ｌａｓｈ−ＥＰＲＯＭの場合のデータ書き込み動作は、
ＳＲＡＭと同様であるが、図１２に示すように、データ
書き込み時にプログラム用電源ピンＶｐｐの電位を書き
込みレベルとしている。さらに、電気的なインターフェ
ースは、メモリカードの互換性を保つために重要である
。インターフェースは、図１３に示すように設定するこ
とが望ましい。なお、この発明は上記実施例に限定され
るものではなく、この外その要旨を逸脱しない範囲で種
々変形して実施することができる。

【００２７】

【発明の効果】以上詳述したようにこの発明によれば、
記憶容量を増加させても端子数を増やす必要がなく、構
成上及び経済上有利になりひいては信頼性の向上を図り
得る極めて良好なメモリカードを提供することができる
。

【図面の簡単な説明】

【図１】この発明に係るメモリカードの一実施例を示す
ブロック構成図。

【図２】同実施例の外観図。

【図３】同実施例のピンの種類を説明するための図。

【図４】同実施例の動作モードを説明するための図。

【図５】同実施例のアドレス指定を説明するための図。

【図６】同実施例の電池電圧検出結果を説明するための
図。

【図７】同実施例のアドレス構成を説明するための図。

【図８】同実施例の読み出しモードを説明するための図
。

【図９】同読み出しモードの動作を説明するためのタイ
ミング図。

【図１０】同実施例の書き込みモードを説明するための
図。

【図１１】同書き込みモードの動作を説明するためのタ
イミング図。

【図１２】同実施例の異なる種類のメモリへの書き込み
モードを説明するための図。

【図１３】同実施例のインターフェースを説明するため
の図。

【図１４】従来のメモリカードの構成を示すブロック回
路構成図。

【符号の説明】

１１…メモリカード、１２ａ〜１２ｔ…ＲＡＭチップ、
１３ａ，１３ｂ…デコーダ、１４…バックアップ用電池
、１５…電源切換回路、１６…メモリカード、１７…メ
モリ部、１８…出力コントロール回路、１９…アドレス
カウンタ、２０…Ｉ／Ｏ制御回路、２１…カード情報設
定回路、２２…バックアップ用電池、２３…電池電圧検
出回路、２４…ピン群、２５…Ｉ／Ｏバス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　半導体メモリを内蔵したメモリカード
   において、外部に対してデータの入出力を行なうための
   複数のデータ入出力端子と、この複数のデータ入出力端
   子に外部から供給されたデータがアドレスデータか情報
   データかを指定する信号が供給されるアドレス／データ
   端子と、前記半導体メモリに対してデータ読み出しか書
   き込みかを指定する信号が供給されるリード／ライト端
   子と、前記アドレス／データ端子に供給された信号によ
   りアドレスが指定された状態で、前記複数のデータ入出
   力端子にその端子数よりもビット数の多いアドレスデー
   タを複数回にわけて入力設定する設定手段と、この設定
   手段によりアドレスデータが設定され、かつ、前記アド
   レス／データ端子に供給された信号によりデータが指定
   された状態で、前記リード／ライト端子に供給された信
   号に基づいて、前記半導体メモリを読み出しモードまた
   は書き込みモードに設定し、前記半導体メモリから前記
   複数のデータ入出力端子へのデータ読み出しまたは前記
   複数のデータ入出力端子に供給されたデータの前記半導
   体メモリへの書き込みを行なう制御手段とを具備してな
   ることを特徴とするメモリカード。