JP2000029452A

JP2000029452A - 画像処理装置

Info

Publication number: JP2000029452A
Application number: JP10196217A
Authority: JP
Inventors: Mitsunari Todoroki; 晃成轟
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-07-10
Filing date: 1998-07-10
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】画像処理の各機能を標準化しやすくできると共
に処理効率を最大化しやすくする。また、処理効率を最
大化できると共に各機能をレベルアップさせたりダウン
させたりしやすくする。【解決手段】この装置は、表示処理を行う表示処理手段
を有する。そして、表示処理手段の内部に、原描画イメ
ージバッファブロック４２と、透明色データバッファブ
ロック４３と、マスクデータバッファブロック４４と、
バックグランドイメージバッファブロック４５と、最終
描画イメージバッファブロック４６とを設け、各バッフ
ァブロックからの独立した要求を受け付け、他のメモリ
手段２３，２６や各バッファブロックにアクセスするメ
モリ制御部４１によってその要求を調停し、各バッファ
ブロックを制御するようにしている。このメモリ制御部
４１は、要求を受け付けて他のメモリ手段２３，２６に
アクセスする際、その受け付けの優先順位を各バッファ
ブロックに対して付与している。また、５つのバッファ
ブロックは、それぞれリング形式のバッファを有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スプライトまたは
キャストと呼ばれる画像をシナリオに沿って動作させる
アニメーションに使用して好適な画像処理装置に関す
る。

【０００２】

【従来の技術】従来、アニメーションを表示させる方法
としては、フレームベースのアニメーションとスプライ
トベースのアニメーションとが存在している。フレーム
ベースのアニメーションは、いわゆる紙芝居のように一
枚一枚の絵を順に表示していくものであり、一枚一枚の
絵の作成に手間がかかるものの表示させる際は、フレー
ムを順番に表示するだけであり、再生時の負荷は軽いも
のとなっている。

【０００３】一方、スプライトベースのアニメーション
は、一枚の絵（フレーム）を複数のスプライト（キャス
ト）、例えば、主人公キャラクタ、雲、自動車などの動
く出演者に分け、各スプライトを所定のシナリオに沿っ
て動作させるものである。このスプライトベースのアニ
メーションは、各フレームを作成するのが簡単となると
共に複数のフレーム画像がスプライトを共有するため全
体的にメモリサイズが小さくなるメリットがあり、最近
では多くのアニメーションに採用されている。しかし、
このスプライトベースのアニメーションは、再生時に各
スプライトをシナリオに沿って動かす必要があり、描画
処理およびスプライトの組み合わせ処理を実行する中央
演算処理装置（以下ＣＰＵという）に多大な負荷がかか
るものとなっている。

【０００４】また、従来のスプライトベースのアニメー
ションでは、描画画像の一部にマスクをかけて表示しな
いようにしたマスク処理や特定領域をクリップしてその
領域のみを描画させたり、させなかったりするクリッピ
ング処理と呼ばれるものが知られている。さらに、下絵
にスプライトを張りつけるための上書き処理を行う際、
そのスプライトの一部を透明にし下絵をそのまま表示さ
せる透明処理を行うものも知られている。また、下絵と
スプライトの両者の色を所定の比率でブレンドするブレ
ンド処理も知られている。さらには、画面の初期化等に
おいて、所定の領域を任意の色で塗りつぶす塗りつぶし
処理も知られている。

【０００５】これらのマスク処理、クリッピング処理、
透明処理、ブレンド処理および塗りつぶし処理は、他の
処理、例えば、拡大・縮小処理と共に行われることが多
い。また、これらの各処理は、ＣＰＵに多大な負荷がか
かり、処理速度が遅くなりがちとなる。なお、上書き処
理は、このような処理の基本となっており、この処理に
もっと多くの時間を要している。

【０００６】一方、上書きや透明色関連の技術として、
特開平４−１９０４６５のように、透明が定義されたマ
スクパターンを重ねる際の演算等を工夫して、描画プロ
グラムを簡略化し、描画速度を速くする技術が知られて
いる。さらに、ＣＰＵパワーに負荷をかけずに高速処理
する画像処理装置として、特開平８−６３６０９号公報
の技術が知られている。この技術は所定のパターンで塗
りつぶして形成された図形を、下絵が格納されている記
憶装置の所定の画素位置に上書きするようにしたもので
ある。

【０００７】

【発明が解決しようとする課題】従来のスプライトベー
スのアニメーションを再生する画像処理装置は、画像処
理の際の負荷に対しては、ＣＰＵパワーや搭載メモリを
多くすることによって対応したり、特開平８−６３６０
９号公報の技術のように上書き方式によって対応してい
る。しかしながら、ＣＰＵパワーの増大によって対処さ
せる場合、アニメーションが極めて複雑、例えば、立体
画像になったり、各種の複雑な処理をさせると、非常に
高価なＣＰＵや高容量のメモリが必要となり、装置が極
めて高価となってしまう。また、特開平８−６３６０９
号公報の技術のみでは、各種の複雑な処理への高速対応
が困難となる。

【０００８】また、従来の画像処理装置は、その用途に
合わせ、専用に開発されているものが多く、仕様の変更
に対して迅速な対応ができづらくなっている。また、画
像処理装置が特定の処理、例えば、描画させようとした
とき、透明色処理にＣＰＵが追われ、その描画処理が後
回しになるということも生じている。これでは、描画速
度が落ち、装置として満足度の低いものとなってしま
う。

【０００９】一方、最近では、ネットワークディスプレ
イと呼ばれる製品のように、携帯性を有し、いわゆる素
人が扱う表示装置がコンビニエンスストア等に採用され
始めている。この種の、操作が簡単で、多くの人が利用
する携帯性のある装置では、その価格を抑えることが要
求される。一方、価格は抑えられるものの、その表示速
度は通常と同様またはより速くすることが要求される。
また、このような装置では、特定の機能を特に要求され
ることが多いが、従来の画像処理装置は、特定の機能を
レベルアップさせたりダウンさせることは容易にはでき
ないものとなっている。

【００１０】なお、従来のスプライトベースのアニメー
ションの上書き処理では、スプライトやフレームの一部
のみが上書き処理が必要なときでも、画像全体を上書き
処理し、必要な部分をＶＲＡＭへ転送している。このた
め、画像全体として１，０００×１，０００ドットの場
合において、上書き処理に必要な部分が１０×１０ドッ
トの時でも、１，０００×１，０００ドットの画像部分
について上書き処理している。このため、ＣＰＵに負荷
のかかる上書き処理が一層重いものとなっている。

【００１１】本発明は、以上のような問題点を解決する
ためになされたものであり、画像処理の各機能を標準化
しやすくできると共に処理効率を最大化しやすい画像処
理装置を提供することを目的とする。また、他の発明
は、処理効率を最大化できると共に各機能をレベルアッ
プさせたりダウンさせたりしやすい画像処理装置を提供
することを目的とする。さらに、他の発明は、画像処理
の各機能それぞれを効率良く、しかも標準化しやすくで
きる画像処理装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明では、復号されたデータを表示
部に表示させるための表示処理を行う表示処理手段を有
する画像処理装置において、表示処理手段の内部に、復
号された原描画イメージを保存する原描画イメージバッ
ファブロックと、透明色データを保存する透明色データ
バッファブロックと、表示部に表示するための画像にマ
スクをかけるためのマスクデータを保存するマスクデー
タバッファブロックと、張り付け処理される画像の背景
画像となるバックグランドイメージを保存するバックグ
ランドイメージバッファブロックと、各処理が施された
後の最終描画イメージを保存する最終描画イメージバッ
ファブロックとを設け、各バッファブロックからの独立
した要求を受け付け、他のメモリ手段や各バッファブロ
ックにアクセスするメモリ制御部によってその要求を調
停し、各バッファブロックを制御するようにしている。

【００１３】このように、各バッファブロックからの独
立した要求を受け付け、他のメモリ手段や各バッファブ
ロックにアクセスするメモリ制御部によってその要求を
調停し、各バッファブロックを制御するようにしている
ので、画像処理の各機能を標準化しやすくなる。また、
メモリ制御部の調停によって、処理効率を最大化できる
こととなる。

【００１４】また、請求項２記載の発明では、請求項１
記載の画像処理装置において、メモリ制御部は、ホスト
側のメモリおよびローカルのメモリに並列的にアクセス
可能とされている。このように、ホスト側のメモリおよ
びローカルのメモリに並列的にアクセス可能とされてい
るので、並列処理が可能となり、処理速度が向上する。

【００１５】さらに、請求項３記載の発明では、請求項
１または２記載の画像処理装置において、入力したデー
タを処理し、最終描画イメージバッファブロックに最終
描画イメージを書き込むデータ加工部を設け、メモリ制
御部の制御によって原描画イメージデータ、透明色デー
タ、マスクデータおよびバックグランドメージデータを
上記データ加工部に送出するようにしている。

【００１６】このように、原描画イメージデータ、透明
色データ、マスクデータおよびバックグランドメージデ
ータがデータ加工部に送出されて処理されるので、画像
処理に必要な処理が効率的に実行できるようになる。

【００１７】加えて、請求項４記載の発明では、復号さ
れたデータを表示部に表示させるための表示処理を行う
表示処理手段を有する画像処理装置において、復号され
た原描画イメージを保存する原描画イメージバッファブ
ロックと、透明色データを保存する透明色データバッフ
ァブロックと、表示部に表示するための画像にマスクを
かけるためのマスクデータを保存するマスクデータバッ
ファブロックと、張り付け処理される画像の背景画像と
なるバックグランドイメージを保存するバックグランド
イメージバッファブロックと、各処理が施された後の最
終描画イメージを保存する最終描画イメージバッファブ
ロックとからなるメモリ手段と、各バッファブロックか
らの独立した要求を受け付け、他のメモリ手段にアクセ
スするメモリ制御部とを設け、メモリ制御部は、上記要
求を受け付けて他のメモリ手段にアクセスする際、その
受け付けの優先順位を各バッファブロックに対して付与
している。

【００１８】この発明では、メモリ制御部は、各バッフ
ァブロックからの独立した要求を受け付け、他のメモリ
手段にアクセスする際、その受け付けの優先順位を各バ
ッファブロックに対して付与している。このため、処理
効率を最大化できると共に各機能をレベルアップさせた
りダウンさせたりしやすい画像処理装置となる。

【００１９】また、請求項５記載の発明では、請求項４
記載の画像処理装置において、他のメモリ手段を複数設
け、その各メモリ手段に対してのアクセスの優先順位を
独立に設定している。このため、メモリ手段の特性に合
った優先順位を設定できることとなり、装置の処理効率
を一段と向上させることができる。

【００２０】さらに、請求項６記載の発明では、請求項
４または５記載の画像処理装置において、他のメモリ手
段を、ホスト側のメモリおよびローカルのメモリとし、
メモリ制御手段は、この両メモリに並列的にアクセス可
能としている。

【００２１】このため、ホスト側のメモリおよびローカ
ルのメモリを各バッファブロックから見て同等に扱うこ
とができ、標準化しやすくなる。しかも、両メモリに並
列的にアクセス可能としているので、処理速度が向上す
る。

【００２２】また、請求項７記載の発明では、請求項
４，５または６記載の画像処理装置において、優先順位
を固定している。優先順位の固定によって、その装置に
おおよそ合致する順位で効率良く処理される。また、回
路的にも簡略化でき、コストや小型化の面で有利とな
る。

【００２３】さらに、請求項８記載の発明では、請求項
７記載の画像処理装置において、優先順位を、最終描画
イメージバッファブロックを第１位とし、バックグラン
ドイメージバッファブロックを第２位とし、原描画イメ
ージバッファブロックを第３位とし、マスクデータバッ
ファブロックを第４位とし、透明色データバッファブロ
ックを第５位としている。

【００２４】このように、発生する確率が低いマスクデ
ータのバッファブロックや透明色データのバッファブロ
ックを低い順位とし、発生確率の高いものを優先度を高
くしているので、上書等の描画が優先されて実行され、
効率良く描画される。

【００２５】さらに、請求項９記載の発明では、請求項
４、５または６記載の画像処理装置において、優先順位
を動的に可変としている。このため、固定した場合に比
べ、処理する画像の性質に合った効率的な処理が可能と
なる。

【００２６】加えて、請求項１０記載の発明では、請求
項９記載の画像処理装置において、各バッファブロック
の保持データ量を把握し、各バッファブロックからのデ
ータ取り出し時には、残量が零となるまでの必要処理サ
イクル数が最も小さいものに第１位の優先順位を与えて
いる。このため、早く容量が零となるであろうバッファ
ブロックの要求を優先させているので、零になってしま
い、全体の処理効率が落ちてしまうということがなくな
る。

【００２７】さらに、請求項１１記載の発明では、請求
項９または１０記載の画像処理装置において、バッファ
ブロックの保存データ量を把握し、各バッファへのデー
タ書き込み時には、満杯となるまでの必要処理サイクル
数が最も大きいものに第１位の優先順位を与えている。
このため、早く容量が満杯となるであろうバッファブロ
ックの要求を優先させているので、満杯になってしま
い、全体の処理効率が落ちてしまうということがなくな
る。

【００２８】また、請求項１２記載の発明では、復号さ
れたデータを表示部に表示させるための表示処理を行う
表示処理手段を有する画像処理装置において、復号され
た原描画イメージを保存する原描画イメージバッファブ
ロックと、透明色データを保存する透明色データバッフ
ァブロックと、表示部に表示するための画像にマスクを
かけるためのマスクデータを保存するマスクデータバッ
ファブロックと、張り付け処理される画像の背景画像と
なるバックグランドイメージを保存するバックグランド
イメージバッファブロックと、各処理が施された後の最
終描画イメージを保存する最終描画イメージバッファブ
ロックと、からなるメモリ手段と、各バッファブロック
からの独立した要求を受け付け、他のメモリ手段にアク
セスするメモリ制御部とを設け、上記５つのバッファブ
ロックは、それぞれリング形式のバッファを有してい
る。

【００２９】このように、各バッファブロックからの独
立した要求を受け付け、他のメモリ手段にアクセスする
メモリ制御部を設け、５つのバッファブロックには、そ
れぞれリング形式のバッファを設けているので、画像処
理の各機能それぞれを効率良く、しかも標準化しやすい
ものとすることができる。

【００３０】また、請求項１３記載の発明では、請求項
１２記載の画像処理装置において、リング形式のバッフ
ァを、同じ大きさの２つのバッファを切り換えて使用す
るダブルバッファ方式としている。このため、バッファ
の制御が簡単となり、回路も複雑化しない。

【００３１】さらに、請求項１４記載の発明では、請求
項１３記載の画像処理装置において、各バッファブロッ
クは、２つのバッファを制御するバッファ制御部を有し
ている。このため、２つのバッファの制御が統一的に実
行でき、処理速度が向上する。

【００３２】さらに、請求項１５記載の発明では、請求
項１３または１４記載の画像処理装置において、各バッ
ファのサイズを４〜３２画素分としている。このため、
所定のバッファブロックがＣＰＵ等の演算時間等におい
て、多くの時間を占有してしまうようなことが無くな
り、全体としての処理効率が向上する。

【００３３】加えて、請求項１６記載の発明では、請求
項１２、１３、１４または１５記載の画像処理装置にお
いて、最終描画イメージバッファブロックのバッファ容
量を他の４つのバッファブロックのそれぞれのバッファ
容量より大きなものとし、当該他の４つのバッファブロ
ックの容量をそれぞれ同一としている。最終描画イメー
ジバッファブロックは、描画に必ず必要なものであり、
これのためのバッファ容量を他のものと異なり大きなも
のとすることによって、全体としての処理効率が一段と
向上する。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態の例を
図１から図２１に基づき説明する。

【００３５】この実施の形態の画像処理装置は、ローカ
ルエリアネットワークであるＬＡＮ３を介してネットワ
ークとなるインターネット２に接続されるネットワーク
ディスプレイ１に組み込まれるものとなっている。この
ネットワークディスプレイ１は、ＬＡＮ３、外部への接
続のためのホストとなるパーソナルコンピュータ（以下
パソコンという）４、デジタル公衆回線網であるＩＳＤ
Ｎ５、プロバイダのホストコンピュータ（以下ＷＷＷサ
ーバという）６を介してインターネット２と接続され
る。

【００３６】このＷＷＷサーバ６は、ＵＲＬ（Uniform
Resource Locator）で特定されるが、通常はｈｔｔｐ
（Hyper-Text Transfer Protocol）を使用してアクセス
されるため、「ｈｔｔｐ」の表示がなされる。このた
め、ＨＴＴＰサーバともなる。また、このネットワーク
ディスプレイ１は、テレビ局８からのテレビ放送を受信
できるテレビモニターともなっている。

【００３７】インターネット２には、他のＷＷＷサーバ
６ａ，６ｂが接続される。また、ＷＷＷサーバ６には、
他のＬＡＮ３ａ等を介してサーバとなるサーバコンピュ
ータ７やパソコン４ａ等が接続され、サーバコンピュー
タ７にはディスプレイ７ａが接続されている。なお、Ｌ
ＡＮ３には、他のネットワークディスプレイ１ａ，１ｂ
やパソコン４ｂ等が接続されている。

【００３８】ここで、画像処理装置が組み込まれる装置
としては、表示手段の一部を兼ねるネットワークディス
プレイ１，１ａ，１ｂの他に、パソコン４，４ａ，４ｂ
やサーバコンピュータ７とディスプレイ７ａ等を適用し
ても良い。また、ＩＳＤＮ５とパソコン４との接続、Ｉ
ＳＤＮ５とＬＡＮ３ａとの接続等には、ＤＳＵ（デジタ
ルサービスユニット）、ターミナルアダプタ、モデム、
ＩＰルータ等のネットワークへの接続手段が用いられ
る。

【００３９】ネットワークディスプレイ１，１ａ，１ｂ
（以下、これらを代表してネットワークディスプレイ１
について説明する）は、図２に示すように、中央の液晶
からなる表示部１１と、表示部１１の周辺に配置される
操作部１２と、音を出力するスピーカ部１３と、特定の
ウエブページにアクセスできる磁気カードが挿入されそ
のアドレスを読み取ったり、その他の磁気カードを読み
取る磁気カードリーダ部１４と、電源ラインやホストと
なるパソコン４に接続される接続部１５とから主に構成
されている。

【００４０】表示部１１の左右の操作部１２は、１〜１
０の１０種類のメニュー釦１２があり、この各釦１２ａ
に近接した表示部１１に、対応する操作メニューの表示
がなされる。例えば、パソコン４内に保管されている各
種のアニメーションをその番号によって選択するように
する。すなわち、１番のメニュー釦１２ａを押すと、１
番のアニメーションが再生されるようにする。また、表
示部１１の下側には、インターネット上のホームページ
にアクセスしたときの各種の操作釦部１２ｂが配置され
ている。また、磁気カードリーダ部１４の近傍に、画面
の操作矢印を上下左右に動かすための指示操作部１２ｃ
が設けられている。

【００４１】このようなネットワークディスプレイ１の
回路構成は次のとおりとなっている。すなわち、ネット
ワークディスプレイ１は、図３に示すように、ＬＣＤ
（液晶）からなる表示部１１と、演算処理手段となるＣ
ＰＵ（＝中央演算処理装置）２１と、表示処理手段とな
る専用グラフィックスＬＳＩ２２と、スプライトのデー
タやシナリオデータ等を記憶するためのＲＯＭやＲＡＭ
等からなるメモリ２３と、パソコン４等の外部情報源２
４からの指示を受けＣＰＵ２１に伝えたり、ＣＰＵ２１
からの指示をパソコン４に伝えるデータ受送信回路２５
と、専用グラフィックスＬＳＩ２２に接続されるＶＲＡ
Ｍ（ビデオラム）２６と、外部のアンプやスピーカ部１
３に音を供給するサウンド回路２７と、表示部１１を駆
動制御する表示制御部２８と、周辺機器制御部２９とか
ら主に構成される。

【００４２】なお、ＣＰＵ２１と、専用グラフィックス
ＬＳＩ２２と、メモリ２３と、データ送受信回路２５
と、周辺機器制御部２９とは、高速なホストバス３０に
よって接続されている。また、サウンド回路２７には、
マイク入力端子３１が接続され、外部音の入力が可能と
なっている。表示制御部２８は、ＭＩＭ型の液晶を駆動
するための第１駆動制御部２８ａと、アナログ処理され
たＲＧＢ値をＴＦＴ型の液晶で表示するための第２駆動
制御部２８ｂと、デジタル処理されたＲＧＢ値をＴＦＴ
型の液晶で表示するための第３駆動制御部２８ｃと、Ｃ
ＲＴを駆動するための第４駆動制御部２８ｄとを有し、
複数の表示体に対応できるようになっている。この実施
の形態では、第３駆動制御部２８ｃを利用している。

【００４３】周辺機器制御部２９には、操作部１２と、
磁気カードリーダ部１４とが接続され、それらから入力
されてくるデータを受け付けるようになっている。さら
に、周辺機器制御部２９には、ネットワークディスプレ
イ１に設けられるＬＥＤ表示部１６，例えば電源のＯ
Ｎ、ＯＦＦ表示（POWER表示）、準備状態か否かの表示
（READY表示）、処理が混んでいるか否かの表示（BUSY
表示）が接続され、各表示が可能となっている。また、
ＥＥＰＲＯＭからなるフラッシュメモリ１７等が接続可
能となっている。また、このネットワークディスプレイ
１には、必要により適宜、画像・音声復号部１８が組み
込み可能となっており、所定の背景画像やアニメーショ
ンが入った後付けメモリ１９のデータを再生できるもの
となっている。

【００４４】なお、外部情報源２４は、ネットワークデ
ィスプレイ１の外部にあって、ネットワークディスプレ
イ１の表示内容を大極的に制御するものとなっている。
また、メモリ２３には、ＣＰＵ２１がウエブプラウザや
表示用プログラムから特定のデータを取り込み、表示の
制御をするためのプログラムと、外部情報源２４からの
指令を受け取り、表示の流れを切り替えたり、指示され
た特定の画像を指定された特定の位置へ表示する処理を
行うためのプログラムとが格納されている。

【００４５】ここで、専用グラフィックスＬＳＩ２２
は、ＣＰＵ２１によって各画面間のシーケンスの制御を
受ける一方、各画面内での一連の画像やスプライトの表
示については、メモリ２３中のシナリオやデータを見に
行ってそのシナリオやデータに基づいて、そのスプライ
ト等の一連の動きを制御するようになっている。さら
に、ＶＲＡＭ２６は、２画面分または４画面分を取り込
めるものとなっている。このように２画面または４画面
としたのは、１画面または２画面分を表示用として、も
う１画面または２画面を書き込み用とすることができる
ためである。この２画面または４画面方式により書き込
み途中のちらつきをなくし、画質を向上させている。ま
た、サウンド回路２７は、１６ビット、４４．１ＫＨ
ｚ、１チャンネルのものとなっているが、他の値のもの
を適宜採用できる。

【００４６】このネットワークディスプレイ１のメモリ
２３またはハードディスク（図示省略）上に、スプライ
トのデータやシナリオデータをインストールするか、も
しくはそれらのデータを入れた後付けメモリ１９を生成
し、このネットワークディスプレイ１に取り付ける。イ
ンストールする際は、インターネット２や他のネットワ
ークを利用して通信による配信、配送によって行うこと
となる。なお、ネットワークディスプレイ１にＣＤ−Ｒ
ＯＭ読み取り機構等の情報記憶媒体読み取り部を設ける
ようにすれば、ＣＤ−ＲＯＭ等の情報記憶媒体を利用し
てデータをインストールしても良い。

【００４７】専用グラフィックスＬＳＩ２２の構造は、
図４に示すとおりとなっている。すなわち、ホストバス
３０に接続されるホストインターフェイス３２と、ＶＲ
ＡＭ２６に接続されるＶＲＡＭインターフェイス３３と
の間に内部ホストバス３４および内部ＶＲＡＭバス３５
が設けられている。そして、復号部３６と画像処理部３
７とが両バス３４，３５にそれぞれ接続されている。内
部ホストバス３４にはオーディオインターフェイス３８
が接続され、内部ＶＲＡＭバス３５には、液晶表示部イ
ンターフェイス３９が接続されている。

【００４８】復号部３６は、自然画像の復号機能部と、
インデックス画像の復号機能部と、インデックス画像用
のパレットＲＡＭとを有している。また、画像処理部３
７は、後述する上書き処理等を行うものとなっている。
また、オーディオインターフェイス３８は、オーディオ
の制御と、オーディオのミキシングと、サンプリングレ
ートの変更等の各機能を有している。ミキシングはホス
トバス３０経由の２チャンネルと、外部のマイクからの
入力との最大３チャンネルのミキシングが可能となって
いる。

【００４９】液晶表示部インターフェイス３９は、表示
制御と、後付けメモリ１９を使用したときの重ね書き制
御と、表示部上のカーソル表示をハード的に行う機能
（以下ハードウェアカーソルという）とを有している。
ハードウェアカーソルは、メモリ２３上にカーソルデー
タを区分して保持させ、他のデータと組み合わせ処理す
ることによってソフトウェアカーソルの問題点を解消し
ているものである。ソフトウェアカーソルでは、カーソ
ル表示を所定部分に表示させる際、そのカーソルを張り
つける前にカーソルの場所の元の画像を記憶させてお
き、カーソルが動いたら元の画像を書き戻すという処理
が必要となる。この処理は、ＣＰＵ２１に負荷のかかる
ものとなる。ハードウェアカーソルは、このような問題
が解消される。なお、この液晶表示部インターフェイス
３９は、表示制御部２８の機能と略同一であり、この液
晶表示部インターフェイス３９の標準機能で対応可能な
表示体を取り付けた場合、表示制御部２８はほとんど動
作せずフリーパスとなる。

【００５０】なお、メモリ２３には、図５に示すよう
に、各フレーム２０の時間軸方向の制御を行うデータが
書き込まれている。各フレーム２０の持続時間は、通常
１秒で２５枚現れる速度で切り替わって行くが、この実
施の形態では、１／１０〜８０秒の範囲で変更可能とな
っている。メモリ２３には、さらに、１つのフレーム２
０内のスプライト（詳細は後述）の表示位置を制御する
プログラム等が書き込まれている。

【００５１】専用グラフィックスＬＳＩ２２の画像処理
部３７は、基本的に上書き処理するものとなっている。
例えば、スプライトが「Ａ」「Ｂ」「Ｃ」の文字である
とすると、まず、「Ａ」を表示するためのプログラムを
実行する。この実行は、「Ａ」を表示するための各種パ
ラメータをセットした後、ＶＲＡＭ２６に「Ａ」の伸長
された圧縮画像データをダウンロードすることにより行
われる。同様にして文字「Ｂ」、文字「Ｃ」の画像用デ
ータがＶＲＡＭ２６へダウンロードされ、図６に示すよ
うに、重ね書き（上書き）されていく。

【００５２】画像処理部３７は、図７に示すように、後
述する各バッファブロックからの要求を調整するメモリ
制御部４１と、原描画イメージバッファブロック４２
と、透明色データバッファブロック４３と、マスクデー
タバッファブロック４４と、バックグランドイメージバ
ッファブロック４５と、最終描画イメージバッファブロ
ック４６と、データ加工部４７と、メモリアクセス最適
化処理部４８とから構成される。ここで４つのバッファ
ブロック４２，４３，４４，４５は、ＣＰＵ２１，メモ
リ２３等からデータを取り込み（＝リード）、ブロック
４６はＶＲＡＭ２６にデータをはき出す（＝ライト）も
のとなっている。

【００５３】メモリ制御部４１は、各バッファブロック
４２，４３，４４，４５，４６からの要求を所定の優先
付けに基づき調整し、ホスト側のメモリ２３やローカル
メモリとなるＶＲＡＭ２６との接続を可能にするもので
ある。この際のアクセスは、並列処理が可能となってい
る。たとえば、原描画イメージバッファブロック４２か
らメモリ２３にアクセスすると同時に、最終描画イメー
ジバッファブロック４６がＶＲＡＭ２６にアクセスする
ことが可能となっている。

【００５４】原描画イメージバッファブロック４２は、
後述する原描画イメージデータ（Source Image）を一旦
溜めておく記憶部で、メモリ制御部４１にアクセスする
と共に取り込んだデータをデータ加工部４７へはき出す
ようになっている。透明色データバッファブロック４３
は、後述する透明色データ（Trans.Data）を、マスクデ
ータバッファブロック４４は、後述するマスクデータ
（Mask Data）を、それぞれ一旦溜めておく記憶部で、
メモリ制御部４１とアクセスすると共に取り込んだデー
タをデータ加工部４７へはき出すようになっている。

【００５５】バックグランドイメージバッファブロック
４５は、バックグランドデータ（BGData）を一旦溜めて
おく記憶部で、メモリ制御部４１へアクセスすると共に
データ加工部４７へ取り込んだデータをはき出す。ま
た、メモリアクセス最適化処理部４８から上書き要否の
信号等を受け取る。最終描画イメージバッファブロック
４６は、データ加工部４７から受け取ることとなる、後
述する最終描画イメージ（Draw Image）を一旦溜めてお
く記憶部で、メモり制御部４１とアクセスすると共にメ
モりアクセス最適化処理部４８から上書き要否関係のデ
ータを受け取る。

【００５６】ここで、メモリ制御部４１がＣＰＵ２１、
メモリ２３およびＶＲＡＭ２６との間でやり取りする信
号は、計５つの信号から構成されている。すなわち、メ
モリ制御部信号であるチップセレクト信号（CS）と、ア
ウトプットを許可するアウトプットイネーブル信号（O
E）と、ライト信号（WR）と、アドレス信号（AD）と、
データバス信号（DB）とから構成されている。なお、図
７等において、各信号の頭に付される「Ｈ」はホスト側
の信号を意味し、「Ｖ」はＶＲＡＭ２６側の信号である
ことを意味する。

【００５７】また、各バッファブロック４２，４３，４
４，４５，４６からは、選択されたアドレスを示すアド
レス信号(ADRS）、データの連続長を示すバースト信号
(BURST)、リード（＝読み取り）要求を示すリードリク
エスト信号(RDReg）、フラッグ信号(FLAG）がメモり制
御部４１へ出力される。各信号の最後に付される「Ｓ」
「Ｔ」「Ｍ」「Ｂ」「Ｄ」はそれぞれ扱うデータの種類
を示し、「Ｓ」は原描画イメージ（Source Image）、
「Ｔ」は透明データ(trans.Data）、「Ｍ」はマスクデ
ータ(Mask Data）、「Ｂ」はバックグランドイメージ(B
ackgroud Data）、「Ｄ」は最終描画イメージ(Draw Ima
ge）を現している。なお、今後、説明する信号も同様の
考え方で表ししている。また、最終描画イメージバッフ
ァブロック４６からは、バイトマスク信号(MASKD）も出
力される。

【００５８】一方、メモリ制御部４１からは、リード要
求受理通知であるリードリクエストアクノリッジ信号(R
DRACK）、リードデータ送信通知であるリードデータア
クノリッジ信号(RDDACK）と、メモリ２３やＶＲＡＭ２
６等からのデータ(DATAOUT)とが各バッファブロック４
２，４３，４４，４５へ出力される。また、メモリ制御
部４１から最終描画イメージバッファブロック４６へ
は、ライト（書き込み）要求受理通知であるライトリク
エストアクノリッジ信号（WRRACK）と、ライトデータ受
信通知であるライトデータアクノリッジ信号（WRDACK）
とが出力され、ＶＲＡＭ２６に書き込まれるデータが逆
方向に出力される。書き込みデータを「DATAD」として
示す。

【００５９】データ加工部４７からメモりアクセス最適
化処理部４８へは、上書きの要否の検出信号（Det）が
出力される。メモリアクセス最適化処理部４８からバッ
クグランドイメージバッファブロック４５および最終描
画イメージバッファブロック４６へは、動作状態にする
信号（Active）と、イメージを表示させずスキップさせ
る信号（Skip）と、データの連続長を示すバースト信号
（BURST）と、バースト信号と同種の信号（ProcLen）と
か出力される。ここで、各信号の頭に付される「ＢＧ」
「Ｂ」は、バックグランドイメージに関する信号である
ことを示し、「ＤＩ」「Ｄ」は、最終描画イメージ（ド
ローイメージ）に関する信号であることを示す。なお、
最終描画イメージバッファブロック４６へは、後述する
バイトマスク信号を形成するためのマスク信号（MASK）
も出力される。

【００６０】メモリ制御部４１は、図８に示すように、
アクセス調停部５１と、ホスト側のメモリインターフェ
ース部５２と、ＶＲＡＭ２６側のメモリインターフェー
ス部５３と、マルチプレクサ回路５４とから構成されて
いる。ホスト側のメモリインターフェース部５２は、優
先権制御部５５と、メモリタイミング生成部５６とで構
成され、ＶＲＡＭ２６側のメモリインターフェース部５
３も、優先権制御部５７とメモリタイミング生成部５８
とで構成されている。ホスト側のメモリインターフェー
ス部５２と、ＶＲＡＭ２６側のメモリインターフェース
部５３とは、全く同一の構成となっている。このため、
メモリ制御部４１は、各バッファブロック４２，４３，
４４，４５，４６のリクエストを並列的に処理すること
が可能となる。

【００６１】アクセス調停部５１は、ＣＰＵ２１やメモ
リ２３に繋がるホストバス３０へ行くのか、ＶＲＡＭ２
６に繋がるバスに行くのかを振り分ける。アクセス調停
部５１には、５つのリクエスト信号ＲＤＲｅｑＳ，ＲＤ
ＲｅｑＴ，ＲＤＲｅｑＭ，ＲＤＲｅｑＤと、５つのフラ
グ信号ＦＬＡＧＳ，ＦＬＡＧＴ，ＦＬＡＧＭ，ＦＬＡＧ
Ｂ，ＦＬＡＧＤが入力する。この各フラグ信号は、ホス
ト側なのか、ＶＲＡＭ２３側へ行くかの制御信号とな
り、「０」，「１」で区分される。たとえば、「０」は
ホスト側、「１」はＶＲＡＮ２６側を指示するようにす
る。この状態を見て、アクセス調停部５１は、ホスト側
のメモリインターフェース部５２またはＶＲＡＭ２６側
のメモリインターフェース部５３の一方へリクエスト信
号を出力する。

【００６２】各リクエスト信号は、それぞれ優先権制御
部５５，５７のいずれか一方に入力される。この優先権
制御部５５，５７は、複数のリクエスト信号が独立して
入力される。そして、この優先権制御部５５，５７は、
各バッファブロック４２，４３，４４，４５，４６から
のリクエスト信号を所定の優先権に基づいて受け取るよ
うにしている。この実施の形態では、最終描画イメージ
バッファブロック４６からのリクエスト信号を第１優先
にし、バックグランドイメージバッファブロック４５を
第２順位とし、原描画イメージバッファブロック４２を
第３順位とし、マスクデータバッファブロック４４を第
４順位とし、透明データバッファブロック４３を最も低
い優先順位としている。

【００６３】最終描画イメージバッファ４６を第１優先
としているのは、このバッファブロック４６が満杯にな
ると、新たな画像を取り込めなくなるためである。第２
順位と第３順位については、画像の種類によってどちら
を優先させるべきか異なると共にその差異は大きくない
ので、順位を入れ替えても良い。ただし、描画する際
は、バックグランド画像が必要となるので、この実施の
形態の方が好ましい。マスクデータと透明色データは、
各１ビットであり、容量的に問題が生じにくく、それら
のデータに対して十分な容量を確保しやすいので、優先
順位を低くしている。また、このマスクデータと透明色
データの順位は、逆転させても問題はない。なお、この
両データのための容量が極端に小さい場合は、優先順位
を上げる必要がある。

【００６４】なお、この優先順位は、固定ではなく、動
的に変化させるようにしても良い。たとえば、各バッフ
ァブロック４２，４３，４４，４５，４６の現容量を監
視し、各バッファブロック４２，４３，４４，４５，４
６が満杯または空きになるまでの時間を算出するように
する。この算出は、１サイクルの扱いデータ量に基づい
て満杯になるまでまたは空になるまでのサイクル数を計
算し、その数値からおおよその時間を求めることができ
る。この時間によって優先順位を変化させることで動的
対応が可能となる。

【００６５】各優先権制御部５５，５７からは優先順位
を決める優先選択信号(PriSel)が出力される。その信号
に基づいて、メモリタイミング生成部５６，５８は、入
力されてきた信号のうち所定のアドレス信号等を受け取
り、所定のタイミングでＣＰＵ２１、メモリ２３、ＶＲ
ＡＭ２６へアクセスする。このメモリタイミング生成部
５６，５８は、さらに上位の調停部との整合性を取るた
めに、各種の制御信号を送出する。これらの信号は、制
御対象がＳＲＡＭの場合と同種となっている。

【００６６】メモリ２３やＶＲＡＭ２６等からメモり制
御部４１へ入力されてきたデータは、メモリタイミング
生成部５６，５８からマルチプレクサ回路５４へ出力さ
れる。そして、アクセス調停部５１からのバス選択信号
(BusSel）によって振り分けられ、リード要求を出した
バッファブロックへ出力される。なお、アクセス調停部
５１からは、リードリクエスト信号(RDReq）に対してリ
ード要求受理通知の信号(RDRACK）を出力し、データ出
力に先立ち、リードデータ送信通知の信号(RDDACK）を
各バッファブロック４２，４３，４４，４５へ出力す
る。

【００６７】なお、ライトのときのみ、バイトマスク信
号(MASKD)を使用している。このバイトマスク信号は、
メモリ２３やＶＲＡＭ２６に書き込むときに使用するマ
スク制御信号で、先に示したマスクデータ(MASK Data)
とは異なるものである。この実施の形態における信号構
成に基づいて、このバイトマスク信号の機能と説明す
る。図９に示すように、１ワード（Ｗ）が４バイト
(Ｂ）構成で、その１ワード中、０〜１５ビット部分に
ついては元のデータをそのまま生かし、１６〜３１ビッ
トの部分を上書きしたい場合が生ずる。このような場
合、図９（Ｃ）に示すようなマスク制御信号“１１０
０”とすることで、目的を達成できる。このように、こ
の実施の形態では、マスク制御信号を利用することによ
って、１バイトずつ書き込み制御が可能となっている。

【００６８】このように、１ビットのバイトマスク信号
（MASKD）を使用して所定の領域のみを上書きできるこ
ととなる。このバイトマスク信号を使用しない場合、元
のものを残したい場合、元のデータをすべて一旦メモリ
に記憶させる必要が生ずる。そして、加工処理後、その
記憶したデータを戻す処理が必要となる。

【００６９】また、書き込むためのデータは、この実施
の形態では、最終描画イメージバッファブロック４６か
らのデータ（＝DATAD）のみであるが、複数のデータも
取り扱い可能となっている。

【００７０】原描画イメージバッファブロック４２の内
部は、図１０に示すようになっている。なお、他のバッ
ファブロック４３，４４，４５も同様になっている。ま
た、最終描画イメージバッファブロック４６の内部は、
図１１に示すようになっている。なお、図１１において
は、メモリアクセス最適化処理部４８からの信号を省略
している。

【００７１】読み込みを行う各バッファブロック４２，
４３，４４，４５は、それぞれバッファ制御部６１と、
２つのバッファ６２，６３と、マルチプレクサ回路６４
とから構成されている。書き込みを行う最終描画イメー
ジバッファブロック４６は、バッファ制御部６５と、２
つのバッファ６６，６７と、マルチプレクサ回路６８と
から構成されている。ここで、バッファ６２，６３とマ
ルチプレクサ回路６４とでダブルバッファ回路６９を構
成し、バッファ６６，６７とマルチプレクサ回路６８と
でダブルバッファ回路７０を構成している。

【００７２】このように各バッファブロック４２，４
３，４４，４５，４６は、読み込みのものと書き込みの
もので、バッファの容量が異なるものの、同じ方式のダ
ブルバッファとなっている。このダブルバッファ方式
は、空いているスペースに次から次へと順に書き込んで
いくと共に先に書き込まれたデータから順に使用してい
く従来のリングバッファに比べると、制御が簡単とな
る。ダブルバッファ方式では、一方を書き込みで、他方
を処理中（データ移動）として使用できる。書き込みに
よって一方のバッファが満杯になると、処理作業へ移行
する。具体的には、第１のバッファのステータスと第２
のバッファのステータスを制御する制御部（図示省略）
があり、空になるとバッファへの書き込み開始する。満
杯になると、そのデータをはき出し、空となる。

【００７３】はき出しに時間がかかり、他方のバッファ
も満杯になってしまうと、バッファへの書き込みが不可
能となり、はき出し作業が終了するまで待つこととな
る。一方、はき出しが終了したときに、他方がまだ満杯
になっていないと、はき出し作業が不可能となり、満杯
になるまで待つこととなる。専用グラフィックスＬＳＩ
２２の演算能力を最大限に生かすには、一方のバッファ
がはき出し作業をしている間に、他方のバッファが満杯
になるようにするのが好ましい。このためには、容量や
処理ビット数等を適切に設定しておく必要がある。これ
によって、専用グラフィックスＬＳＩ２２は、次から次
へと演算処理等をすると共にバッファの待ち時間が少な
くなる。なお、満杯になる前に必要なデータの取り込み
が終了してしまう場合、余分な（＝無駄な）データを読
み込むようにしたり、データ量をカウントし、所定量の
データが取り込まれると、満杯になっていなくても満杯
の信号を出し、はき出し作業を開始させるようにしたり
することができる。この実施の形態では、後者を採用し
ている。

【００７４】また、図１０および図１１において、「Bu
fWrAD」は、２つのバッファ６２，６３のアドレスを示
す信号である。また、「BufWrEn」は、バッファブロッ
ク４２等ではリードデータ送信通知「RDDACK」に基づい
て形成され、バッファブロック４６では、後述する「DI
DATAEn」に基づいて形成され、共に当該アドレスへデー
タを読み込み可能にする信号である。さらに、図１０中
の「BufRdAD」は、どちらのバッファのどのデータを読
み出してデータ加工部４７へ送出するかを指示する信号
となっている。原描画イメージのデータ（＝Source Ime
ge）は、データそのものとなる「SIDATA」の信号と、当
該データを有効にする「SIDATAEn」の信号とから成り立
っている。

【００７５】また、図１１中の「BufRdAD」は、どちら
のバッファデータのどのアドレスから読み出してメモリ
制御部４１へ送出するかを指示する信号である。また、
データ加工部４７から送られてくるデータ（＝Draw Ima
ge）は、データそのものとなる「DIDATA」の信号と、当
該データを有効にする「DIDATAEm」の信号とから成り立
っている。

【００７６】この実施の形態では、１ワードを３２ビッ
トとして、バッファ６２，６３，６６，６７では、それ
ぞれ８ワード（８×３２ビット）分の容量をもつものと
している。バッファ６２，６３，６６，６７としては、
２ワード分や１６ワード分等の他の数値としても良い。
ただし、大きすぎると、他のバッファブロックが待ち続
ける時間が多くなり、好ましくないのと、そのメモリ容
量が大きくなり、コスト的にも厳しくなる。一方、小さ
すぎると、上書き回数が多くなりすぎる。このため、４
〜１６ワードが好ましく、８ワードが最も好ましい。な
お、この実施の形態では、扱う画像を１画素２バイトで
表しているため、８ワードで１６画素分の処理となる。

【００７７】データ加工部４７には、透明色データから
透明色を検出して、その信号「TDet」を出力する機能
と、後述するクリップ処理を示す信号「CDet」を出力す
る機能と、マスクデータからマスク処理を行う旨の信号
「MDet」を出力する機能の３つの機能を有すると共に、
これらの信号を入力して上書きの要否を検出する上書き
検出部７１を有する。この上書き検出部７１は、３つの
信号「TDet」「CDet」「MDet」のいずれかがオンになる
と、アクティブとなるようになっている。

【００７８】データ加工部４７には、さらに後述するブ
レンド処理を行う機能をもたせている。なお、この実施
の形態では、ブレンド処理によって生成される最終画像
を効率的に生成し描画するため、上書き検出部７１によ
って検出された上書き要否の信号「Det」を入力して合
成用の各種の信号を生成するメモリアクセス最適化処理
部４８を設けている。このメモリアクセス最適化処理部
４８は、必ずしも設ける必要はない。なお、信号「De
t」は、１画素単位で上書きするがしないかを示すもの
をなっている。また、この上書き検出部７１とメモリア
クセス最適化処理部４８は、上書き要否判断部となって
いる。

【００７９】メモリアクセス最適化処理部４８は、上書
き制御部バッファ７２と、処理画素数検出部７３と、ラ
イトマスク検出部７４と、アクセス要求制御部７５とか
ら構成される。

【００８０】上書き制御バッファ７２は、この実施の形
態では、バッファブロック４２〜４６が８ワード（３２
×８ビット）分の容量のバッファを有し、１６画素分の
データを一度で扱うことができるため、上書きを制御す
る信号「Det」も１６画素分溜めることとなる。すなわ
ち、先のダブルバッファの中の１個のバッファと同じ容
量としている。このとき、この実施の形態では、信号
「Det」は、１画素１ビットで表しているので、２バイ
ト分のバッファとなる。これによって８ワード転送を実
現している。この上書き制御バッファ７２は、ブレンド
モードのとき、この内部に溜まるデータ「Det」の中身
を見て、ブレンド処理するか否かを決めている。すなわ
ち、８ワードの中のすべての画素が上書き禁止である
と、上書きしない（＝スキップする）。

【００８１】具体的には、８ワード分を４ワードずつ２
つに区切って、４ワード中に上書き要の信号があれば、
上書き処理、すなわち、バックグランドデータを読みに
行き、取り込み、原描画イメージを重ね合わせる。４ワ
ード分すべてが上書き禁止となると、その４ワード分の
処理はせず、次の４ワード分について処理する。この４
ワードも上書き禁止であれば、ブレンドモードのときは
ブレンド処理をスキップし、次の８ワードの処理に移行
する。ブレンドがオフされているときは、その４ワード
が上書き必要であれば即上書きし、次の４ワードについ
てチェックし処理する。

【００８２】このように４ワードに区切って、上書きす
るか、スキップするかを決めることによって、かつ８ワ
ード転送することによって処理効率を上げることができ
る。

【００８３】上書き制御バッファ７２から８ワード分の
データが処理画素数検出部７３へ送られる。この処理画
素数検出部７３は、処理する画素数が４ワードか８ワー
ドかのバースト信号（BGBURST）をバックグランドイメ
ージバッファブロック４５へ、同様のバースト信号（DI
BURST）を最終描画イメージバッファブロック４６へ送
る。この両信号（BGBURST,DIBURST）は、メモリ制御部
４１を介してメモり２３やＶＲＡＭ２６へ送られる。一
方、この両信号と同性質の信号であるバックグランドプ
ロシジャーレングス（＝DProcLen）は、バッファ制御部
６１，６５を制御するために使用されると共に、アクセ
ス要求制御部７５へ入力され、後述するアクティブ信号
やスキップ信号の生成のために使用される。

【００８４】ライトマスク検出部７４は、スキップ処理
をしない場合、すなわち上書きやブレンド処理をする場
合に、所定の画素部分だけ透明色処理やクリップ処理や
マスク処理を施すためのバイトマスク信号（MASK）を得
るために使用される。このバイトマスク信号は、最終描
画イメージバッファブロック４６へ出力される。これに
より、メモリ２３やＶＲＡＭ２６への書き込みが禁止さ
れる。

【００８５】アクセス要求制御部７５からはバックグラ
ンドイメージバッファブロック４５へバックグランドイ
メージデータを取り込むためのアクティブ信号「BGActi
ve」と、当該データを取り込まずスキップするためのス
キップ信号「BGSkip」とが出力される。また、最終描画
イメージバッファブロック４６へは、同様なアクティブ
信号「DIActive」と、スキップ信号「DISkip」とが出力
される。

【００８６】次に、このように構成される画像処理装置
１の読み出し動作について、図１３に基づいて説明す
る。なお、図１３は、ＶＲＡＭ２６等への読み取り（リ
ード）時の標準化されたアクセス手順を示している。ま
た、図１３は、優先権制御部５５，５７によって各バッ
ファブロック４２，４３，４４，４５のいずれか１つと
のやり取りが優先された場合でかつＶＲＡＭ２６へアク
セスする場合を示している。ホスト側のメモリ２３やＣ
ＰＵ２１からの取り込みも同様となっているので、その
説明は省略する。

【００８７】ここで、「CLK」は各信号の同期をとるた
めのクロック信号で、HIGHがVDD（電源電圧）で、LOWが
VGND（グランド電圧）となっている。まず、リード要求
「RDREQn」がHIGHとなり、それと同時にアクセス調停部
５１は、アドレス信号「ADRSn」と転送ワード数を示す
バースト信号「BURSTn」を各バッファブロック４２，４
３，４４，４５から受け取る。受理できるタイミングで
あると、リード要求受理信号「RDRACKn」を返す。な
お、符号「n」は、各バッファブロック４２，４３，４
４，４５のいずれか１つからのものであることを示す。
以下の説明において同様となっている。

【００８８】このリード要求受理通知「RDRACKn」は、
必ずしも必要ないが、この信号をリード要求してきたバ
ッファブロックに伝えることにより、リード要求をして
きたバッファブロックに、リード要求「RDREQn」をLOW
にすることを促すことができる。これによって、メモリ
制御部４１は、次のリード要求や次のライト要求を受け
付けることが可能となり、他のバッファブロックまたは
同じバッファブロックからの信号要求を受理することが
可能となる。つまり、メモリインターフェース部５６，
５８がリード処理を継続しつつ、アクセス調停部５１
は、他の要求を受け付けることが可能となる。これによ
っていわば並行処理的作業が可能となる。すなわち、Ｖ
ＲＡＭ２６の能力を１００％使い切ることが可能とな
る。

【００８９】リード要求受理通知「RDRACKn」が出力さ
れると共に、リード要求「RDREQn」は優先権制御部５７
によって先に示した優先順位にしたがって選択される。
選択された信号に基づいて、メモリタイミイング生成部
５８は、ＶＲＡＭ２６にメモリ信号制御信号VCS，VOE等
を出力し、ＶＲＡＭ２６は、動作状態となる。

【００９０】ＶＲＡＭ２６との接続用バスを経由して、
この例では４つのアドレスがＶＲＡＭ２６に伝えられ、
該当するアドレスから読み取り（リード）が４回行われ
る。そして、４つのデータＤａｔａ０〜Ｄａｔａ３がＶ
ＲＡＭ２６側のメモリインターフェース部５３に伝えら
れる。その後、リードデータ「DATAOUT」としてメモリ
インターフェース部５３を経由して所定のバッファブロ
ックに取り込まれる。このとき、リードデータ送信通知
「RDDACKn」がアクセス調停部５１からそのバッファブ
ロックに伝えられ、上述の取り込みがオンとなる。

【００９１】なお、メモリ制御部４１は、メモリ２３や
ＶＲＡＭ２６内の状態を把握しており、リード要求受理
通知「RDRACKn」やリードデータ送信通知「RDDACKn」を
メモリ２３やＶＲＡＭ２６の処理の段階に合わせて発信
するようにしている。例えば、ＶＲＡＭ２６の都合によ
り、要求されたアドレスのデータがすぐに返ってこない
ようなとき、このリード要求受理通知「RDRACKn」やリ
ードデータ送信通知「RDDACKn」を発信しないことよ
り、各バッファブロック４２，４３，４４，４５の次の
処理を待たせることができ、メモリ２３、ＶＲＡＭ２６
および各バッファブロック４２，４３，４４，４５の互
いの切り口を簡単に揃えることができる。また、このリ
ード要求受理通知「RDRACKn」によって先行受付が可能
となる。これによって、いわゆるパイプライン処理が可
能となる。

【００９２】このリード要求受理通知「RDRACKn」の信
号が仮に無いとすると、リード要求「RDREQn」がHIGHの
ままとなり、リードデータ「DATAOUT」が所定のバッフ
ァブロックに入った段階で初めてLOWとなることとな
る。このため、この間は他のバッファブロックからの信
号処理が行えなくなってしまう。なお、各バッファブロ
ック４２，４３，４４，４５のリード要求に対しての優
先順位は、先に示したようにバックグランドバッファブ
ロック４５を最も高くしている。ただし、後述する最終
描画イメージバッファブロック４６からの書き込み要求
が出ているときは、その要求を第１優先順位としてい
る。

【００９３】各バッファブロック４２，４３，４４，４
５，４６からの各要求に対しては、上述したように固定
順位や動的対応が考えられる。動的対応としては、バッ
ファの容量を把握するものの他、どのバッファブロック
４２，４３，４４，４５，４６の要求を受け付けたかを
算出し、受け付けられた回数が多いものの優先順位を低
くする方法がある。また、トークンリングのようにいわ
ゆる切符のようなものを１つ用意して、その切符をくる
くるまわして、切符を受け付けたときに要求を受け付け
るようにすることもできる。

【００９４】次に、画像処理装置１の書き込み動作を図
１４に基づいて説明する。なお、図１４は、ＶＲＡＭ２
６やメモリ２３への書き込み（ライト）時の標準化され
たアクセス手順を示している。また、この実施の形態で
は、ライト動作は、最終描画イメージバッファブロック
４６のみであるが、他のバッファブロックを付加した場
合も、このアクセス手順によって書き込み動作を行うこ
ととなる。なお、図１４中で斜線で示される部分は、図
１３と同様、不定を意味している。また、図１４では、
ＶＲＡＭ２６へ書き込む場合も示すが、メモリ２３へ書
き込む場合も同様となる。

【００９５】信号［CLK」は、リード時と同様の役割を
持つものである。まず、ライト要求「WRREQn」がＨＩＧ
Ｈとなり、その要求をアクセス調停部５１が検出する。
これと同時に、ＶＲＡＭ２６への書き込みアドレス「AD
RSn」と転送ワード数を示すバースト信号「BURSTn」
と、書き込むデータ「DATAn」と、書き込みたくない場
所を指示するバイトマスク信号「MASKn」とを最終描画
イメージバッファブロック４６から受け取る。

【００９６】なお、バイトマスク信号とは、先に示した
マスク制御信号（＝MASKD）であり、上述したように、
一回の書き込み処理で書き込まれるデータを１バイト
（＝８ビット）単位に区切って考えたとき、各バイトを
書き込むか否かを指定するものである。書き込むか否か
を１ビットで表示すると、一回に書き込まれるデータが
４バイト（＝３２ビット）の場合は、バイトマスク信号
は４ビットとなる。つまり、バイトマスク信号の各ビッ
トが、書き込みデータの対応する各バイトを書き込むか
どうかを指定する。バイトマスク信号により書き込まな
いように指定されたバイトは、既にＶＲＡＭ２６が記憶
している値がそのまま保持させることになる。なお、一
回の書き込み処理で書き込まれるデータは、４バイトに
限定されるものではなく、他のビットまたは他のバイト
でも良い。また、書き込みデータをマスクする機能を使
用しない場合、バイトマスク信号およびそれに付随する
回路すべてを省略しても良い。さらに、書き込むか否か
の信号を１ビットでなく、２ビットで現すようにしても
良い。

【００９７】ライト要求受理通知「WRRACKn」は、先の
リード要求受理通知「RDRACKn」と同様の機能を有する
ものである。この信号によってパイプライン処理が可能
となり、ＶＲＡＭ２６の機能を１００％使い切ることが
可能となる。また、バイトマスク信号「MASKn」が不要
なときは、常時、４バイト書き込みの定義を行うことに
より、この機能を使わないようにすることができる。こ
のような使用、不使用の選択は、他の信号も同様となっ
ている。

【００９８】ライト要求受理通知「WRRACKn」は、最終
描画イメージバッファブロック４６のライト要求信号
「WRREQn」をＨＩＧＨからＬＯＷにすることを要求し、
それによってメモリ制御部４１は、他の要求信号も受け
付けることが可能となる。一方、アドレス「ADRSn」の
信号等に基づいて、メモリ制御部４１からメモリ信号制
御信号 CS，OE，WR，AD，DBが出力され、ＶＲＡＭ２６
は動作状態となる。これにより、４つのデータData０〜
３が、またバイトマスク信号として４つのマスク制御信
号Mask０〜３が、それぞれＶＲＡＭ２６に伝えられ書き
込まれる。

【００９９】なお、ライト要求「WRREQn」と同時にライ
トデータ「DATAn」とバイトマスク信号「MASKn」を出す
ようにせず、ライト要求受理通知「WRRACKn」が出力さ
れてからライトデータ「DATAn」とバイトマスク信号「M
ASKn」を出力するようにしても良い。しかし、同時に出
力した方が処理速度の面で有利になる。すなわち、デー
タの先行受け付けが可能となる。

【０１００】メモリ制御部４１が１つ目の書き込みデー
タData０とバイトマスク信号Mask０を最終描画イメージ
バッファブロック４６から受け取ると、ライトデータ受
信通知「WRDACKn」がメモリ制御部４１から該バッファ
ブロック４６に出力される。最終描画イメージバッファ
ブロック４６は、１つ目のライトデータ受信通知「WRDA
CKn」を受け取ると、次の書き込みデータData１とバイ
トマスク信号Mask１を出力する。このようにして次々と
データとバイトマスク信号が送られる。

【０１０１】図１４の例では、ライトデータ受信通知
「WRRDACKn」は２つ連続して出力された後、少し時間を
おいてさらに２つ連続して出力されている。なお、ＶＲ
ＡＭ２６の使用やメモりタイミング生成部５８のタイミ
ングによっては、４つ連続したり、断続的にライトデー
タ受信通知「WRDACKn」が送出される場合もある。最終
描画イメージバッファブロック４６から送られてきた書
き込みデータ「DATAn」とバイトマスク信号「MASKn」
は、上述したように、順次、ＶＲＡＭ２６に書き込まれ
ていく。

【０１０２】次に、専用グラフィックスＬＳＩ２２の画
像処理部３７の処理フローについて説明する。

【０１０３】画像処理部３７の処理フローは、図１５に
示すとおりとなっている。すなわち、復号部３６から送
られてきた復号された画像（以下原描画イメージとい
う）に対して透明色抜き取り処理（ステップＳ１０１）
を行う。次に、透明色の部分に、透明色のＲＧＢ値を与
える透明色置換処理（ステップＳ１０２）を行う。その
後、拡大・縮小処理（ステップＳ１０３）を行い、透明
色を検出した（ステップＳ１０４）後、元の画像に上書
きする部分を上書き検出部４１で検出する。

【０１０４】上書き検出部７１には、クリップ処理（ス
テップＳ１０５）やマスク処理（ステップＳ１０６）の
ためのデータが入力し、それらの処理が行われた後、ブ
レンド処理（ステップＳ１０７）がなされる。なお、拡
大・縮小処理Ｓ１０３、クリップ処理Ｓ１０５、ブレン
ド処理Ｓ１０７等の処理は、その処理が指定されていな
ければ行われない。拡大・縮小処理されたデータは、マ
ルチプレクサ７７に入力し、クリップ処理Ｓ１０５等の
データとドッキングされ、必要によりブレンド処理Ｓ１
０７がされる。なお、塗りつぶし機能（詳細は後述）が
オンのときは、色レジスタ７８からのデータを利用して
塗りつぶし処理がなされる。その場合のデータも、その
後にブレンド処理Ｓ１０７がなされ、最終描画イメージ
として液晶表示部インターフェイス３９に送られる。

【０１０５】次に、このネットワークディスプレイ１の
表示機能について説明する。なお、今後使用する「スプ
ライト」なる語句は、アニメーションの１つのフレーム
２０内の画像の構成要素を指し、それぞれは後述する理
由によって矩形で現される。例えば、［Ａ」「Ｂ」
「Ｃ」等の文字、リンゴや柿等の絵、三角や四角等の幾
何学図形等がスプライトに相当する。また、「スプライ
ト画面」とは、そのような「スプライト」を表示する画
面のことを言う。

【０１０６】一般的に、アニメーションにおける各画面
となる各フレーム２０は、複数のスプライト画面より構
成される。各スプライトは、１画素１６ビット（Ｒ：
Ｇ：Ｂ＝５ビット：６ビット：５ビット）のＲＧＢ形式
となる自然画的な画像であり、自然画像スプライトとな
っている。各スプライトは、ＣＰＵ２１と、専用グラフ
ィックスＬＳＩ２２と、メモリ２３等が協力して描画さ
れる。

【０１０７】この実施の形態のアニメーション画面は、
これらの各スプライトが重なった場合、最も前面にきた
スプライトが優先表示されるようになっている。ただ
し、特定の２色については、透明色としているので、そ
の「透明」を利用して、後側の画面の色が出せるように
なっている。

【０１０８】表示部１１となるスクリーンは、アニメー
ションムービーを表示するエリアであり、表示スクリー
ンとなる。このネットワークディスプレイ１は、図１６
に示すように、３２０×２４０ピクセルのディスプレイ
サイズとなる表示スクリーン８０を有している。また、
最小サイズで幅１ピクセル（pixel）×高さ１ピクセル
（pixel）から、最大サイズで幅１０２３ピクセル×高
さ５１１ピクセルのムービースクリーン８１をサポート
できるようになっている。アニメーションムービーのス
クリーン（ムービースクリーン５１）の原点（左上端）
が表示スクリーン８０の原点（左上端）Ｐとなるように
なっている。なお、ネットワークディスプレイ１の表示
スクリーン８０を、３２０×２４０ピクセル以外に、５
１２×２４０ピクセルとしたり、６４０×４８０ピクセ
ルとしても良い。

【０１０９】ここで、ムービースクリーン８１（詳細後
述）のサイズが表示スクリーン８０より大きい場合は、
ムービースクリーン８１の一部分が表示されることにな
る。逆に、ムービースクリーン８１のサイズが表示スク
リーン８０より小さい場合は、表示スクリーン８０の右
端あるいは下端に余白部分が生じる。余白部分は、表示
スクリーン８０の背景色で表示される。表示スクリーン
８０の背景色は、１６bit/ピクセルのＲＧＢ値で指定さ
れる。

【０１１０】アニメーションのフレームを描画するため
の空間（図１６参照）をムービースクリーン空間８２と
呼ぶ。この空間８２は、一種の仮想空間で、仮想ＲＡＭ
とも言えるものである。この空間８２は、幅方向（水平
方向）で、−１０２４ピクセルから１０２３ピクセル、
高さ方向（垂直方向）で、−５１２ピクセルから５１１
ピクセルの広がりをもつが、実際に画像が描画されるの
はこの空間８２の中の一部の領域となる。この実際に描
画される領域をムービースクリーン８１と呼ぶ。ムービ
ースクリーン８１は、常に原点Ｐ（０，０）を基点とす
る。そのサイズはムービー毎に異なる。最大で原点Ｐ
（０，０）と（１０２３，５１１）を対角とする矩形領
域（境界を含む）がムービースクリーン８１になる。

【０１１１】個々のアニメーションムービーは、上述の
とおり、最小サイズで幅１ピクセル×高さ１ピクセルか
ら、最大サイズで幅１０２３ピクセル×高さ５１１ピク
セルのムービースクリーン８１を持つことができる。ム
ービースクリーン空間８２に描画されるスプライトは、
ムービースクリーン８１に含まれる部分だけが実際に描
画される。ムービースクリーン８１の外の部分は、描画
されないようになっている。このムービースクリーン８
１の所定部分に転送先画像（描画画像）８３が描画され
る。

【０１１２】ムービースクリーン８１に描画される画像
は、原描画イメージではなく、実際は原描画イメージと
透明色データとなる透明マスク画像８６をドッキングし
たものである。原描画イメージは、図１６に示すよう
な、転送矩形画像８５が圧縮されてメモリ２３に保存さ
れた後、伸長されたものである。透明色データも透明マ
スク画像となり透明矩形画像８６が圧縮されてメモリ２
３に保存されたものが伸長されて形成される。各画像５
５，５６は、最大サイズで幅１０２３ピクセル×高さ５
１１ピクセルとなると共に同一の大きさとなっている。

【０１１３】このように、透明矩形画像８６を形成する
のは、自然画像中の特定の色を透明色として割り当てて
いるため、転送矩形画像８５のみでは非可逆的に画像圧
縮した場合に、その透明色を保存することができないた
めである。また、このように、画像データと透明色デー
タを分離して圧縮すると、処理が簡単となり圧縮効率も
良くなる。透明矩形画像８６は、その中の透明色部分に
「１」または「０」のビットを割り当て、不透明部分に
「０」または「１」のビットを割り当てるだけの簡単な
ビットマップ画像となっている。

【０１１４】復号された転送矩形画像８５中の透明とな
るべきでない部分に、透明色として定義される色が生ず
る場合がある。このため、まず最初に、上述のように、
透明色抜き取り処理Ｓ１０１を行う。次に、透明矩形画
像８６の透明データがドッキングされる。このとき、ド
ッキングされた原描画イメージの透明となる部分に、所
定の透明色を割り当てる透明色置換処理Ｓ１０２を行
う。この実施の形態では、ＲＧＢ値が（３１，６２，３
１）と（３１，６３，３１）となる色を透明色としてい
る。

【０１１５】拡大・縮小処理Ｓ１０３は、その画像であ
る転送矩形画像８５の幅と高さのデータを入力し、所定
の大きさに拡大したり縮小したりする。このとき、既に
透明色処理を施しているので、透明矩形画像８５の幅と
高さのデータは必要とされない。ただし、入力させるよ
うにしても良い。拡大・縮小されたデータは、上書きの
ために透明色検出処理Ｓ１０４がなされる。なお、この
処理以前または処理以後にクリップ処理Ｓ１０５やマス
ク処理Ｓ１０６のためのデータ作成がなされる場合があ
る。この処理順としては、マスク処理、クリップ処理の
順で処理するのが好ましい。

【０１１６】クリップ処理Ｓ１０５は、図１７に示すよ
うに、描画画像８３に対して、クリップウインドウ９１
をかけることにより、描画画像８３の所定部分を切り取
るものである。このクリップウインドウ９１の最大サイ
ズは、幅が１０２３ピクセルで、高さが５１１ピクセル
となる。なお、クリップウインドウ９１の配置は、ムー
ビースクリーン空間８２内で自由に配置される。

【０１１７】クリップ処理Ｓ１０５は、２つの種類に分
かれる。１つは、図１８（Ａ）に示すように、クリップ
ウインドウ９１内の画像を描画するもので（斜線部が描
画領域）、他の１つは、図１８（Ｂ）に示すように、ク
リップウインドウ９１内の画像を描画せずに、有効表示
領域となる表示スクリーン８０中で、かつクリップウイ
ンドウ９１の外に位置する部分（斜線部）を描画するも
のである。このクリップ処理Ｓ１０５に当たっては、ク
リップウインドウ９１のオフセット値とサイズが入力さ
れる。オフセット値は、ムービースクリーン空間８２の
中心であり、描画画面の基点Ｐとなる位置、すなわちＸ
Ｙが（０，０）の位置からのずれを示す。

【０１１８】このように、クリップ処理Ｓ１０５では、
クリップウインドウ９１用のレジスタで指定される任意
サイズのクリップウインドウ９１を、任意のウインドウ
開始位置に指定して、クリッピング処理を行うことがで
きる。なお、クリップウインドウモードの指定により、
クリップウインドウ９１の処理方法を図１８（Ａ）また
は図１８（Ｂ）のいずれかとすることができる。

【０１１９】マスク処理Ｓ１０６は、図１９に示すよう
に、描画画像８３にマスク９２をかけるもので、一種の
目隠しを施すものである。マスク９２が施された部分が
表示されないようになる。この実施の形態では、マスク
９２の形成に当たってタイリング方式を採用している。
すなわち、幅と高さにより指定される任意サイズのマス
クパターン９３をマスク９２となるタイリング矩形領域
に敷き詰めてマスク処理Ｓ１０６を実現する。なお、マ
スク９２の幅、高さ、開始位置は任意に指定できる。

【０１２０】拡大・縮小されたデータは、その位置デー
タと共にマルチプレクサ回路７７に入力する。このと
き、２つのモードを切り替えるＢＤモード信号によっ
て、通常の処理を行うか、次の塗りつぶし処理を行うか
を切り換えている。ＢＤモード信号は、拡大・縮小後に
通常の張りつけの作業を行うときは、“０”（または
“１”）となり、塗りつぶし処理のときは“１”（また
は“０”）となる。塗りつぶしのときは、色レジスタ７
８からの色で塗りつぶし処理が行われる。この矩形の塗
りつぶし機能は、本来このネットワークディスプレイ１
の機能が張り付けなのに対し、少し異なった機能のもの
となっている。所定の矩形領域９４（図２０参照）を色
レジスタ７８で指定した任意の色で塗りつぶす処理にな
る。この機能は、画面の初期化、矩形・直線の描画処理
に適用される。

【０１２１】この矩形の塗りつぶし機能は、最大１０２
３×５１１ピクセルのサイズの矩形領域９４を単一色で
塗りつぶす機能となっている。また、この塗りつぶし領
域９４の指定は、水平（−１０２４〜１０２３ピクセ
ル）、垂直（−５１２〜５１１ピクセル）方向ともに任
意の位置に指定できる。矩形描画の色の指定を色レジス
タ４３で、幅と高さの指定を幅高さ指定レジスタ（図示
省略）で、描画開始位置の指定を描画オフセットレジス
タ（図示省略）によりそれぞれ行うようになっている。

【０１２２】以上のような各種の処理がなされた後、最
後にブレンド処理Ｓ１０７がなされる。

【０１２３】ブレンド処理Ｓ１０７は、図２１に示すよ
うに、転送矩形画像８５と透明矩形画像８６で構成され
る転送元画像９５を所定の描画方法で描画する際、自身
の不透明画素の色と下絵となる描画ページ９６の背景色
（バックグランド画像）９８とを指定されたブレンド比
率で混合し、転送画像９７とする処理である。ブレンド
比率は、０から１００％の値の範囲内、この実施の形態
では３２段階で指定される。値が１００％の場合は、自
身の不透明画素の色が下絵に対し完全に上書きされる。
値が５０％の場合は、自身の不透明画素の色と下絵の画
素の色がそれぞれ１／２づつ混合される。値が０％の場
合は、下絵の色がそのまま保存される。

【０１２４】ブレンド比率は、転送元画像９５の属性で
あり、後述するシナリオデータの一部として指定され
る。転送元画像９５の描画方法に従って透明画素と不透
明画素が決定された後、不透明画素に対してブレンド処
理が実行される。

【０１２５】このブレンド処理は、具体的には、図２１
に示すように、描画ページ９６に既に書き込まれたバッ
クグランド画像９８と転送元画像９５と混合させ、転送
先画像位置のレジスタ（図示省略）で指定された矩形領
域にブレンディングされた画像を描画するものである。
ブレンディング係数は、転送元画像９５とバックグラン
ド画像９８に対して、それぞれ所定のレジスタにより
０．０〜１．０まで１／３２単位で任意に指定できる。
また、ブレンド処理により、ＲＧＢの各色成分の値が６
ビット“６３”を超えた場合は“６３”にクリップされ
るようになっている。

【０１２６】ブレンド処理Ｓ１０７が終了すると、ＶＲ
ＡＭ２６に描画され、その後、液晶表示部インターフェ
イス３９は、ＶＲＡＭ２６から描画された最終イメージ
を読み込み、液晶ディスプレイ等の表示部１１に出力す
る。

【０１２７】なお、ネットワークディスプレイ１に画像
全体ではなく、画像の一部分のみを表示するようにする
と、画像全体をデコードする必要がなくなり、表示用メ
モリを小さくできる。また、各ネットワークディスプレ
イ１によって、その表示用メモリと表示用パネルの大き
さを変えるようにしても良い。例えば、あるネットワー
クディスプレイ１は、「ＡＢＣＤ」を表示できるように
し、他のネットワークディスプレイ１は、「ＡＢ」を表
示できるようにし、さらに他のネットワークディスプレ
イ１は、「Ａ」のみを表示できるような大きさとしても
良い。

【０１２８】以上の実施の形態では、クリップ処理Ｓ１
０５やマスク処理Ｓ１０６がされた画素は、ブレンド処
理Ｓ１０７しないようにしているので、ＣＰＵ２１や専
用グラフィックスＬＳＩ２２等の計算量が減り高速描画
が可能となる。また、ブレンド処理を最後の処理として
いるので、不必要な色が残るという不都合が生じない。

【０１２９】なお、上述の実施の形態は、本発明の好適
な実施の形態の例であるが、これに限定されるものでは
なく、本発明の要旨を逸脱しない範囲において、種々変
形実施可能である。例えば、各バッファブロック４２，
４３，４４，４５，４６のアクセス順位を、ＣＰＵ２１
とメモリ２３にアクセスする場合と、ＶＲＡＭ２６にア
クセスする場合とで、異なるようにしても良い。さら
に、リングバッファの例として、ダブルバッファを示し
たが、先入れ先出しの通常のリングバッファとしても良
い。

【０１３０】また、上述の実施の形態では、各バッファ
ブロック４２，４３，４４，４５の各２つのバッファを
すべて同一としたが、１対となる２つのバッファ同士を
同一とし、他の対となるバッファとは異なる大きさとし
ても良い。また、各バッファブロック４２，４３，４
４，４５，４６の各２つのバッファをすべて同一として
も良い。

【０１３１】この実施の形態では、ＲＧＢ値が（３１，
６２，３１）と（３１，６３，３１）となる２色を透明
色としているが、１色のみを透明色として割り当てた
り、３色以上を透明色としても良い。また、透明色とし
ては、上述のように白色が好ましいが、他の色としても
良い。

【０１３２】また、ブレンド処理Ｓ１０７やクリップ処
理Ｓ１０５等の他に、スプライトの自動移動処理等他の
処理も行うようにすることができる。また、ブレンド処
理Ｓ１０７を行った後、再度透明色として定義された色
を他の色に置き換えるようにしても良い。これはブレン
ド処理Ｓ１０７した画像を再利用する際に好適となる

【０１３３】。

【０１３４】また、ネットワークディスプレイ１のよう
にサーバを有するものではなく、サーバを有さず、単に
アニメーションや画像を再生する装置にも本発明を適用
できる。また、上述した処理のステップをプログラム化
し、コンピュータで読取り可能な情報記録媒体に記録す
るようにしても良い。その場合、ＣＤ−ＲＯＭやフロー
ピーディスク等の媒体の他に、ホストサーバの中のハー
ドディスク等をその媒体としても良い。ホストサーバの
ハードディスク等へ記録する場合は、インターネット等
の通信ネットやテレビ放送等の無線を利用して、そのプ
ログラムを送信することができる。

【０１３４】

【発明の効果】以上説明したように、請求項１から３記
載の画像処理装置では、画像処理の各機能を標準化しや
すくできると共に処理効率を最大化しやすいものとな
る。また、請求項４から１１記載の画像処理装置では、
処理効率を最大化できると共に各機能を容易にレベルア
ップさせたりダウンさせたりすることができる。このた
め、仕様変更などに迅速に対応できるものとなる。さら
に、請求項１２から１６記載の画像処理装置では、画像
処理の各機能それぞれを効率良く、しかも標準化しやす
いものとすることができる。このため、生産性が上がる
と共に低価格化できるものとなる。

【図面の簡単な説明】

【図１】本発明の実施の形態である画像処理装置が組み
込まれたネットワークディスプレイが接続されるインタ
ーネットシステムの概要を示す図である。

【図２】図１のネットワークディスプレイの概観を示す
斜視図である。

【図３】図１のネットワークディスプレイの回路構成を
示すブロック図である。

【図４】図１のネットワークディスプレイ中の専用グラ
フィックスＬＳＩの回路構成を示すブロック図である。

【図５】図３のネットワークディスプレイ中のメモリ２
３内に保存されるシナリオの役割を説明するための図で
ある。

【図６】図１のネットワークディスプレイに使用される
専用グラフィックスＬＳＩ内の画像処理部の基本的動作
を説明するための図である。

【図７】図４の専用グラフィックスＬＳＩの画像処理部
の内部構成を示す回路ブロック図である。

【図８】図７の画像処理部中のメモリ制御部の内部構成
を示す回路ブロック図である。

【図９】図４の専用グラフィックスＬＳＩがメモリ２３
やＶＲＡＭ２６とやりとりするデータの構成とバイトマ
スク信号を説明するための図で、（Ａ）は１ワード分の
データを示し、（Ｂ）は上書き部分と上書きしない部分
を示し、（Ｃ）は（Ｂ）の場合のバイトマスク信号の例
を示す図である。

【図１０】図７の画像処理部中の原描画イメージバッフ
ァブロックの内部構成を示す回路ブロック図である。

【図１１】図７の画像処理部中の最終描画イメージバッ
ファブロックの内部構成を示す回路ブロック図である。

【図１２】図７の画像処理部中のメモリアクセス最適化
処理部の内部構成を示す回路ブロック図である。

【図１３】図７の画像処理部中のメモリ制御部が扱う各
信号の時間的経過を示す図で、バッファブロックがＶＲ
ＡＭからデータをリード（読み取り）するときの状況を
示す図である。

【図１４】図７の画像処理部中のメモリ制御部が扱う各
信号の時間的経過を示す図で、バッファブロックがＶＲ
ＡＭにデータをライト（書き込み）するときの状況を示
す図である。

【図１５】図４の専用グラフィックスＬＳＩで行う拡大
・縮小処理等の処理順序を説明するための図である。

【図１６】図４の専用グラフィックスＬＳＩで行う透明
色処理の原理を説明するための図である。

【図１７】図４の専用グラフィックスＬＳＩで行うクリ
ップ処理の内容を説明するための図である。

【図１８】図１７のクリップ処理の際の２つの方法を示
す図で、（Ａ）はクリップウインドウ内が描画される方
法を示すもので、（Ｂ）はクリップウインドウ以外の部
分が描画される方法を示す図である。

【図１９】図４の専用グラフィックスＬＳＩで行うマス
ク処理の内容を説明するための図である。

【図２０】図４の専用グラフィックスＬＳＩで行う塗り
つぶし処理の内容を説明するための図である。

【図２１】図４の専用グラフィックスＬＳＩで行うブレ
ンド処理の内容を説明するための図である。

【符号の説明】

１ネットワークディスプレイ（画像処理装置が組み込
まれた装置）２インターネット３ＬＡＮ（ローカルエリアネットワーク）６ＷＷＷサーバ（ＨＴＴＰサーバ）１１表示部２１ＣＰＵ２２専用グラフィックスＬＳＩ（表示処理手段）２３メモリ２６ＶＲＡＭ３６復号部３７画像処理部４１メモリ制御部４２原描画イメージバッファブロック４３透明色データバッファブロック４４マスクデータバッファブロック４５バックグランドイメージバッファブロック４６最終描画イメージバッファブロック４７データ加工部４８メモリアクセス最適化処理部５１アクセス調停部６１バッファ制御部６２，６３バッファ６９，７０ダブルバッファ部７１上書き検出部７２上書き制御バッファ８０表示スクリーン８１ムービースクリーン８２ムービースクリーン空間８３転送先画像（描画画像）８５転送元画像（転送矩形画像）８６透明マスク画像（透明矩形画像）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 5/38 Ｇ０６Ｆ 15/62 ３４０ＤＨ０４Ｎ 1/21 15/66 ＪＦターム(参考） 5B050 BA08 BA10 CA05 CA06 EA09 EA19 EA24 FA02 5B057 AA20 BA28 CA01 CA08 CA12 CB01 CB08 CB12 CE08 CE17 CH11 CH14 DA16 DB02 DB06 5C073 AA03 BA01 BA06 CA02 CE01 CE04 5C082 AA24 AA31 AA34 BA12 BA34 BA35 BA43 BB01 BB03 BB15 BB25 BB42 CA18 CA52 CA56 CB01 DA01 DA56 DA61 MM02

Claims

【特許請求の範囲】

【請求項１】復号されたデータを表示部に表示させる
ための表示処理を行う表示処理手段を有する画像処理装
置において、上記表示処理手段の内部に、復号された原
描画イメージを保存する原描画イメージバッファブロッ
クと、透明色データを保存する透明色データバッファブ
ロックと、表示部に表示するための画像にマスクをかけ
るためのマスクデータを保存するマスクデータバッファ
ブロックと、張り付け処理される画像の背景画像となる
バックグランドイメージを保存するバックグランドイメ
ージバッファブロックと、各処理が施された後の最終描
画イメージを保存する最終描画イメージバッファブロッ
クとを設け、各バッファブロックからの独立した要求を
受け付け、他のメモリ手段や各バッファブロックにアク
セスするメモリ制御部によってその要求を調停し、各バ
ッファブロックを制御するようにしたことを特徴とする
画像処理装置。
【請求項２】前記メモリ制御部は、ホスト側のメモリ
およびローカルのメモリに並列的にアクセス可能とされ
ていることを特徴とする請求項１記載の画像処理装置。
【請求項３】入力したデータを処理し、前記最終描画
イメージバッファブロックに最終描画イメージを書き込
むデータ加工部を設け、前記メモリ制御部の制御によっ
て原描画イメージデータ、透明色データ、マスクデータ
およびバックグランドメージデータを上記データ加工部
に送出するようにしたことを特徴とする請求項１および
２記載の画像処理装置。
【請求項４】復号されたデータを表示部に表示させる
ための表示処理を行う表示処理手段を有する画像処理装
置において、復号された原描画イメージを保存する原描
画イメージバッファブロックと、透明色データを保存す
る透明色データバッファブロックと、表示部に表示する
ための画像にマスクをかけるためのマスクデータを保存
するマスクデータバッファブロックと、張り付け処理さ
れる画像の背景画像となるバックグランドイメージを保
存するバックグランドイメージバッファブロックと、各
処理が施された後の最終描画イメージを保存する最終描
画イメージバッファブロックとからなるメモリ手段と、
各バッファブロックからの独立した要求を受け付け、他
のメモリ手段にアクセスするメモリ制御部とを設け、メ
モリ制御部は、上記要求を受け付けて上記他のメモリ手
段にアクセスする際、その受け付けの優先順位を各バッ
ファブロックに対して付与したことを特徴とする画像処
理装置。
【請求項５】前記他のメモリ手段を複数設け、その各
メモリ手段に対してのアクセスの優先順位を独立に設定
したことを特徴とする請求項４記載の画像処理装置。
【請求項６】前記他のメモリ手段を、ホスト側のメモ
リおよびローカルのメモリとし、前記メモリ制御手段
は、この両メモリに並列的にアクセス可能としたことを
特徴とする請求項４または５記載の画像処理装置。
【請求項７】前記優先順位を固定したことを特徴とす
る請求項４，５または６記載の画像処理装置。
【請求項８】前記優先順位を、最終描画イメージバッ
ファブロックを第１位とし、バックグランドイメージバ
ッファブロックを第２位とし、原描画イメージバッファ
ブロックを第３位とし、マスクデータバッファブロック
を第４位とし、透明色データバッファブロックを第５位
としたことを特徴とする請求項７記載の画像処理装置。
【請求項９】前記優先順位を動的に可変としたことを
特徴とする請求項４、５または６記載の画像処理装置。
【請求項１０】前記各バッファブロックの保持データ
量を把握し、各バッファブロックからのデータ取り出し
時には、残量が零となるまでの必要処理サイクル数が最
も小さいものに第１位の優先順位を与えることを特徴と
する請求項９記載の画像処理装置。
【請求項１１】前記バッファブロックの保存データ量
を把握し、各バッファへのデータ書き込み時には、満杯
となるまでの必要処理サイクル数が最も大きいものに第
１位の優先順位を与えることを特徴とする請求項９また
は１０記載の画像処理装置。
【請求項１２】復号されたデータを表示部に表示させ
るための表示処理を行う表示処理手段を有する画像処理
装置において、復号された原描画イメージを保存する原
描画イメージバッファブロックと、透明色データを保存
する透明色データバッファブロックと、表示部に表示す
るための画像にマスクをかけるためのマスクデータを保
存するマスクデータバッファブロックと、張り付け処理
される画像の背景画像となるバックグランドイメージを
保存するバックグランドイメージバッファブロックと、
各処理が施された後の最終描画イメージを保存する最終
描画イメージバッファブロックと、からなるメモリ手段
と、各バッファブロックからの独立した要求を受け付
け、他のメモリ手段にアクセスするメモリ制御部とを設
け、上記５つのバッファブロックは、それぞれリング形
式のバッファを有することを特徴とする画像処理装置。
【請求項１３】前記リング形式のバッファを、同じ大
きさの２つのバッファを切り換えて使用するダブルバッ
ファ方式としたことを特徴とする請求項１２記載の画像
処理装置。
【請求項１４】前記各バッファブロックは、２つのバ
ッファを制御するバッファ制御部を有することを特徴と
する請求項１３記載の画像処理装置。
【請求項１５】前記各バッファのサイズを４〜３２画
素分としたことを特徴とする請求項１３または１４記載
の画像処理装置。
【請求項１６】前記最終描画イメージバッファブロッ
クのバッファ容量を他の４つのバッファブロックのバッ
ファ容量と異なるものとし、当該他の４つのバッファブ
ロックの容量をそれぞれ同一としたことを特徴とする請
求項１２、１３、１４また１５記載の画像処理装置。