JP4497963B2

JP4497963B2 - ストレージ装置

Info

Publication number: JP4497963B2
Application number: JP2004070751A
Authority: JP
Inventors: 弘志鈴木; 博美松重; 正人小川; 智一横山; 哲也井上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-03-12
Filing date: 2004-03-12
Publication date: 2010-07-07
Anticipated expiration: 2024-03-12
Also published as: JP2005258884A; US7111081B2; US20050204364A1

Description

本発明は、ホストコンピュータと通信可能に接続されるストレージ装置に係わるものである。

従来、ストレージ装置においては、図１に示すように、ディスク制御基板５０１上に実装された各ポート（ポート０〜３）のポート制御論理回路（５０３_１〜５０３_４）、及びドライバ（５０５_１〜５０５_４）と、ディスク駆動部５０９_１における各バックボード（５１１_１〜５１１_４）上の各ディスク駆動基板（５１３_１〜５１３_４）に実装されたレシーバドライバ（５１５_１〜５１５_４）、及びポート制御回路（５１７_１〜５１７_４）との間を、夫々ポート制御信号用ケーブル（５０７_１〜５０７_４）によって接続している。また、各ポート制御論理回路（５０３_１〜５０３_４）、及び各ドライバ（５０５_１〜５０５_４）と、ディスク駆動部５０９_２における各バックボード（５１１_１〜５１１_４）上の各ディスク駆動基板（５１９_１〜５１９_４）に実装されたレシーバドライバ（５２１_１〜５２１_４）、及びポート制御回路（５２３_１〜５２３_４）との間を、各ディスク駆動基板（５１９_１〜５１９_４）に実装されたドライバ（５２５_１〜５２５_４）、及び別のポート制御信号用ケーブル（５２７_１〜５２７_４）を通じて接続している。そして、ディスク制御基板５０１上に、図２（ａ）に示すように、その長辺の一方に沿って、ＦＣ信号用コネクタ５２９と、ポート制御信号用コネクタ５３１とを１つ置きに４個ずつ配置している。

ところで、上記従来のストレージ装置においては、図３に示すように、ディスク制御部５５１には、複数個（図３では、２個）のディスク制御基板５５３_１、５５３_２が実装されており、各ディスク制御基板（５５３_１、５５３_２）上には、夫々４ポート分ずつ合計８個のポート制御論理・ＦＣ制御論理回路（５５５_１〜５５５_８）が夫々実装されている。そして、各ポート制御論理・ＦＣ制御論理回路（５５５_１〜５５５_８）と、ディスク駆動部５５７中の各バックボード（５５９_１〜５５９_４）上に配置された個々のディスク駆動基板（５６１_１〜５６１_８）との間が、ファイバチャネルインタフェース用ＦＣ信号ケーブル（以下、「ＦＣ信号ケーブル」と略記する）（５６３_１〜５６３_８）、及びポート制御信号用ケーブル（５６５_１〜５６５_８）の２種類のケーブルによって接続されている。ここで、ポート制御信号用ケーブル（５６５_１〜５６５_８）とは、ファイバチャネルインタフェース用ＬＳＩを制御・監視するのに必要な論理レベル信号、及びディスク駆動部５５７を構成する部品や電源等の障害状況を監視するのに必要な論理レベル信号を伝送するためのケーブルである。

しかし、上記構成のストレージ装置では、図２（ｂ）に示すように、ディスク制御基板５０１上に並設される複数個（図２では、４個）のポート制御信号用コネクタ（５３１）の各々が占める、ポート制御信号用ケーブル（５６５_１〜５６５_８）を接続するのに必要とするディスク制御基板５０１上の幅領域（実装幅）が約５０ｍｍと比較的大きい。そのため、４ポート分のポート制御信号用コネクタ（５３１）を、同一のディスク制御基板５０１上に実装すると、ほぼディスク制御基板５０１の長辺全部を使用してしまう。これは、ポート制御信号用ケ−ブル（５６５_１〜５６５_８）の着脱時に、図２（ｂ）で示したポート制御信号用コネクタ（５３１）の１対のコネクタロック用レバー５３１ａをディスク制御基板５０１の面に沿って動かすために３２ｍｍ程度のスペースを必要とするからである。そのため、各ディスク制御基板５０１上への各ポート制御論理・ＦＣ制御論理回路（５５５_１〜５５５_８）の実装数が制限を受けるので、ポート制御論理・ＦＣ制御論理回路（５５５_１〜５５５_８）の実装数を、制限された数を超えて増加させることができない。

また、上述した構成のストレージ装置では、各ポート制御論理・ＦＣ制御論理回路（５５５_１〜５５５_８）と（ディスク駆動部５５７に実装された）各ディスク駆動基板（５６１_１〜５６１_８）との間を接続するポート制御信号用ケーブル（５６５_１〜５６５_８）が各ポート毎に必要であり、各ポート制御信号用ケーブル（５６５_１〜５６５_８）は、各ディスク駆動基板（５６１_１〜５６１_８）上に配線されることになる。しかも、ディスク駆動部５５７では、ＨＤＤ（ハード・ディスク・ドライブ）の実装数を最大にしようとして、ディスク駆動基板（５６１_１〜５６１_８）とＨＤＤとを高密度で実装している。そのため、各ディスク駆動基板（５６１_１〜５６１_８）同士の間の距離が短くなるので、短い間隔の中にポート制御信号用ケーブル（５６５_１〜５６５_８）とＦＣ信号ケーブル（５６３_１〜５６３_８）とが絡み合った状態で存在することになり、その結果、例えばポート０のポート制御信号用ケーブルを、別のポートのコネクタに誤接続してしまい、装置が正常に動作しない不具合が生じ易くなる。

上述した内容から明らかなように、従来においては、ディスク制御基板（５０１）上に実装できるポート制御論理・ＦＣ制御回路（５５５_１〜５５５_８）の数は、ポート制御信号用コネクタにより制約を受け、ディスク制御基板（５０１）上に実装されたポート制御論理・ＦＣ制御論理回路（ＦＣ制御論理用制御ＬＳＩ）（５５５_１〜５５５_８）が高集積化されても、制御するポート数を増やすことができないという問題がある。また、ディスク駆動部（５５７）では、高密度実装とケーブル本数の増加とに伴い、同一ケーブルを極めて近い位置に配線することとなるから、上述したように誤接続し易くなるという問題もある。また、接続するケーブル数が増加するストレージ装置内部において、ケーブルを配線、固定するためのスペースが必要となるので、ストレージ装置を小型化することができないという問題もある。更には、上記各問題のために、ストレージ装置の低コスト化を図ることが困難であるという問題もあった。

従って本発明の第１の目的は、ストレージ装置において、各種のデバイスを高密度に実装しても信頼性が低下することが無く、且つ、装置の小型化、低価格化を図ることができるようにすることにある。

また、本発明の第２の目的は、ストレージ装置において、各種のデバイスを高密度に実装しても各デバイス同士の間を接続するためのケーブルの誤配線、誤接続を防止することができるようにすることにある。

本発明に従うストレージ装置は、ホストコンピュータと通信可能に接続されるもので、各々が複数のハードディスクを有し、且つ複数のポートのうちのいずれかに接続された、上記ホストコンピュータからのデータを格納するための複数のディスクユニットと、上記ホストコンピュータからのデータを一時保持するメモリを有し、上記各ポート毎に設けられた、上記複数のディスクユニットを夫々制御するための複数のディスクユニット制御部と、上記各ディスクユニット制御部からの制御信号を、上記各ディスクユニット制御部に対応する上記各ディスクユニットへ夫々伝送するための複数の制御信号伝送用ケーブルと、を備え、上記少なくとも制御信号伝送用ケーブルの１つは、少なくとも２つ以上のポート制御回路に異なる制御信号を伝送するようにしている。

本発明に係る好適な実施形態では、上記各ディスクユニットが、上記複数のハードディスクに加えて、ポート制御回路と、ポートバイパス回路と、を持つ。

上記とは別の実施形態では、上記各ディスクユニット制御部が、上記各ディスクユニットのポート制御回路にポート制御信号を出力するためのポート制御論理回路と、上記各ディスクユニットのポートバイパス回路にファイバチャネル制御信号を出力するためのファイバチャネル制御論理回路と、を持つ。

また、上記とは別の実施形態では、上記一体化された制御信号伝送用ケーブルが、上記各ポート制御論理回路からのポート制御信号を上記各ポート制御回路へ伝送するためのポート制御信号用ケーブルである。

また、上記とは別の実施形態では、上記一体化された制御信号伝送用ケーブルが、上記各ファイバチャネル制御論理回路からのファイバチャネル制御信号を上記各ポートバイパス回路へ伝送するためのファイバチャネル制御信号用ケーブルである。

また、上記とは別の実施形態では、上記各ディスクユニットが、上記各制御信号伝送用ケーブルと上記各ポート制御回路とに夫々接続された、上記ストレージ装置の持つポート数を変更するのに用いる複数のセレクタを更に持つ。

また、上記とは別の実施形態では、上記各セレクタが、論理レベル“Ｈ”又は論理レベル“Ｌ”の電圧信号が印加されるセレクト入力端子を持ち、そのセレクト入力端子に印加される電圧信号の論理レベルに応じて、上記各ポート制御論理回路からのポート制御信号を取り込むかどうか選択する。

更に、上記とは別の実施形態では、上記各ポート制御信号用ケーブルが、上記各ディスク制御部と共に上記ディスク制御部を担持するためのディスク制御基板上に配置されている複数のコネクタを介して上記各ディスク制御部に接続されるようになっており、上記各コネクタが、２ポート分のディスク制御部が接続可能な信号ピンと、上記各コネクタ本体の上面に設けられた、上記ポート制御信号用ケーブルを取付固定するためのロック機構と、を持つ。

本発明によれば、ストレージ装置において、各種のデバイスを高密度に実装しても信頼性が低下することが無く、且つ、装置の小型化、低価格化を図ることができるようにすることができる。

以下、本発明の実施の形態を、図面により詳細に説明する。

図４は、本発明が適用されるストレージシステムの全体構成を示すブロック図である。

図４に示すストレージシステム３２０は、１つ以上のチャネルアダプタ（CHA）３２１、１つ以上のディスクアダプタ（DKA）３２２、１つ以上のキャッシュメモリ（CACHE）３２３、１つ以上の共有メモリ（SM）３２４、１つ以上のコモンパス３２５、複数の物理的ストレージデバイス（つまり、記憶装置）３２６、１つ以上の接続制御回路３２７、１以上のマザーボード３２８、及び１つ以上の主電源装置３２９を備える。物理的ストレージデバイス３２６には、ハードディスクドライブ、不揮発性半導体メモリ又はその他の種類のデバイスを採用することができるが、典型的には、ハードディスクドライブ（以下、HDDと略称する）が採用される。以下の説明でも、HDDが採用されていることとする。

チャネルアダプタ３２１、ディスクアダプタ３２２、キャッシュメモリ３２３及び共有メモリ３２４は、コモンパス３２５により相互に接続されている。コモンパス３２５は、コモンパス３２５の障害への備えために図示のように二重化（又は多重化）されていてよい。チャネルアダプタ３２１は、接続線３１１により１以上のホストコンピュータ３１０又は他のストレージシステム（図示省略）と接続される。チャネルアダプタ３２１は、ホストコンピュータ３１０又は他のストレージシステム（図示省略）とキャッシュメモリ３２３との間のデータ転送を制御する。ディスクアダプタ３２２は、キャッシュメモリ３２３とHDD３２６との間のデータ転送を制御する。キャッシュメモリ３２３は、ホストコンピュータ３１０又は他のストレージシステム（図示省略）から受信されたデータ、或いはHDD３２６から読み出されたデータを一時的に保持するためのメモリである。共有メモリ３２４は、ストレージシステム３２０内の全てのチャネルアダプタ３２１と全てのディスクアダプタ３２２とが共有するメモリである。共有メモリ３２４には、主に、チャネルアダプタ３２１とディスクアダプタ３２２が使用する制御や管理のための様々な情報が記憶され保持される。

マザーボード３２８は、HDD３２６のためのデータ転送用の配線網及び電力供給用の配線網を備えた電気回路基板である。各マザーボード３２８上に、複数のHDD３２６と相互に代替可能な２つの(又はより多くの)接続制御回路３２７が搭載される。各マザーボード３２８上の２つの接続制御回路３２７の各々は、そのマザーボード３２８上の複数のHDD３２６を、相互に代替可能な２つのディスクアダプタ３２２の各々に通信可能に接続するものであり、これには、例えばファイバチャネルスイッチ（Fibre Channel Switch）又はポートバイパス回路（Port Bypass Circuit)などが採用される。各接続制御回路３２７と複数のHDD３２６との間は、各マザーボード３２８上の配線網を介して電気的に接続される。また、各接続制御回路３２７と各ディスクアダプタ３２２とは、例えば多線ケーブルを介して電気的に接続される。そして、各接続制御回路３２７を通じて、複数のHDD３２６と各ディスクアダプタ３２２との間でデータ転送が行われる。各マザーボード３２８毎に、接続制御回路３２７及びディスクアダプタ３２２のセットが二重化されていることにより、それらの故障に対する安全性が向上する。各HDD３２６は、後に具体的に説明するように、マザーボード３２８に着脱可能なキャニスタ（つまり、筐体）に収容されており、そのようなキャニスタ又は筐体に収容されたHDD３２６のパックは「HDDパック」又は「HDD筐体」と呼ばれ得る。以下の説明では、「HDDパック」という用語を使う。

参照番号３３１A、３３１B、３３１Cは夫々、RAIDの原理に従うパリティグループ（又はエラーコレクショングループ）と呼ばれる、RAIDの原理に従ったHDD３２６のグループを示している。同じパリティグループ３３１A、３３１B又は３３１Cに属する２以上のHDD３２６は、異なるマザーボード上に搭載され、そして、そのうちの一つのHDD３２６が故障しても、残りの他のHDD３２６のデータを用いて、その故障したHDD３２６のデータを復元できるように、冗長性をもったデータを格納している。同じパリティグループ３３１A、３３１B又は３３１Cに属する２以上のHDD３２６は、全く同一の記憶容量を持つことが望ましく、その観点から、同一メーカからの同一機種のHDDで統一されるのが通常であり、故に、電源仕様及びデータ転送インタフェースにおいても同一である。

このストレージシステム３２０の電源システムは、１以上のAC/DC電源回路３２９を有し、夫々のAC/DC電源回路３２９は、外部のAC電源（例えば商用200V_AC電源）３３０からAC電力を入力し、これを所定電圧（例えば、56V、48V、24V又は12Vなど）のDC電力に変換して、マザーボード３２８上の複数のHDDパック３３３やその他の回路へ供給する。各AC/DC電源回路３２９と各マザーボード３２８上の複数のHDDパック３３３との間は、各マザーボード３２８上の電源用の配線網を通じて接続される。停電に備えて、相互に代替可能なように二重化(又は多重化）されたAC電源３３０が用いられる。各AC電源３３０には、相互に代替可能なように二重化又はより多くに多重化されたAC/DC電源回路３２９が接続される。図示の例では、各AC/DC電源回路３２９が複数のマザーボード３２８に共用されているが、変形として、マザーボード３２８毎に専用の１以上のAC/DC電源回路が備えられてもよい。

なお、以下で説明する本発明に係るポートとは、上述した各ディスクアダプタ３２２と、各マザーボード（即ち、ディスク駆動部）３２８との間のポートのことを指す。

図５は、本発明の一実施形態に係るストレージ装置が備える回路構成の詳細を示すブロック図である。

図５において、ディスク駆動部（ディスクアレイ、或いはディスク収納部とも表記することがある。以下同じ）１は、バックボード３を備える。バックボード３上には、例えばポート０に対応するディスク駆動基板の基本部（以下、「基本ディスク駆動基板」と表記する）５_１、及びポート０に隣接するポートであるポート１に対応する基本ディスク駆動基板５_２の２個の基本ディスク駆動基板が配置されている。バックボード３上には、上記に加えて更に、ポート０に対応するディスク駆動基板の拡張部（以下、「拡張ディスク駆動基板」と表記する）７_１、及びポート１に対応する拡張ディスク駆動基板７_２の２個の拡張ディスク駆動基板も配置されている。

ポート０の基本ディスク駆動基板である基本ディスク駆動基板５_１には、各々が２つの入力端子と１つの出力端子とセレクト信号入力用端子とを持つ２個のセレクタ９、１１と、ポート制御回路１３と、２個のドライバ１５、１７とが配置されている。ポート１の基本ディスク駆動基板である基本ディスク駆動基板５_２にも、基本ディスク駆動基板５_１におけると同様に、各々が２つの入力端子と１つの出力端子とを持つ２個のセレクタ１９、２１と、ポート制御回路２３と、２個のドライバ２５、２７とが配置されている。また、ポート０に対応する拡張ディスク駆動基板である拡張ディスク駆動基板７_１にも、基本ディスク駆動基板５_１、５_２におけると同様に、各々が２つの入力端子と１つの出力端子とを持つ２個のセレクタ２９、３１と、ポート制御回路３３と、２個のドライバ３５、３７とが配置されている。更に、ポート１に対応する拡張ディスク駆動基板である拡張ディスク駆動基板７_２にも、基本ディスク駆動基板５_１、５_２、及び拡張ディスク駆動基板７_１におけると同様に、各々が２つの入力端子と１つの出力端子とを持つ２個のセレクタ３９、４１と、ポート制御回路４３と、２個のドライバ４５、４７とが配置されている。なお、各セレクタ（９、１１、１９、２１、２９、３１、３９、４１）は、それらのセレクト信号入力用端子が、開放されているかアースされているかによって、換言すれば、それらのセレクト信号入力用端子に、論理レベル“Ｈ”の電圧信号が印加されるか、論理レベル“Ｌ”の電圧信号が印加されるかによって選択が切り替わるようになっている。

一方、ディスク制御論理部４９は、ストレージ装置が備えるディスクアダプタと同一の回路構成を有しており、個々のポート（ポート０、ポート１、・・・、ポートｎ−１、ポートｎ）に対応して設けられる、構成が同一の複数のポート制御論理回路５１_１、５１_２、・・・、５１_ｎ−１、５１_ｎと、各ポート制御論理回路５１_１、５１_２、・・・、５１_ｎ−１、５１_ｎに対応して夫々配置される、構成が同一の複数のドライバ５３_１、５３_２、・・・、５３_ｎ−１、５３_ｎとを備える。各ポート制御論理回路５１_１、５１_２、・・・、５１_ｎ−１、５１_ｎと、各ドライバ５３_１、５３_２、・・・、５３_ｎ−１、５３_ｎとの間は、個々に接続されており、また、各ドライバ５３_１、５３_２、・・・、５３_ｎ−１、５３_ｎと、各（ポート別に設けられる）基本ディスク駆動基板（５_１、５_２）との間は、夫々ポート制御信号用ケーブル（５６、５８、・・・、６０、６２）によって個別に接続されている。

本実施形態では、ディスク制御論理部４９とディスク駆動部１との間を接続するために、上記（複数本の）ポート制御信号用ケーブル（５６、５８、・・・、６０、６２）のうちの隣接するポート（例えば、ポート０とポート１、ポートｎ−１とポートｎ）のポート制御信号用ケーブル同士（例えばポート制御信号用ケーブル５６とポート制御信号用ケーブル５８、ポート制御信号用ケーブル６０とポート制御信号用ケーブル６２）を、２本ずつ束ねて１本にした構成の２ポート制御信号用ケーブル（５７_１、５７_ｎ）を採用している。

（ポート０に対応する）ポート制御論理回路５１_１から出力されるポート制御信号は、ドライバ５３_１、２ポート制御信号用ケーブル５７_１に含まれるポート制御信号用ケーブル５６を通じて（基本ディスク駆動基板５_１の）セレクタ９の第１の入力端子からセレクタ９に入力される。セレクタ９は、例えば２ポート制御信号用ケーブル（５７_１、５７_ｎ）等のケーブルを通じて伝送される制御信号を入力するか、或いは、バックボード３から信号を入力するかを選択するためのもので、この選択は、バックボード３上におけるディスク駆動基板（５_１）の実装（接続）位置によって決定される。セレクタ９は、セレクト信号入力用端子がバックボード３上の所定位置にアースされていると共に、第２の入力端子は開放されていて、セレクト信号入力用端子から論理レベル“Ｌ”の電圧信号が印加される。セレクタ９は、第１の入力端子を通じて入力された上記ポート制御信号を、出力端子からセレクタ１１の第１の入力端子へ出力する。なお、セレクタ９の制御用信号の入力端子である第１、第２の入力端子は、例えばディスク駆動基板５_１のメインエッジの方に割り当てられている。

セレクタ１１も、例えば２ポート制御信号用ケーブル（５７_１、５７_ｎ）等のケーブルを通じて伝送される制御信号を入力するか、或いは、バックボード３から信号を入力するかを選択するためのもので、この選択は、バックボード３上におけるディスク駆動基板（５_１）の実装（接続）位置によって決定される。セレクタ１１は、セレクト信号入力用端子、及び第２の入力端子が開放されており、セレクト信号入力用端子から論理レベル“Ｈ”の電圧信号が印加される。セレクタ１１は、第１の入力端子を通じてセレクタ９から出力される上記ポート制御信号を、出力端子からポート制御回路１３、及びドライバ１５へ出力する。ポート制御回路１３は、上記ポート制御信号を入力し、上記ポート制御信号に基づいて所定の制御動作を実行する。一方、ドライバ１５は、上記ポート制御信号を（拡張ディスク駆動基板７_１の）セレクタ３１の第２の入力端子へ出力する。

（拡張ディスク駆動基板７_１の）セレクタ２９については、セレクト信号入力用端子がアースされていて論理レベル“Ｌ”の電圧信号が印加されており、第１の入力端子、及び第２の入力端子は、いずれも開放されている。また、（拡張ディスク駆動基板７_１の）ドライバ３５は出力端子が、また、ドライバ３７は入力端子と出力端子とが、夫々開放されている。セレクタ３１は、第２の入力端子を通じて入力される上記ポート制御信号を、出力端子からポート制御回路３３、及びドライバ３５へ出力する。セレクタ２９、３１も、例えば上述したような２ポート制御信号用ケーブル（５７_１、５７_ｎ）等のケーブルを通じて伝送される制御信号を入力するか、或いは、バックボード３から信号を入力するかを選択するためのもので、この選択は、バックボード３上における（拡張）ディスク駆動基板（７_１）の実装（接続）位置によって決定される。ポート制御回路３３は、上記ポート制御信号を入力し、上記ポート制御信号に基づいて所定の制御動作を実行する。

次に、（ポート１に対応する）ポート制御論理回路５１_２から出力されるポート制御信号は、ドライバ５３_２、２ポート制御信号用ケーブル５７_１を構成するポート制御信号用ケーブル５８、及び（基本ディスク駆動基板５_１の）ドライバ１７を通じて（基本ディスク駆動基板５_２の）セレクタ１９の第２の入力端子からセレクタ１９に入力される。セレクタ１９は、セレクト信号入力用端子がバックボード３上の所定位置にて開放されていると共に、第１の入力端子は開放されていて、セレクト信号入力用端子から論理レベル“Ｈ”の電圧信号が印加される。セレクタ１９は、第２の入力端子を通じて入力される上記ポート制御信号を、出力端子からセレクタ２１の第１の入力端子へ出力する。

セレクタ２１は、セレクト信号入力用端子、及び第２の入力端子が開放されており、セレクト信号入力用端子から論理レベル“Ｈ”の電圧信号が印加される。セレクタ２１は、第１の入力端子を通じてセレクタ１９から出力される上記ポート制御信号を、出力端子からポート制御回路２３、及びドライバ２５へ出力する。セレクタ１９、２１も、例えば上述したような２ポート制御信号用ケーブル（５７_１、５７_ｎ）等のケーブルを通じて伝送される制御信号を入力するか、或いは、バックボード３から信号を入力するかを選択するためのもので、この選択は、バックボード３上における（基本）ディスク駆動基板（５_２）の実装（接続）位置によって決定される。ポート制御回路２３は、上記ポート制御信号を入力し、上記ポート制御信号に基づいて所定の制御動作を実行する。一方、ドライバ２５は、上記ポート制御信号を（拡張ディスク駆動基板７_２の）セレクタ４１の第２の入力端子へ出力する。なお、ドライバ２７の入力端子、及び出力端子は、いずれも開放されている。

（拡張ディスク駆動基板７_２の）セレクタ３９については、セレクト信号入力用端子、第１の入力端子、及び第２の入力端子は、いずれも開放されている。また、（拡張ディスク駆動基板７_２の）ドライバ４５は出力端子が、また、ドライバ４７は入力端子と出力端子とが、夫々開放されている。セレクタ４１は、セレクト信号入力用端子が開放されており、セレクト信号入力用端子から論理レベル“Ｈ”の電圧信号が印加される。セレクタ４１は、第２の入力端子を通じて入力された上記ポート制御信号を、出力端子からポート制御回路４３、及びドライバ４５へ出力する。ポート制御回路４３は、上記ポート制御信号を入力し、上記ポート制御信号に基づいて所定の制御動作を実行する。セレクタ３９、４１も、例えば上述したような２ポート制御信号用ケーブル（５７_１、５７_ｎ）等のケーブルを通じて伝送される制御信号を入力するか、或いは、バックボード３から信号を入力するかを選択するためのもので、この選択は、バックボード３上における（拡張）ディスク駆動基板（７_２）の実装（接続）位置によって決定される。

なお、（ポートｎ−１に対応する）ポート制御論理回路５１_ｎ−１から出力されるポート制御信号は、ドライバ５３_ｎ−１、２ポート制御信号用ケーブル５７_ｎのポート制御信号用ケーブル６０を通じて図示しない基本ディスク駆動基板５_ｎ−１へ伝送される。また、（ポートｎに対応する）ポート制御論理回路５１_ｎから出力されるポート制御信号は、ドライバ５３_ｎ、２ポート制御信号用ケーブル５７_ｎを構成するポート制御信号用ケーブル６２を通じて図示しない基本ディスク駆動基板５_ｎへ伝送される。

図６は、図５に記載のポート制御論理回路（５１_１〜５１_ｎ）を搭載したディスク制御基板、ディスク制御基板上に配置されるＦＣ信号用コネクタ、及び２ポート制御信号用コネクタを示す説明図である。

図６（ａ）に示すように、ディスク制御基板５９上には、その長辺の一方に沿って、ＦＣ信号用コネクタ６１_１、６１_２、２ポート制御信号用コネクタ６３_１、ＦＣ信号用コネクタ６１_３、６１_４、２ポート制御信号用コネクタ６３_２、ＦＣ信号用コネクタ６１_５、６１_６、２ポート制御信号用コネクタ６３_３、ＦＣ信号用コネクタ６１_７、６１_８、及び２ポート制御信号用コネクタ６３_４が、夫々所定の間隔をおいて配置されている。換言すれば、ディスク制御基板５９には、１ポート当り２つのＦＣ信号用コネクタ（６１_１〜６１_８）と、１ポート当り１つの２ポート制御信号用コネクタ（６３_１〜６３_４）とが夫々配置されている。

２ポート制御信号用コネクタ（６３_１〜６３_４）は、構造が同一であるので、以下の説明では、２ポート制御信号用コネクタ６３_１のみを例にとる。

図６（ｂ）に示すように、２ポート制御信号用コネクタ６３_１のコネクタ本体６５には、１個の２ポート制御信号用コネクタ（６３_１）で、２ポート分の制御信号に対応させるために、１ポート制御信号用コネクタの信号ピン数（例えば２４ピン）より多い信号ピン数（例えば３４ピン）が配置されている。そして、コネクタ本体６５の上部には、コネクタ本体６５をディスク制御基板５９に固定するためのコネクタロック用機構６７が配置されている。よって、コネクタ本体６５の幅（例えば２２.５９ｍｍ）を、コネクタ本体６５上の信号ピンの配置領域の全幅（例えば２１.５９ｍｍ）と略同一大きさに設定することができる。

図７は、図６に記載の２ポート制御信号用コネクタと、１ポート制御信号用コネクタとを比較した図である。

図７（ａ）において、１ポート制御信号用コネクタ６９では、コネクタ本体７１上に配置される信号ピン数が２４ピンであり、１対のコネクタロック用レバー７３_１、７３_２がコネクタ本体７１の両端の取付部に夫々回転自在に軸支されている。１ポート制御信号用コネクタ６９と構成が同一の１ポート制御信号用コネクタ７５も、コネクタ本体７７上に配置される信号ピン数が２４ピンであり、１対のコネクタロック用レバー７９_１、７９_２がコネクタ本体７７の両端の取付部に夫々回転自在に軸支されている。

図７（ａ）で示す１ポート制御信号用コネクタ（６９、７５）を２個並設することによって、図７（ｂ）で示す１個の２ポート制御信号用コネクタ６３が持つ機能を奏することができる（換言すれば、図７（ａ）で示す２個の１ポート制御信号用コネクタ（６９、７５）を集約したものが、１個の２ポート制御信号用コネクタ（６３）である）。しかし、その場合には、１ポート制御信号用コネクタ６９、７５同士の間隔や、１ポート制御信号用コネクタ６９側のコネクタロック用レバー７３_１、７３_２と、１ポート制御信号用コネクタ７５側のコネクタロック用レバー７９_１、７９_２とが共に開いた場合の間隔等を含めて、１２４.４８ｍｍの実装幅を必要とする。これに対し、図７（ｂ）で示す２ポート制御信号用コネクタ６３を用いる場合には、ディスク制御基板５９上の実装幅は、上記実装幅の略１／３の４１.５９ｍｍで済むので、図６に示したように、ＦＣ信号用コネクタ（６１_１〜６１_８）８個と、２ポート制御信号用コネクタ（６３_１〜６３_４）４個とを同一のディスク制御基板（５９）上に実装することが可能になる。よって、図６で示した例では、１個のディスク制御基板（５９）で８ポート分のファイバチャネルインタフェースを制御することが可能になる。

図８は、本発明の一実施形態の第２の変形例に係るストレージ装置が備える回路構成の詳細を示すブロック図である。

本変形例では、拡張ディスク駆動基板８が、そのセレクタ７１の第１の入力端子、２ポート制御信号用ケーブル５７_２を構成するポート制御信号用ケーブル６４、及びポート２のドライバ５３_３を通じてポート２のポート制御論理回路５１_３に接続されている。また、拡張ディスク駆動基板１０は、そのセレクタ８１の第２の入力端子、拡張ディスク駆動基板８のドライバ７９、２ポート制御信号用ケーブル５７_２を構成するポート制御信号用ケー
ブル６６、及びポート３のドライバ５３_４を通じてポート３のポート制御論理回路５１_４に接続されている。

拡張ディスク駆動基板８において、セレクタ７１のセレクト入力端子はアースされていて論理レベル“Ｌ”の電圧信号が印加されており、第２の入力端子は、開放されている。また、ストレージ装置の構成を、例えば通常の２倍程度のポート数を持つ構成とするかどうか選択するためのセレクタであるセレクタ７３のセレクタ入力端子もアースされていて論理レベル“Ｌ”の電圧信号が印加されており、第２の入力端子についても、開放されている。更に、ドライバ７７の出力端子についても開放されている。拡張ディスク駆動基板１０において、セレクタ８１のセレクト入力端子、及び第１の入力端子は、開放されており、また、ストレージ装置の構成を、例えば通常の２倍程度のポート数を持つ構成とするかどうか選択するためのセレクタであるセレクタ８３のセレクト入力端子もアースされていて論理レベル“Ｌ”の電圧信号が印加されており、第２の入力端子についても開放されている。更に、ドライバ８７の出力端子、ドライバ８９の入力端子、及び出力端子についても、開放されている。

（ポート２に対応する）ポート制御論理回路５１_３から出力されるポート制御信号は、ドライバ５３_３、及び２ポート制御信号用ケーブル５７_２のポート制御信号用ケーブル６４を通じて（拡張ディスク駆動基板８の）セレクタ７１の第１の入力端子からセレクタ７１に入力される。上記ポート制御信号は、セレクタ７１の出力端子からセレクタ７３の第１の入力端子を通じてセレクタ７３に入力され、セレクタ７３からその出力端子を通じてポート制御回路７５、及びドライバ７７へ出力される。

また、（ポート３に対応する）ポート制御論理回路５１_４から出力されるポート制御信号は、ドライバ５３_４、２ポート制御信号用ケーブル５７_２のポート制御信号用ケーブル６６、及び（拡張ディスク駆動基板８の）ドライバ７９を通じて（拡張ディスク駆動基板１０の）セレクタ８１の第２の入力端子からセレクタ８１に入力される。上記ポート制御信号は、セレクタ８１の出力端子からセレクタ８３の第１の入力端子を通じてセレクタ８３に入力され、セレクタ８３からその出力端子を通じてポート制御回路８５、及びドライバ８７へ出力される。

なお、図８において、図５に示したものと同一物には、同一符号を付してそれらの詳細な説明を省略する。

上述した本発明の一実施形態、又はその各変形例によれば、ディスク駆動部１において、ＨＤＤ（ハードディスクドライブ）の実装状態（記憶容量）を変更せずに、図５で示した拡張ディスク駆動基板７_１、７_２のセレクタ（２９、３１、３９、４１）、或いは図６で示した拡張ディスク駆動基板８、１０のセレクタ（７１、７３、８１、８３）の設定や、ケーブルの接続態様を変更することによって、ストレージ装置を、図５に示したような通常の性能を有するもの、又は図８に示したような通常のものよりも２倍のポート数を持ち得る高性能なものに、構成を自在に変更することが可能である。

また、図５に示した構成のストレージ装置から、図８に示した構成のストレージ装置へと構成を変更する場合において、新たにケーブルを使用しないで済むので、ケーブルの誤接続が防止できる。

図９は、本発明の一実施形態を適用した場合のストレージ装置の更なる詳細な回路構成の一例を示すブロック図である。

図９に示したストレージ装置は、ディスク制御部９１が、各々のポート別に１個のチップ（ＬＳＩ）が配置されたディスク制御基板９３、９５を備えており、各々のチップ９７〜１１１は、ポート制御論理・ＦＣ制御論理回路としての機能を有する。以下では、各々のチップ９７〜１１１を、ポート制御論理・ＦＣ制御論理回路９７〜１１１として説明する。一方、ディスク駆動部１１３は、複数（図９では２個）のバックボード１１５、１１７を備えている。各バックボード１１５、１１７には、夫々複数（図９では、４個ずつ合計８個）のディスク駆動基板１１９〜１３３と、複数列（図９では、２列ずつ合計４列）に整列された多数のＨＤＤ（ハードディスクドライブ）１３５_１〜１３５_ｎ、１３７_１〜１３７_ｎ、１３９_１〜１３９_ｎ、１４１_１〜１４１_ｎとが設けられている。

そして、ディスク駆動基板１１９上には、ポート制御回路１４３_１、及びポートバイパス回路１４５_１が、ディスク駆動基板１２１上には、ポート制御回路１４３_２、及びポートバイパス回路１４５_２が、ディスク駆動基板１２３上には、ポート制御回路１４３_３、ポートバイパス回路１４５_３が、ディスク駆動基板１２５上には、ポート制御回路１４３_４、ポートバイパス回路１４５_４が、夫々配置されている。また、ディスク駆動基板１２７上には、ポート制御回路１４３_５、ポートバイパス回路１４５_５が、ディスク駆動基板１２９上には、ポート制御回路１４３_６、ポートバイパス回路１４５_６が、ディスク駆動基板１３１上には、ポート制御回路１４３_７、ポートバイパス回路１４５_７が、ディスク駆動基板１３３上には、ポート制御回路１４３_８、ポートバイパス回路１４５_８が、夫々配置されている。

ポート０のポート制御論理・ＦＣ制御論理回路９７とディスク駆動基板１１９上のポート制御回路１４３_１とは、ポート制御信号用ケーブル１５１によって、ポート１のポート制御論理・ＦＣ制御論理回路９９とディスク駆動基板１２３上のポート制御回路１４３_３とは、ポート制御信号用ケーブル１５３によって、夫々接続されている。ポート制御信号用ケーブル１５１、１５３は、ディスク制御部９１とディスク駆動部１１３との間において、２ポート制御信号用ケーブル１５０を構成している。

ポート２のポート制御論理・ＦＣ制御論理回路１０１とディスク駆動基板１２７上のポート制御回路１４３_５とは、ポート制御信号用ケーブル１５５によって、ポート３のポート制御論理・ＦＣ制御論理回路１０３とディスク駆動基板１３１のポート制御回路１４３_７とは、ポート制御信号用ケーブル１５７によって、夫々接続されている。ポート制御信号用ケーブル１５５、１５７は、ディスク制御部９１とディスク駆動部１１３との間において、２ポート制御信号用ケーブル１５２を構成している。

ポート４のポート制御論理・ＦＣ制御論理回路１０５とディスク駆動基板１２１上のポート制御回路１４３_２とは、ポート制御信号用ケーブル１５９によって、ポート５のポート制御論理・ＦＣ制御論理回路１０７とディスク駆動基板１２５上のポート制御回路１４３_４とは、ポート制御信号用ケーブル１６１によって、夫々接続されている。ポート制御信号用ケーブル１５９、１６１は、ディスク制御部９１とディスク駆動部１１３との間において、２ポート制御信号用ケーブル１５４を構成している。

ポート６のポート制御論理・ＦＣ制御論理回路１０９とディスク駆動基板１２９上のポート制御回路１４３_６とは、ポート制御信号用ケーブル１６３によって、ポート７のポート制御論理・ＦＣ制御論理回路１１１とディスク駆動基板１３３上のポート制御回路１４３_８とは、ポート制御信号用ケーブル１６５によって、夫々接続されている。ポート制御信号用ケーブル１６３、１６５は、ディスク制御部９１とディスク駆動部１１３との間において、２ポート制御信号用ケーブル１５６を構成している。

ポート制御論理・ＦＣ制御論理回路９７は、例えばホストコンピュータ等の上位制御論理部（図示しない）との間で通信を行って、相互に必要とする情報の授受を行う。ポート制御論理・ＦＣ制御論理回路９７は、ポート制御信号用ケーブル１５３と共に２ポート制御信号用ケーブル１５０を構成しているポート制御信号用ケーブル１５１を通じてポート制御回路１４３_１に対し、ポート制御信号を出力する。残りのポート制御論理・ＦＣ制御論理回路９９〜１１１についても、ポート制御論理・ＦＣ制御論理回路９７と同様の処理動作を実行する。

なお、ポートバイパス回路１４５_１〜１４５_８とは、例えばファイバチャネルスイッチチップ（FC switch Chip）（以下、「ファイバチャネルスイッチ」と表記する）のことである。ファイバチャネルスイッチ１４５_１〜１４５_８は、夫々対応するポート制御論理・ＦＣ制御論理回路（９７〜１１１）の制御下でポート制御論理・ＦＣ制御論理回路（９７〜１１１）からの指令に従ってＯＮ／ＯＦＦ動作することで、各ＨＤＤ（１３５_１〜１３５_ｎ、１３７_１〜１３７_ｎ、１３９_１〜１３９_ｎ、１４１_１〜１４１_ｎ）とポート制御論理・ＦＣ制御論理回路（９７〜１１１）との間を断／続する。

上記構成によれば、図３に記載の従来のストレージ装置と比較して、ディスク制御部と、ディスク駆動部との間を接続するのに必要なケーブルの本数を減少させることができる。

図１０は、本発明の一実施形態を適用した場合のストレージ装置の更なる詳細な回路構成の他の例を示すブロック図である。

図１０に示したストレージ装置は、ディスク制御部１９１において、複数（図１０では、２個）のディスク制御基板１９３、１９５上に、１個で２ポート分のポート制御論理・ＦＣ制御論理回路としての機能を有する高集積化されたチップ（ＬＳＩ）（１９７、１９９、２０１、２０３）が夫々複数（図１０では、２個）配置されている点で、図９で示したストレージ装置と相違する。１つのチップに含まれる２個のポート制御論理・ＦＣ制御論理回路の各々と、ディスク駆動基板上に配置された各ポートのポート制御回路との間を接続するポート制御信号用ケーブルは、図９で示したのと同様に、ディスク制御部１９１とディスク駆動部１１３との間においては符号２００、２０２、２０４、２０６で示すように、２ポート制御信号用ケーブルに構成されている。図１０では、各ポート（０〜３）に対して夫々２つのポート制御論理・ＦＣ制御論理回路が割り当てられた（ポート０、ポート１に対してはチップ１９７、２０１が、ポート２、ポート３に対してはチップ１９９、２０３が、夫々割り当てられている。）、冗長化された構成になっている。

なお、図１０において、図９に示したものと同一物には、同一符号を付してそれらの詳細な説明を省略する。

上記構成によれば、図９で示したものと同様な効果を奏し得るのに加えて、更に、ディスク制御部１９１を構成するチップ（ＬＳＩ）に高集積化されたものを用いることによって、ディスク制御基板（１９３、１９５）上におけるチップ（１９７、１９９、２０１、２０３）の実装面積を少なくすることができ、それにより、ストレージ装置の小型化、低コスト化を図ることが可能になる。

図９、又は図１０で示した構成によれば、図９で示したポート制御論理・ＦＣ制御論理回路（９７〜１１１）、又は図１０で示したチップ（１９７〜２０３）と、ポートバイパス回路（１４５_１〜１４５_８）との間を接続するためのＦＣ制御信号用ケーブルと、ポート制御信号用ケーブルとを分離し、且つ、ケーブル障害によるＦＣ制御信号に障害が発生したときの信号の切り分け精度を確保しながら、ディスク制御基板（９３、９５、１９３、１９５）上に、ポート制御論理・ＦＣ制御論理回路（９７〜１１１）、又は図１０で示したチップ（１９７〜２０３）を高密度に実装することができる。

また、ディスク制御基板（９３、９５、１９３、１９５）と、ディスク駆動基板（１１９、１２１、１２３、１２５、１２７、１２９、１３１、１３３）との間を接続するためのケーブルの本数を、従来のケーブルの本数の１／２に削減することが可能であり、また、ケーブルダクト等を小さくすることが可能であるので、ストレージ装置を小型化することができる。

また、ディスク制御基板（９３、９５、１９３、１９５）と、ディスク駆動基板（１１９、１２１、１２３、１２５、１２７、１２９、１３１、１３３）との間を接続するために使用するケーブルの本数を削減することができるため、煩雑になり易いケーブル配線が簡素化されるから、ケーブルの誤配線を防止することができる。

更には、ユーザがストレージ装置に対して要求する仕様に応じて、同一のディスク制御基板（９３、９５、１９３、１９５）、及び同一のディスク駆動基板（１１９、１２１、１２３、１２５、１２７、１２９、１３１、１３３）を使用した状態で、新たなディスク駆動基板の増設等の変更が行えるので、柔軟性のある装置構成のストレージ装置を提供することが可能になる。

以上、本発明の好適な実施形態及びその変形例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態や変形例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。

従来のストレージ装置が備える回路構成の詳細を示すブロック図。図１に記載のポート制御論理回路を搭載したディスク制御基板、ディスク制御基板上に配置されるＦＣ信号用コネクタ、及びポート制御信号用コネクタを示す説明図。従来のストレージ装置の更なる詳細な回路構成を示すブロック図。本発明が適用されるストレージシステムの全体構成を示すブロック図。本発明の一実施形態に係るストレージ装置が備える回路構成の詳細を示すブロック図。図５に記載のポート制御論理回路を搭載したディスク制御基板、ディスク制御基板上に配置されるＦＣ信号用コネクタ、及び２ポート制御信号用コネクタを示す説明図。図６に記載の２ポート制御信号用コネクタと、従来の１ポート制御信号用コネクタとを比較した図。本発明の一実施形態の第２の変形例に係るストレージ装置が備える回路構成の詳細を示すブロック図。本発明の一実施形態を適用した場合のストレージ装置の更なる詳細な回路構成の一例を示すブロック図。本発明の一実施形態を適用した場合のストレージ装置の更なる詳細な回路構成の他の例を示すブロック図。

符号の説明

１ディスク駆動部
３バックボード
５_１、５_２ディスク駆動基板の基本部（基本ディスク駆動基板）
７_１、７_２ディスク駆動基板の拡張部（拡張ディスク駆動基板）
９、１１、１９、２１、２９、３１、３９、４１セレクタ
１３、２３、３３、４３ポート制御回路
１５、１７、２５、２７、３５、３７、４５、４７ドライバ
４９ディスク制御論理部
５１_１、５１_２、・・・、５１_ｎ−１、５１_ｎポート制御論理回路
５３_１、５３_２、・・・、５３_ｎ−１、５３_ｎドライバ
５５_１、５５_２、・・・、５５_ｎ−１、５５_ｎ制御信号（伝送）用ケーブル
５６、５８、・・・、６０、６２ポート制御信号用ケーブル
５７_１、５７_ｎ２ポート制御信号用ケーブル

Claims

ホストコンピュータからのデータを格納する複数の物理記憶デバイスを有するストレージ装置において、
前記複数の物理記憶デバイスへのデータの転送を制御する制御基板と、
前記複数の物理記憶デバイスに接続される複数の駆動基板を有する駆動部と、
を有し、
物理記憶デバイスには、前記制御基板からその物理記憶デバイスに接続されている駆動基板を介してデータが格納され、
前記制御基板が、並んだ複数のコネクタを有し、
各コネクタの上部に、そのコネクタを前記制御基板に固定するためのロック機構が設けられており、
前記各コネクタが、隣接する複数のポートに対応しており、１ポート分のコネクタの信号ピン数より多い信号ピンを有し、
各コネクタに、そのコネクタに対応するポート数分のポート制御信号が伝送されるポート制御信号用ケーブルが接続され、
各駆動基板が、セレクタと、ポート制御信号が入力されるポート制御回路とを有し、
前記セレクタの出力端子が、そのセレクタを有する駆動基板のポート制御回路に接続されており、
前記セレクタが、前記ポート制御信号用ケーブルを通じて伝送されるポート制御信号を入力するか、或いは、前記駆動部から信号を入力するかを選択し、その選択は、前記駆動部での駆動基板の位置によって決定され、
前記複数の駆動基板が、第１〜第４の駆動基板を含み、
前記制御基板の第１のコネクタから、第１のポート制御信号用ケーブルを介して、第１のポート制御信号が、前記第１の駆動基板のセレクタに入力され、
前記第１のコネクタから、前記第１のポート制御信号用ケーブルを介して、第２のポート制御信号が、前記第１の駆動基板を介して前記第２の駆動基板のセレクタに入力され、
前記ポート制御信号用ケーブルの接続とセレクタの設定とを変更することで、物理記憶デバイスの実装状態を変更することなく、下記の（構成Ａ）及び（構成Ｂ）の一方から他方に切り替えることが可能である、
（構成Ａ）下記（ａ１）〜（ａ２）の構成を有する、
（ａ１）前記第１のポート制御信号が、前記第１の駆動基板のセレクタを介して前記第３の駆動基板のセレクタに入力され得る、
（ａ２）前記第２のポート制御信号が、前記第２の駆動基板のセレクタを介して前記第４の駆動基板のセレクタに入力され得る、
（構成Ｂ）下記（ｂ１）〜（ｂ２）の構成を有する、
（ｂ１）前記制御基板の第２のコネクタから、第２のポート制御信号用ケーブルを介して、第３のポート制御信号が、前記第３の駆動基板のセレクタに入力され得る、
（ｂ２）前記第２のコネクタから、前記第２のポート制御信号用ケーブルを介して、第４のポート制御信号が、前記第３の駆動基板を介して、前記第４の駆動基板のセレクタに入力され得る、
ストレージ装置。