JP4782107B2 - チップおよび関連する支持体を製作する方法 - Google Patents
チップおよび関連する支持体を製作する方法 Download PDFInfo
- Publication number
- JP4782107B2 JP4782107B2 JP2007510073A JP2007510073A JP4782107B2 JP 4782107 B2 JP4782107 B2 JP 4782107B2 JP 2007510073 A JP2007510073 A JP 2007510073A JP 2007510073 A JP2007510073 A JP 2007510073A JP 4782107 B2 JP4782107 B2 JP 4782107B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- chips
- layer
- substrate
- tiles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 41
- 238000005520 cutting process Methods 0.000 claims description 28
- 230000003313 weakening effect Effects 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 230000002441 reversible effect Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 72
- 238000005530 etching Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Description
基板と一体化された半導体材料層上に諸チップを製作するステップと、
前記諸チップを有する前記層を前記基板から支持体へ移転させるステップと、
所定の切断パターンに従って前記層を切断することにより個々の諸チップを形成するステップと、を連続して備え、
前記層を前記支持体に移転させることの前に、前記支持体に、前記切断パターンに一致する弱化パターンを形成することをも備えることを特徴とする方法を提供する。
前記弱化パターンが、前記タイル間に一時的な接合をもたらす接着剤を配設することによって製作され、前記接合は層の切断中に解かれることを意図されたものである。
支持体10の対応する領域は一体化したまま、様々なチップ200を切断して分離させるために、層21のみを分断すること、または、
チップを切り離すために層21だけを分断するのではなく、支持体自体も分断し、したがって様々な領域110を分離することが可能である。
所望の相互関係に従って領域110に個々に関連付けられた複数のチップを得るために、支持体の領域110を第2の段階で分離すること、または、
支持体の一部分に関連付けられていない単体のチップを得るために、支持体からチップを実質的に分離することが可能である。例えば、チップと支持体とのこうした分離は、層21と支持体10との間の境界面で、接合を分断することによって実現されることができる(すなわち、接合は可逆的な方式で形成されたものである)。
破断応力の下で分断される、または、
破断中に(例えば接着剤を溶解することによって)除去されることができる。
Claims (22)
- 各チップが少なくとも1つの回路を有する複数のチップを製作する方法であって、
基板と一体化された半導体材料層上に諸チップを製作するステップと、
個々のタイル間の境界が、弱化パターンに一致する支持体上の複数の線を画定する状態で個々のタイルを組み立てることにより、支持体を形成するステップと、
前記基板の前記諸チップを有する面が前記支持体と接触させられるように前記基板を前記支持体と組み立てるステップと、
前記基板の材料を除去することにより、前記諸チップを有する前記層を前記基板から前記支持体へ移転させるステップと、
前記弱化パターンに一致する所定の切断パターンに従って前記諸チップを有する前記層を切断することにより個々の諸チップを形成するステップと、を連続して備え、
前記切断は、前記諸チップを有する前記層を前記弱化パターンの線で単に破断することにより実現されることを特徴とする方法。 - 前記弱化パターンが、前記諸チップを受け取ることを意図された支持体領域を所望の相互関係に従って画定するように前記支持体に配設されることを特徴とする、請求項1に記載の方法。
- 前記弱化パターンが、前記それぞれの諸チップを個々に受け取ることを意図された支持体領域を画定するように、前記支持体に配設されることを特徴とする、請求項2に記載の方法。
- 前記支持体が、その両面のうち一方の面にだけ弱化パターンを含むことを特徴とする、請求項1から3のいずれか一項に記載の方法。
- 前記弱化パターンを含む前記支持体の前記面が、前記移転される層に面する側に配設されることを特徴とする、請求項4に記載の方法。
- 前記弱化パターンを含む前記支持体の前記面が、前記移転される層から見て外方に向く側に配設されることを特徴とする、請求項4に記載の方法。
- 前記層の切断中に、前記支持体も前記弱化パターンに従って切断されることを特徴とする、請求項1から6のいずれか一項に記載の方法。
- 前記タイルが、前記個々のタイルの間に配設される接着剤を使用して組み立てられ、前記接着剤が前記タイル間の一時的な接合を確保することを特徴とする、請求項1から7のいずれか一項に記載の方法。
- 前記支持体が、プラスチック、ガラス、ポリマー、または金属から形成されることを特徴とする、請求項1から8のいずれか一項に記載の方法。
- 前記破断中に、前記諸チップを含む前記層だけが前記接着剤の機械的性質を用いた曲げ応力により分断され、前記支持体が単一のまとまった要素として残ることを特徴とする、請求項1から9のいずれか一項に記載の方法。
- 前記諸チップを含む前記層の切断中に、前記タイル間の前記一時的な接合が解かれ、これにより前記タイルが分離することを特徴とする、請求項8との組み合わせにおける請求項10に記載の方法。
- 前記一時的な接合が、前記タイル間に配設された前記接着剤を溶解することによって解かれることを特徴とする、請求項11に記載の方法。
- 前記接着剤が可逆性接着剤、ワックス、またはポリマーであることを特徴とする、請求項11または12に記載の方法。
- 前記破断中に、前記支持体と前記チップを含む前記層とが同時に分断されることを特徴とする、請求項10に記載の方法。
- 前記複数のチップのうちの前記諸チップが同時に製作されることを特徴とする、請求項1から14のいずれか一項に記載の方法。
- 前記支持体が、それぞれが個々のタイルに対応する、平行に配設されたバーまたはワイヤを、接着剤を使用して組み立てて、前記組み立てられたバーまたはワイヤを、前記バーまたはワイヤの長手方向に実質的に垂直な平面内で切断することによって製作されることを特徴とする、請求項1から15のいずれか一項に記載の方法。
- 前記バーまたはワイヤの断面が、前記諸チップの輪郭に実質的に一致することを特徴とする、請求項16に記載の方法。
- 前記タイルの材料が、光学的に透明であることを特徴とする、請求項1から17のいずれか一項に記載の方法。
- 前記タイルの材料が、電気絶縁性であることを特徴とする、請求項1から17のいずれか一項に記載の方法。
- 前記タイルの材料が導電性であることを特徴とする、請求項1から17のいずれか一項に記載の方法。
- 前記タイルの材料が熱伝導性であることを特徴とする、請求項1から17のいずれか一項に記載の方法。
- 前記タイルの材料の前記熱伝導率が、150W/m・℃よりも大きいことを特徴とする、請求項21に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0404437A FR2869455B1 (fr) | 2004-04-27 | 2004-04-27 | Procede de fabrication de puces et support associe |
FR0404437 | 2004-04-27 | ||
PCT/FR2005/001021 WO2005106948A1 (fr) | 2004-04-27 | 2005-04-25 | Procede de fabrication de puces et support associe |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007535158A JP2007535158A (ja) | 2007-11-29 |
JP4782107B2 true JP4782107B2 (ja) | 2011-09-28 |
Family
ID=34945110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510073A Active JP4782107B2 (ja) | 2004-04-27 | 2005-04-25 | チップおよび関連する支持体を製作する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7544586B2 (ja) |
EP (1) | EP1756864B9 (ja) |
JP (1) | JP4782107B2 (ja) |
KR (1) | KR100836289B1 (ja) |
CN (1) | CN1947240A (ja) |
FR (1) | FR2869455B1 (ja) |
WO (1) | WO2005106948A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808082B2 (en) * | 2006-11-14 | 2010-10-05 | International Business Machines Corporation | Structure and method for dual surface orientations for CMOS transistors |
US7858493B2 (en) * | 2007-02-23 | 2010-12-28 | Finisar Corporation | Cleaving edge-emitting lasers from a wafer cell |
DE102008038342B4 (de) * | 2008-08-19 | 2015-08-06 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe |
JP5127669B2 (ja) * | 2008-10-31 | 2013-01-23 | パナソニック株式会社 | 半導体ウェハ |
KR101267534B1 (ko) * | 2009-10-30 | 2013-05-23 | 엘지디스플레이 주식회사 | 유기전계발광소자의 제조방법 |
CN103137140A (zh) * | 2011-11-24 | 2013-06-05 | 新科实业有限公司 | 光源芯片、热促进磁头及其制造方法 |
FR3058830B1 (fr) * | 2016-11-14 | 2018-11-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation collective d’une pluralite de puces optoelectroniques |
IL254078A0 (en) | 2017-08-21 | 2017-09-28 | Advanced Vision Tech A V T Ltd | Method and system for creating images for testing |
FR3087936B1 (fr) * | 2018-10-24 | 2022-07-15 | Aledia | Dispositif electronique |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5029280A (ja) * | 1973-07-20 | 1975-03-25 | ||
JPS61267342A (ja) * | 1985-05-21 | 1986-11-26 | Fujikura Ltd | 半導体チツプの製造方法 |
JPH08107193A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Soi基板の製造方法 |
JP2000298818A (ja) * | 1999-04-12 | 2000-10-24 | Tdk Corp | 多面付素子の加工方法およびスライダの加工方法 |
JP2000299379A (ja) * | 1999-04-13 | 2000-10-24 | Tadatomo Suga | 半導体装置及びその製造方法 |
JP2001203174A (ja) * | 2000-01-20 | 2001-07-27 | Denso Corp | 接合基板の切断方法及び接合基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5848172A (ja) | 1981-09-18 | 1983-03-22 | Fujitsu Ltd | 多言語間翻訳装置 |
JPS59172740A (ja) * | 1983-03-22 | 1984-09-29 | Mitsubishi Electric Corp | 半導体ウエ−ハの分割方法 |
JPS60108745A (ja) | 1983-11-18 | 1985-06-14 | Ngk Insulators Ltd | 電気化学的装置 |
US5393706A (en) * | 1993-01-07 | 1995-02-28 | Texas Instruments Incorporated | Integrated partial sawing process |
US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
JP2001345289A (ja) * | 2000-05-31 | 2001-12-14 | Nec Corp | 半導体装置の製造方法 |
US6933212B1 (en) * | 2004-01-13 | 2005-08-23 | National Semiconductor Corporation | Apparatus and method for dicing semiconductor wafers |
KR20110122869A (ko) * | 2004-07-09 | 2011-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ic칩 및 그 제조방법 |
US7452739B2 (en) * | 2006-03-09 | 2008-11-18 | Semi-Photonics Co., Ltd. | Method of separating semiconductor dies |
-
2004
- 2004-04-27 FR FR0404437A patent/FR2869455B1/fr not_active Expired - Fee Related
-
2005
- 2005-04-25 KR KR1020067022096A patent/KR100836289B1/ko active IP Right Grant
- 2005-04-25 JP JP2007510073A patent/JP4782107B2/ja active Active
- 2005-04-25 CN CNA2005800134753A patent/CN1947240A/zh active Pending
- 2005-04-25 EP EP05767616A patent/EP1756864B9/fr active Active
- 2005-04-25 WO PCT/FR2005/001021 patent/WO2005106948A1/fr active Search and Examination
- 2005-05-23 US US11/136,252 patent/US7544586B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5029280A (ja) * | 1973-07-20 | 1975-03-25 | ||
JPS61267342A (ja) * | 1985-05-21 | 1986-11-26 | Fujikura Ltd | 半導体チツプの製造方法 |
JPH08107193A (ja) * | 1994-09-30 | 1996-04-23 | Kyushu Komatsu Denshi Kk | Soi基板の製造方法 |
JP2000298818A (ja) * | 1999-04-12 | 2000-10-24 | Tdk Corp | 多面付素子の加工方法およびスライダの加工方法 |
JP2000299379A (ja) * | 1999-04-13 | 2000-10-24 | Tadatomo Suga | 半導体装置及びその製造方法 |
JP2001203174A (ja) * | 2000-01-20 | 2001-07-27 | Denso Corp | 接合基板の切断方法及び接合基板 |
Also Published As
Publication number | Publication date |
---|---|
KR100836289B1 (ko) | 2008-06-09 |
EP1756864B9 (fr) | 2013-02-13 |
FR2869455A1 (fr) | 2005-10-28 |
EP1756864A1 (fr) | 2007-02-28 |
US20050236700A1 (en) | 2005-10-27 |
US7544586B2 (en) | 2009-06-09 |
FR2869455B1 (fr) | 2006-07-14 |
EP1756864B1 (fr) | 2012-08-01 |
CN1947240A (zh) | 2007-04-11 |
KR20070004056A (ko) | 2007-01-05 |
WO2005106948A1 (fr) | 2005-11-10 |
JP2007535158A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4782107B2 (ja) | チップおよび関連する支持体を製作する方法 | |
US6798052B2 (en) | Fexible electronic device | |
KR101148052B1 (ko) | 기판의 준비 및 어셈블링 방법 | |
KR102087754B1 (ko) | Led들 또는 태양 전지들의 구조들을 제조하는 방법 | |
JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
CN113826235B (zh) | 用于制造具有承载基底的显示器的方法、根据该方法制造的承载基底和确定用于柔性的显示器的覆盖玻璃 | |
CN108701652B (zh) | 复合晶片,半导体器件,电子部件和制造半导体器件的方法 | |
US9287468B2 (en) | LED submount with integrated interconnects | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
KR20040040404A (ko) | 패키징된 집적회로 및 그 제조 방법 | |
CN103021888B (zh) | 用于制造包括高可靠性晶粒底填充的集成电路系统的方法 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
CN103907175B (zh) | 通过使用有槽的衬底的低翘曲晶片结合 | |
KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
US4197631A (en) | Method of manufacturing semiconductor components | |
JP2016004799A (ja) | 貼り合わせウェーハ形成方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
US9412899B2 (en) | Method of stress induced cleaving of semiconductor devices | |
JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
JP2007500436A (ja) | 耐化学処理保護層を有する積層構造体の製造法 | |
JP2010166371A (ja) | 圧電デバイスの製造方法 | |
JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法 | |
JP2002022993A (ja) | 光導波路デバイスの製造方法 | |
KR100510963B1 (ko) | 반도체 디바이스 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100709 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4782107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |