JP4782107B2 - チップおよび関連する支持体を製作する方法 - Google Patents

チップおよび関連する支持体を製作する方法 Download PDF

Info

Publication number
JP4782107B2
JP4782107B2 JP2007510073A JP2007510073A JP4782107B2 JP 4782107 B2 JP4782107 B2 JP 4782107B2 JP 2007510073 A JP2007510073 A JP 2007510073A JP 2007510073 A JP2007510073 A JP 2007510073A JP 4782107 B2 JP4782107 B2 JP 4782107B2
Authority
JP
Japan
Prior art keywords
support
chips
layer
substrate
tiles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007510073A
Other languages
English (en)
Other versions
JP2007535158A (ja
Inventor
ブリュノ、ギスレン
オリビエ、ライサック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007535158A publication Critical patent/JP2007535158A/ja
Application granted granted Critical
Publication of JP4782107B2 publication Critical patent/JP4782107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は一般に、シリコンなどの半導体材料の薄い層上の電子、オプトロニック、および/またはオプトエレクトロニク・タイプの回路の製作に関する。
より正確には、第1の側面では、本発明は、各チップが少なくとも1つの回路を有する、複数のチップを製作する方法に関する。
第2の側面では、本発明は、前記チップ製作方法が実施されることを可能にする、支持体を製作する方法にも関する。
一般に、「切断」という用語は、個々のチップを互いに分離させることにおける作業を意味する。
「チップ」という用語は、1つまたは複数の回路を有するモジュールを意味する。
「回路」という用語は、いかなるタイプの超小型、オプトエレクトロニック、オプトロニック、および/またはオプトエレクトロニック回路をも意味する。
ここでは、「層」という用語は、好ましくは、厚さが例えば0.1マイクロメートル(μm)〜10μm程度でよい、薄い層を意味する。
最後に、このようにして製作される回路は一般に、薄い層上に複数の同一の回路を形成する反復方式で製作され、その方式により、複数の同一のチップが一致する方式で形成されることが可能になる。
一般に、チップを製作する方法はこれまでに知られている。
既知の方法の第1のタイプは、半導体材料(例えば、シリコンまたはIII−V族材料)の分厚い基板の表面部分に直接、チップを製作することにあることが思い出されよう。
チップが形成された後、チップを互いに分離させるために、基板がその全体の厚さを貫いて切断される。
切断は、基板をスクライブすることによって実施される。
スクライブする際、一般に、けがき線がまずスクライブされ、その後基板はスクライブされた線に沿って分断される。
こうしたタイプの方法に伴う1つの制限は、チップが薄い基板上に製作され得ないことである。
チップが形成される分厚い基板は、比較的厚く(少なくとも100μm程度、例えば直径200ミリメートル(mm)の基板の場合、725μm)、そうした厚さは、いくつかの用途には厚すぎてしまうことがある。
分厚い基板が適切でない、そうした用途の非限定的な例は次のとおりである。
発光ダイオード(LED)を含むチップの製作。このチップが上に形成される基板が厚すぎると、例えば基板が光の一部を吸収する際に、回路の光学的挙動に影響を及ぼす恐れがあるためである。
ある程度の機械的可撓性を有することが必要とされるチップの、硬くてもろい材料である単結晶シリコン・タイプの基板からの製作。したがって、必要とされる可撓性をこのチップに与えるには、基板は、使用される分厚い基板よりも薄くなければならない。
明らかに、上述されたタイプの分厚い基板の背面を、チップが上に形成される表面層の方へと薄くすることが可能である(基板の背面は、ここでは、チップを有する面である基板の「前面」とは反対の面として定義される)。
例として、前記薄化は、基板の背面の化学的エッチングによって、または前記背面を機械的にアタックすることによって実施されることができる。
しかし、許容可能な機械的強度を保持するため、基板はある程度(50μm程度)の厚さを保持しなければならないので、基板の薄化は必然的に制限される。
さらに、チップが薄い層を使用して形成されることが必要な、上述されたものなどの用途は、前記薄化の後も、アクセスすることが依然として難しい。
したがって、前記第1のタイプの既知の方法に関連する制限があることが分かる。
チップをスクライブすることには、問題(スクライブされた基板のはく離)が付随する恐れがあり、それがそうしたタイプの方法へさらなる制限をもたらすことにも留意されたい。
基板上にチップを製作する第2のタイプの方法も既知である。
この第2のタイプの方法では、以降のステップが実施される。
基板と一体化された半導体材料層上にチップを製作すること。
チップを有する前記層を基板から支持体へ移転させること。
所定の切断パターンに従って前記層を切断することによって、個々のチップを形成すること。
「移転」という用語は、本説明では、ドナー・ウエーハ(「トップ」と呼ぶことができる)とレシーバ・ウエーハ(receiver wafer)(「ベース」と呼ぶことができる)との間の接合と、接合後のトップ・ウエーハからの余分な材料の除去と、を示唆する作業として解釈されものであると規定される。
より正確には、「移転」を定義するために参照されるこの「接合」は、極めて粗さの少ない(一般に数オングストロームまたは、数十オングストローム程度の)、2つの表面間の分子付着に基づく接合である。
スマートカット(Smart−Cut(商標))法は、移転方法の一例である。
「所定のパターン」という用語が、所望の切断線を画定するように製作されたパターンを意味することも、言及しておくべきである。
したがって、チップが半導体材料層内に形成されてから、前記層が受取側の支持体へ移転される。
半導体材料層は、「薄い」、すなわち0.1μm〜10μm程度の厚さの層とすることができる。
所定のパターンは一般に、正方形または長方形の区画のグリッドに一致し、このグリッドの線がチップの境界を画定する。
切断は一般に、薄い層を、また任意選択でそれと同時に、その層が一体化された支持体もスクライブすることによって実施される。
この薄い層は、それ自体は既知のどんなタイプの技術を使用して支持体へ移転されてもよい。
特に前記移転は、支持体に移転されるべき薄い層と、この薄い層が始めに一体化されている基板との間に設けられた弱いゾーンを割ることによってなされ得ることが知られている。
この弱いゾーンは、上述のようにチップを製作する前に形成されてもよく、後でもよい。
チップ製作におけるいくつかのステップだけが、弱いゾーンを形成する前に実施され、チップを製作するための他のステップが、弱いゾーンを形成した後に実施されることも可能である。
この弱いゾーンは、スマートカット(Smart−Cut(登録商標))技術の場合と同様に、例えば、1つまたは複数の原子種および/またはイオン種を注入することによって製作されることができる。
この弱いゾーンは、弱いゾーンを画定する共通の境界面をもたらす2つの層(これらは広く「分離可能」基板と呼ばれる)の間の接合エネルギーを制御することによって得られることもでき、その場合には、層は、弱化された境界面の高さのところに応力(特に機械的な、かつ/または熱の)を印加することによって移転されることができる。
例えば、すなわち弱いゾーンは、基板の2つの層の間に多孔質のゾーンを製作することによって、またはその2つの層の間に可逆的接合をもたらすことによって形成されることができる。他の方法が想定されてもよい。
厚い基板を支持体上に移転させ、次いで移転された基板を、その背面で薄くする(BSOI(登録商標)またはBESOI(登録商標)タイプの技術)ことも知られているということも言及しておくべきである。これにより、支持体上に移転された薄い層がもたらされる。
薄い層とその層の回路とを支持体へ移転させた後、この層は切断されて、個々のチップが形成される。
こうしたタイプの既知の方法では、厚さが大幅に低減された層上にチップを製作することができる。
この方法では、チップが中に製作された基板の材料(薄い層の材料)とは異なる材料で、所望の性質と特定の特性とを有することができる材料製の支持体上に、チップが形成されることを可能にすることもできる。
しかし、スクライブに関する上述の欠点(特にはく離)は残る。
前記欠点は、厚さが薄い層をスクライブする際に、より顕著である。
本発明は、上述の第2のタイプの方法を完全なものにすることを目的とし、特にスクライブに関連する欠点を克服することを目的とする。
本発明の全体的な目的は、上述の既知の方法を改善することである。この点において、本発明は特定の利点を享受することが示される。
これらの目的を達成するために、第1の側面では、本発明は、各チップが少なくとも1つの回路を有する複数のチップを製作する方法であって、
基板と一体化された半導体材料層上に諸チップを製作するステップと、
前記諸チップを有する前記層を前記基板から支持体へ移転させるステップと、
所定の切断パターンに従って前記層を切断することにより個々の諸チップを形成するステップと、を連続して備え、
前記層を前記支持体に移転させることの前に、前記支持体に、前記切断パターンに一致する弱化パターンを形成することをも備えることを特徴とする方法を提供する。
この方法の非限定的ではあるが好ましい諸側面は、次のとおりである。
前記弱化パターンが、前記諸チップを受け取ることを意図された支持体領域を所望の相互関係に従って画定するように、前記支持体に配設される。
前記弱化パターンが、それぞれの諸チップを個々に受け取ることを意図された支持体領域を画定するように、前記支持体に配設される。
弱化パターンを形成することが、前記支持体の厚さの中にトレンチのネットワークをエッチングすることを含む。
エッチングが化学的エッチングである。
エッチングが機械的エッチングである。
エッチングが前記支持体の厚さの中を部分的にスクライブすることによるものである。
エッチングが前記支持体の異方性エッチングである。
前記異方性エッチングが、前記支持体に鋭い断面をもたらす。
前記支持体が、その両面のうち一方の面にだけ弱化パターンを含む。
弱化パターンを含む支持体面が、移転される層の側に配設される。
前記弱化パターンを含む前記支持体の前記面が、前記移転される層から見て外方に向く側に配設される。
層の切断中に、前記支持体も前記弱化パターンに従って切断される。
この方法は、諸チップを有する前記層を移転させることの前に、個々のタイルの間の境界が前記弱化パターンに一致する状態で個々のタイルを組み立てることによって、前記支持体を形成することを含む。
これらのタイルは、個々のタイルの間に配設される接着剤を使用して組み立てられ、この接着剤がこれらのタイル間の一時的な接合を確保する。
前記支持体はプラスチック、ガラス、ポリマー、または金属から形成される。
前記層は、諸チップを含む前記層を弱化パターンに従って破断させることによって切断される。
前記破断中に、諸チップを含む前記層だけが分断され、前記支持体は単一のまとまった要素として残る。
諸チップを含む層を切断することに関連して、これらのタイル間の前記一時的な接合が解かれる。
前記一時的な接合は、これらのタイル間に配設された前記接着剤を溶解することによって解かれる。
前記接着剤は、可逆性接着剤、ワックス、またはポリマーである。
前記破断中に、支持体と諸チップを含む前記層とが、同時に分断される。
前記複数のチップのうちの前記諸チップが、同時に製作される。
前記層の基板から支持体への前記移転は、スマートカット(Smart−Cut(登録商標))タイプの方法を使用して実行される。
前記層の基板から支持体への前記移転は、BSOI(登録商標)またはBESOI(登録商標)タイプの方法を使用して実行される。
第2の側面では、本発明は、チップを製作する上述したタイプの方法を実行するための支持体を製作する方法であって、この支持体が複数の個々のタイルを含み、それらのタイル間の境界が前記弱化パターンに一致することを特徴とする方法も提案する。
この方法の非限定的ではあるが好ましい諸側面は、次のとおりである。
前記弱化パターンが、支持体を選択的にアタックして少なくとも1つの面で前記支持体の前記厚さの中にトレンチのネットワークを製作することによって形成される
前記弱化パターンが、前記タイル間に一時的な接合をもたらす接着剤を配設することによって製作され、前記接合は層の切断中に解かれることを意図されたものである。
前記支持体は、それぞれが個々のタイルに対応する、平行に配設されたバーまたはワイヤを、接着剤を使用して組み立てて、前記組み立てられたバーまたはワイヤを、前記バーまたはワイヤの長手方向に実質的に垂直な平面内で切断することによって製作される。
前記バーまたはワイヤの断面は、チップの輪郭に実質的に一致する。
最後に、この第2の側面によれば、本発明は、支持体の光学的透明性、導電性、および/または熱伝導性の特性を得るために選択された材料で製作される支持体も含む。
この支持体の、好ましく非限定の側面は次のとおりである。
前記タイルの前記材料が光学的に透明である。
前記タイルの前記材料が電気絶縁性である。
前記タイルの前記材料が導電性である。
前記タイルの前記材料が熱伝導性である。
前記タイル材料の前記熱伝導率が、150ワット/メートル℃(W/m・℃)より大きい。
本発明の他の側面、目的、利点は、添付の図面を参照して行われる以降の説明から、より明らかとなる。
これらの添付図は、概略的に表したものであり、図面上の様々な要素(特に、層の厚さ、チップの数および間隔などについて)は原寸に比例しない。
図1は、本発明の文脈で使用されることのできる、支持体10の上面図である。
支持体10は、この支持体に移転されるべき、予め形成されたチップを有する層の表面に相当する表面を覆う。
支持体10は、シリコンなどの半導体材料から製作される。
支持体10を他の何らかの材料、例えばガラス、プラスチック、または所望の特性を有するポリマー、あるいは金属から製作することも可能である。
支持体の表面は、領域110を画定する複数の線100を有することに留意されたい。
これらの線100とこれらの領域110とは、支持体の同じ面(弱化された面と呼ばれる)上に配置される。
一変形形態では、支持体の両面上に、領域110を画定する線100と同じタイプの線を設けることが可能である。この場合、支持体の両面が「弱化」される。この実現性については以下にさらに説明される。
線100は、以下に説明されるように、支持体の弱い線、および/またはチップの切断を案内するための弱い線に一致する。
いずれにしても、線100は弱化パターンを形成し、このパターンの役割は以下で説明される。
より正確には、各領域110は、支持体上に移転されるべき半導体材料層の1つまたは複数のチップと一致するように画定される。
さらに、弱化パターンは、支持体に移転されるべき層内の前記チップ用の切断パターンに一致する。
線100は、支持体10上で、支持体の厚さの中にトレンチのネットワークをエッチングすることによって形成されることができる。
前記エッチングは特に、適切なマスクを使用して、支持体の線100に一致する部分だけを露出させたままにすることによって実施される、化学的エッチングとされることができる。
線100が製作されることを可能にする支持体は、機械的なタイプのエッチングによってエッチングされてもよい。
トレンチは、所望の切断パターンに従って、支持体の厚さの中を部分的にスクライブすることによって得られてもよい。
支持体の弱化された面は、チップが上に予め形成された移転される層と接触するための支持体面になることができることに留意されたい。
一変形形態では、支持体の弱化された面が、移転される層を受け取るための支持体の面とは反対の面になることも可能である。
上述のように、支持体の両面が弱化パターンに関連付けられることを確実にすることも可能である。この場合、これらの2つのパターンは、異なる寸法を有する領域110を画定するのに異なってもよく、かつ/または支持体の表面上に別々に位置決めされてもよい。
先に述べたように、弱い線100は、トレンチでよい。
それとは対照的に、これらの線は、支持体10の表面から突出した断面から構成されてもよい。
これらの線は、支持体の異方性エッチング(一定の結晶方向に促進されるアタックのため、一般にV字型の断面のトレンチを製作することのできるエッチング)によって形成されることができる。
支持体は、領域110に一致する異なる個々の要素から形成されてもよい。
図2aは、個々の領域110が、支持体を構成する上述されたものなどの材料のタイルである支持体10の、弱化された表面の一部を示す。
タイル110は、線100を構成する接着剤によって互いに接続される。
接着剤は、例えば、可逆性接着剤、ワックス、ポリマー、または溶解されることのできるどんな接着剤でもよい。
図2bは、図2aに示される支持体の一実施形態を示す。
この図では、それらの位置決めが領域110の所望の位置決めに一致するように互いに平行に配設されている複数のバーまたはワイヤ111が示されている。
各バーまたはワイヤ111の断面が、対応する領域110に所望の輪郭に一致する(ここに示されているものの場合、バーは正方形の断面である)。
バーまたはワイヤ111がこのようにして位置決めされた後、それらを互いに一体化させるために、それらの間に接着剤が導入される。
次いで、得られた組立体は、バーの軸に対して横方向の切断方向に切断される。
これにより、複数の「ウエーハ」がもたらされ、その各々が図1に概略的に示されたタイプの支持体に一致する。
本発明を実施する方式が、図3a〜図3cを参照して以下に説明される。
図3aは、複数のチップ200の回路がその表面領域内に形成された基板20を示す。前記回路は、これより前のチップ形成ステップ中に、同時に形成される。
チップは、基板20の表面上に、先に述べたように、基板20から得られた層を受け取るための支持体の領域110の配列に一致する所望の配列で配設される。
基板20から得られた層は、次いで支持体上に移転される。
この層は、本説明の意味において、「薄い」、すなわち0.1μm〜10μm程度の厚さの層となることができる。
基板20は、例えばシリコンから製作されることができる。
基板上にチップが形成された後、次いで前記基板が、基板20のチップ200に相互に関係付けるようにその領域110が配設された支持体10上に組み立てられる。
「組立て」の達成は、基板20と支持体10との間の密接な接触によってもたらされ、それにより前記2つの要素の間の機械的接合が確保される。
組立体は、特に接着接合によって製作されることもできる。
支持体の接触面および/または基板の接触面は、前記組立ての前にきれいにされることができる。
好ましい一実装形態では、支持体の各領域110は、基板20のチップ200に個々に一致する。この場合、各チップは、組立て中に支持体の領域110に面する。
支持体の領域110と基板20のチップまたはチップ群との間に、任意の所望のタイプの相互関係を設けることも可能である(いくつかのチップ群をいくつかの領域に割り当てることなど)。
基板20が支持体10と組み立てられている間、支持体10と接触させられる基板20の面が、チップ200を有する面である。
支持体10の弱化された面が基板20に面することも、基板20とは反対に向けられることもできることを思い出されたい。
こうして、図3bに示すような中間構造体が形成される(図では、支持体10はハッチ線で示されている)。
この図は、支持体の弱化された面の線100も概略的に示す(線100は、この場合、チップ200に個々に対応する領域を画定している)。
図3cから分かるように、次いで基板20の材料が除去され、それにより支持体10と接触している所望の厚さの層21だけが保持される。
例として、この厚さは、0.1μm〜数μm程度になることができる。
層21は、その厚さの中にチップ200を含む。
材料は、基板20の背面をアタックすることによって除去されることができる。
前記アタックは、化学的な、かつ/または機械的なアタックでよい。
前記材料の除去は、基板の厚さの中に予め形成された弱いゾーンのところで基板20を分離することによって実施することも可能である。
この場合、弱いゾーンは、支持体10と基板20とを一緒に組み立てる前に形成されていることが好ましい。
この弱いゾーンは特に、基板の厚さの中に1つまたは複数の原子種および/またはイオン種を注入することによって形成されることができる。本発明のこの実装形態では、スマートカット(Smart−Cut(登録商標))タイプの方法が使用される。
材料の除去を伴う他のどんなタイプの移転が想定されてもよい(例えば、基板20の多孔質の領域によってもたらされる弱いゾーンを有する分離可能なタイプの基板20の形成、あるいは基板20の2つの層の間の接合エネルギーを制御することによるもの、あるいはBSOI(登録商標)またはBESOI(登録商標)タイプの移転技術を使用することによるもの)。
本発明の一変形形態では、基板20と支持体10とを(例えば接合することによって)一緒に組み立てる前に、支持体10と接触させられる基板20の表面がマーキングされる。
前記「マーキング」は、所定の切断パターンに(部分的にまたは完全に)一致するパターンを使用して、基板20の表面をアタックすることに相当する。
マーキングは、基板表面を非常に薄くスクライブすることによって実施されることができる。前記スクライブは、極めて浅く、非常に薄いけがき線を製作することによって、基板表面の連続性を分断するためのものにすぎない。
前記マーキングはさらに、後段の切断中のはく離を防止する。
マーキングは、切断中にチップが分離されることも可能にし、そのことがチップを保護する一助となる。
支持体10とチップ200とを有する薄い層21を含む構造体がこのようにして形成されると、次いで前記チップはばらばらに切断される。
前記切断を実施するために、層21をスクライブする必要はない。
本発明では、切断は、層21を線100のところで単に破断することによって実現されることができ、それにより領域110が分離され(したがって、支持体の領域110とチップまたはチップ群とがどのように相互に関係付けられているかによって、様々なチップ200または様々なチップ群が関連付けられた層21の対応する領域が分離され)る。
前記破断は、層21上と層21が関連付けられた支持体10上とに同時に応力をかけることによって実現されることができる。
一例として、図4に概略的に示されるように、層21上で、層の表面に垂直な同じ方向に圧縮応力をかけ、支持体の線100のどちらの側(矢印F1)にも同じ方向に作用を及ぼすことが可能である。
この場合、層と支持体とは、前記線100のところ(矢印F2)で安定に保たれることができる。
したがって、曲げ応力が線100のところでかけられる。
この応力が、層21を線100のところで破断させる。
層21自体の表面上で、チップ200の間に弱い線を形成することも可能である。
破断中には、
支持体10の対応する領域は一体化したまま、様々なチップ200を切断して分離させるために、層21のみを分断すること、または、
チップを切り離すために層21だけを分断するのではなく、支持体自体も分断し、したがって様々な領域110を分離することが可能である。
上述の第1の場合には、層21が破断されている間に、支持体が分断せずに変形することができるように、支持体がある程度の可撓性を有することを確実にすることが有利となり得る。
特にそうした可撓性は、図2aと図2bとに示されるような異なる支持体領域110の間で、接着剤の機械的性質を用いて実現されることができる。この場合、接着剤は、領域110を一体化した状態に保ちながら、これらの領域の間である程度の変形を可能にするものが選択される。
そうした場合には、
所望の相互関係に従って領域110に個々に関連付けられた複数のチップを得るために、支持体の領域110を第2の段階で分離すること、または、
支持体の一部分に関連付けられていない単体のチップを得るために、支持体からチップを実質的に分離することが可能である。例えば、チップと支持体とのこうした分離は、層21と支持体10との間の境界面で、接合を分断することによって実現されることができる(すなわち、接合は可逆的な方式で形成されたものである)。
上述の第2の場合には、図2aに示されるように、支持体が異なるタイルによって形成されることも可能である。タイル間の接着剤は、この場合、
破断応力の下で分断される、または、
破断中に(例えば接着剤を溶解することによって)除去されることができる。
いずれにしても、第2の場合には、接着剤は領域110を一時的に接合するにすぎない。
この方法の最後に、(チップと支持体の領域110とがどのように相互に関係付けられているかによって)複数の分離した個々のチップ200(またはチップ群)が得られる。
支持体の材料を、支持体が所望の特性を有するように選択することが可能である。
前記材料が、光学的に透明であることも可能である(例えば、水晶またはガラスの支持体)。
導電体を材料として選択することも可能であり(すなわち、抵抗率が一般に1オーム・平方センチメートル(Ω・cm)未満の材料、例えば銅などの材料が使用されることができる)、またはそれとは対照的に、絶縁体を選択することも可能である(すなわち、一般に1Ω・cmより大きい抵抗率を有する、例えばガラスやプラスチックなどの材料が使用されることができる)。
同じように、材料として熱導体(例えば銅、ダイヤモンドなど)、または絶縁体(例えばガラスまたはプラスチックなど)を選択することも可能である。
伝導性材料の場合には、熱伝導率がシリコンの伝導率に一致する値である150W/m・℃より大きな材料が一般に使用される。
本発明の文脈で使用されることができる、支持体を示す概略図である。 本発明の一実装形態において使用されることができる、支持体の表面を示す部分概略図である。 図2aの支持体などの支持体を製作するための、可能な製作ステップを示す図である。 本発明の文脈で使用されることができる、1つのステップを示す概略図である。 本発明の文脈で使用されることができる、別のステップを示す概略図である。 本発明の文脈で使用されることができる、別のステップを示す概略図である。 チップを有する層と関連付けられた支持体との、1つの弱化パターンの線のところでの破断を示す概略図である。

Claims (22)

  1. 各チップが少なくとも1つの回路を有する複数のチップを製作する方法であって、
    基板と一体化された半導体材料層上に諸チップを製作するステップと、
    個々のタイル間の境界が、弱化パターンに一致する支持体上の複数の線を画定する状態で個々のタイルを組み立てることにより、支持体を形成するステップと、
    前記基板の前記諸チップを有する面が前記支持体と接触させられるように前記基板を前記支持体と組み立てるステップと、
    前記基板の材料を除去することにより、前記諸チップを有する前記層を前記基板から前記支持体へ移転させるステップと、
    前記弱化パターンに一致する所定の切断パターンに従って前記諸チップを有する前記層を切断することにより個々の諸チップを形成するステップと、を連続して備え、
    前記切断は、前記諸チップを有する前記層を前記弱化パターンの線で単に破断することにより実現されることを特徴とする方法。
  2. 前記弱化パターンが、前記諸チップを受け取ることを意図された支持体領域を所望の相互関係に従って画定するように前記支持体に配設されることを特徴とする、請求項1に記載の方法。
  3. 前記弱化パターンが、前記それぞれの諸チップを個々に受け取ることを意図された支持体領域を画定するように、前記支持体に配設されることを特徴とする、請求項2に記載の方法。
  4. 前記支持体が、その両面のうち一方の面にだけ弱化パターンを含むことを特徴とする、請求項1からのいずれか一項に記載の方法。
  5. 前記弱化パターンを含む前記支持体の前記面が、前記移転される層に面する側に配設されることを特徴とする、請求項に記載の方法。
  6. 前記弱化パターンを含む前記支持体の前記面が、前記移転される層から見て外方に向く側に配設されることを特徴とする、請求項に記載の方法。
  7. 前記層の切断中に、前記支持体も前記弱化パターンに従って切断されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  8. 前記タイルが、前記個々のタイルの間に配設される接着剤を使用して組み立てられ、前記接着剤が前記タイル間の一時的な接合を確保することを特徴とする、請求項1から7のいずれか一項に記載の方法。
  9. 前記支持体が、プラスチック、ガラス、ポリマー、または金属から形成されることを特徴とする、請求項1からのいずれか一項に記載の方法。
  10. 前記破断中に、前記諸チップを含む前記層だけが前記接着剤の機械的性質を用いた曲げ応力により分断され、前記支持体が単一のまとまった要素として残ることを特徴とする、請求項1から9のいずれか一項に記載の方法。
  11. 前記諸チップを含む前記層切断中に、前記タイル間の前記一時的な接合が解かれ、これにより前記タイルが分離することを特徴とする、請求項との組み合わせにおける請求項10に記載の方法。
  12. 前記一時的な接合が、前記タイル間に配設された前記接着剤を溶解することによって解かれることを特徴とする、請求項11に記載の方法。
  13. 前記接着剤が可逆性接着剤、ワックス、またはポリマーであることを特徴とする、請求項11または12に記載の方法。
  14. 前記破断中に、前記支持体と前記チップを含む前記層とが同時に分断されることを特徴とする、請求項10に記載の方法。
  15. 前記複数のチップのうちの前記諸チップが同時に製作されることを特徴とする、請求項1から14のいずれか一項に記載の方法。
  16. 前記支持体が、それぞれが個々のタイルに対応する、平行に配設されたバーまたはワイヤを、接着剤を使用して組み立てて、前記組み立てられたバーまたはワイヤを、前記バーまたはワイヤの長手方向に実質的に垂直な平面内で切断することによって製作されることを特徴とする、請求項1から15のいずれか一項に記載の方法。
  17. 前記バーまたはワイヤの断面が、前記諸チップの輪郭に実質的に一致することを特徴とする、請求項16に記載の方法。
  18. 前記タイルの材料が、光学的に透明であることを特徴とする、請求項から17のいずれか一項に記載の方法
  19. 前記タイルの材料が、電気絶縁性であることを特徴とする、請求項から17のいずれか一項に記載の方法
  20. 前記タイルの材料が導電性であることを特徴とする、請求項から17のいずれか一項に記載の方法
  21. 前記タイルの材料が熱伝導性であることを特徴とする、請求項から17のいずれか一項に記載の方法
  22. 前記タイル材料の前記熱伝導率が、150W/m・℃よりも大きいことを特徴とする、請求項21に記載の方法
JP2007510073A 2004-04-27 2005-04-25 チップおよび関連する支持体を製作する方法 Active JP4782107B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0404437A FR2869455B1 (fr) 2004-04-27 2004-04-27 Procede de fabrication de puces et support associe
FR0404437 2004-04-27
PCT/FR2005/001021 WO2005106948A1 (fr) 2004-04-27 2005-04-25 Procede de fabrication de puces et support associe

Publications (2)

Publication Number Publication Date
JP2007535158A JP2007535158A (ja) 2007-11-29
JP4782107B2 true JP4782107B2 (ja) 2011-09-28

Family

ID=34945110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510073A Active JP4782107B2 (ja) 2004-04-27 2005-04-25 チップおよび関連する支持体を製作する方法

Country Status (7)

Country Link
US (1) US7544586B2 (ja)
EP (1) EP1756864B9 (ja)
JP (1) JP4782107B2 (ja)
KR (1) KR100836289B1 (ja)
CN (1) CN1947240A (ja)
FR (1) FR2869455B1 (ja)
WO (1) WO2005106948A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808082B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Structure and method for dual surface orientations for CMOS transistors
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
DE102008038342B4 (de) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
JP5127669B2 (ja) * 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
KR101267534B1 (ko) * 2009-10-30 2013-05-23 엘지디스플레이 주식회사 유기전계발광소자의 제조방법
CN103137140A (zh) * 2011-11-24 2013-06-05 新科实业有限公司 光源芯片、热促进磁头及其制造方法
FR3058830B1 (fr) * 2016-11-14 2018-11-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation collective d’une pluralite de puces optoelectroniques
IL254078A0 (en) 2017-08-21 2017-09-28 Advanced Vision Tech A V T Ltd Method and system for creating images for testing
FR3087936B1 (fr) * 2018-10-24 2022-07-15 Aledia Dispositif electronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029280A (ja) * 1973-07-20 1975-03-25
JPS61267342A (ja) * 1985-05-21 1986-11-26 Fujikura Ltd 半導体チツプの製造方法
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Soi基板の製造方法
JP2000298818A (ja) * 1999-04-12 2000-10-24 Tdk Corp 多面付素子の加工方法およびスライダの加工方法
JP2000299379A (ja) * 1999-04-13 2000-10-24 Tadatomo Suga 半導体装置及びその製造方法
JP2001203174A (ja) * 2000-01-20 2001-07-27 Denso Corp 接合基板の切断方法及び接合基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848172A (ja) 1981-09-18 1983-03-22 Fujitsu Ltd 多言語間翻訳装置
JPS59172740A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 半導体ウエ−ハの分割方法
JPS60108745A (ja) 1983-11-18 1985-06-14 Ngk Insulators Ltd 電気化学的装置
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JP2001345289A (ja) * 2000-05-31 2001-12-14 Nec Corp 半導体装置の製造方法
US6933212B1 (en) * 2004-01-13 2005-08-23 National Semiconductor Corporation Apparatus and method for dicing semiconductor wafers
KR20110122869A (ko) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ic칩 및 그 제조방법
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029280A (ja) * 1973-07-20 1975-03-25
JPS61267342A (ja) * 1985-05-21 1986-11-26 Fujikura Ltd 半導体チツプの製造方法
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Soi基板の製造方法
JP2000298818A (ja) * 1999-04-12 2000-10-24 Tdk Corp 多面付素子の加工方法およびスライダの加工方法
JP2000299379A (ja) * 1999-04-13 2000-10-24 Tadatomo Suga 半導体装置及びその製造方法
JP2001203174A (ja) * 2000-01-20 2001-07-27 Denso Corp 接合基板の切断方法及び接合基板

Also Published As

Publication number Publication date
KR100836289B1 (ko) 2008-06-09
EP1756864B9 (fr) 2013-02-13
FR2869455A1 (fr) 2005-10-28
EP1756864A1 (fr) 2007-02-28
US20050236700A1 (en) 2005-10-27
US7544586B2 (en) 2009-06-09
FR2869455B1 (fr) 2006-07-14
EP1756864B1 (fr) 2012-08-01
CN1947240A (zh) 2007-04-11
KR20070004056A (ko) 2007-01-05
WO2005106948A1 (fr) 2005-11-10
JP2007535158A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
JP4782107B2 (ja) チップおよび関連する支持体を製作する方法
US6798052B2 (en) Fexible electronic device
KR101148052B1 (ko) 기판의 준비 및 어셈블링 방법
KR102087754B1 (ko) Led들 또는 태양 전지들의 구조들을 제조하는 방법
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
CN113826235B (zh) 用于制造具有承载基底的显示器的方法、根据该方法制造的承载基底和确定用于柔性的显示器的覆盖玻璃
CN108701652B (zh) 复合晶片,半导体器件,电子部件和制造半导体器件的方法
US9287468B2 (en) LED submount with integrated interconnects
JP3900741B2 (ja) Soiウェーハの製造方法
JP2009516929A (ja) ガラス絶縁体上の大面積半導体
KR20040040404A (ko) 패키징된 집적회로 및 그 제조 방법
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
JP2005167024A (ja) 半導体装置及びその製造方法
CN103907175B (zh) 通过使用有槽的衬底的低翘曲晶片结合
KR20040097899A (ko) 반도체 장치의 제조 방법
US4197631A (en) Method of manufacturing semiconductor components
JP2016004799A (ja) 貼り合わせウェーハ形成方法
JP6341554B2 (ja) 半導体装置の製造方法
US9412899B2 (en) Method of stress induced cleaving of semiconductor devices
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2007500436A (ja) 耐化学処理保護層を有する積層構造体の製造法
JP2010166371A (ja) 圧電デバイスの製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2002022993A (ja) 光導波路デバイスの製造方法
KR100510963B1 (ko) 반도체 디바이스 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4782107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250