KR20180097522A - 고체 촬상 소자 및 전자 장치 - Google Patents

고체 촬상 소자 및 전자 장치

Info

Publication number
KR20180097522A
KR20180097522A KR1020187014322A KR20187014322A KR20180097522A KR 20180097522 A KR20180097522 A KR 20180097522A KR 1020187014322 A KR1020187014322 A KR 1020187014322A KR 20187014322 A KR20187014322 A KR 20187014322A KR 20180097522 A KR20180097522 A KR 20180097522A
Authority
KR
South Korea
Prior art keywords
pixel
junction
substrate
circuit
logic
Prior art date
Application number
KR1020187014322A
Other languages
English (en)
Other versions
KR102615344B1 (ko
Inventor
야스노리 츠쿠다
켄이치 타카미야
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180097522A publication Critical patent/KR20180097522A/ko
Application granted granted Critical
Publication of KR102615344B1 publication Critical patent/KR102615344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Abstract

화소 소자 회로를 포함하는 화소 기판과, 상기 화소 소자 회로로부터 출력 신호 전압을 수신하도록 구성된 판독 회로를 포함하는 논리 기판과, 상기 화소 기판과 논리 기판 사이에 도전성 재료가 배치되고, 상기 도전성 재료는 상기 논리 기판에서 상기 화소 기판에 적어도 하나의 기준 전압을 전달하도록 구성되며, 상기 도전성 재료는 Cu-Cu 접합부를 포함하는 촬상 장치.

Description

고체 촬상 소자 및 전자 장치
본 개시는, 고체 촬상 소자 및 전자 장치에 관한 것으로, 특히, 복수의 기판을 적층하여 구성하도록 한 고체 촬상 소자 및 전자 장치에 관한 것이다.
(관련 출원에 대한 상호 참조)
본 출원은 2015 년 12 월 21 일자로 출원 된 일본 우선권 특허 출원 JP 2015-248480의 이익을 주장하며, 그 전체 내용은 본원에 참고로 인용된다.
종래, 고체 촬상 소자의 구성으로서, PD(포토다이오드) 등의 광전변환 소자를 포함하는 화소가 종횡으로 배치되어 있는 화소 기판과, 화소 신호가 되는 전기 신호를 화소 기판부터 판독하여 AD 변환을 행하는 회로 등이 탑재되어 있는 논리 기판을 적층하는 구성이 알려져 있다(예를 들면, 특허 문헌 1 참조).
적층된 화소 기판과 논리 기판은, 양 기판에 형성되어 있는 도전성 재료로 이루어지는 마이크로 범프끼리를 접촉시키거나, 양 기판을 관통하는 TCV(실리콘 관통 전극)를 형성하거나 함에 의해 전기적으로 접속되어 있고, 마이크로 범프나 TCV를 통하여 화소 신호 등이 통신된다.
특허 문헌 1 : 일본 특개2012-244331호 공보
적층하는 기판 사이의 전기적인 접속에 마이크로 범프를 이용한 경우, 그 단면적(예를 들면, 15×15㎛ 정도)이 넓기 때문에, 기판을 차지하는 마이크로 범프의 면적이 커져서, 화소의 미세화나 고체 촬상 소자의 소형화의 방해가 되어 버린다. 또한, 적층하는 기판 사이의 거리가 마이크로 범프의 분만큼 비어 버리기 때문에, 기판 사이의 용량 결합이 약하게 되어 버려, 적층한 기판의 배선을 디커플링 용량으로서 이용하는 경우의 효과가 감소한다.
적층하는 기판 사이의 전기적인 접속에 TCV를 이용한 경우, TCV의 배치는, 그 구조상, PD 등 광전변환 소자가 배치되지 않는 위치로 한정되어 버리기 때문에, 기생저항을 무시할 수가 없어서, 접속되어 있는 양 기판을 동일 노드로 간주할 수가 없을 일이 있다.
본 개시는 이와 같은 상황을 감안하여 이루어진 것으로, 복수의 기판을 적층하는데 즈음하여, 면적 절약, 또한, 기생저항을 생기게 하는 일 없이 기판 사이의 전기적인 접속을 확립할 수 있도록 하는 것이다.
한 실시예에서, 화소 소자 회로를 포함하는 화소 기판과, 상기 화소 소자 회로로부터 출력 신호 전압을 수신하도록 구성된 판독 회로를 포함하는 논리 기판과, 상기 화소 기판과 논리 기판 사이에 도전성 재료가 배치되고, 상기 도전성 재료는 상기 논리 기판에서 상기 화소 기판에 적어도 하나의 기준 전압을 전달하도록 구성되며, 상기 도전성 재료는 Cu-Cu 접합부를 포함하는 촬상 장치.
본 개시의 제1 및 제2의 측면에 의하면, 복수의 기판을 적층하는데 즈음하여, 면적 절약, 또한, 기생저항을 생기게 하는 일 없이 기판 사이의 전기적인 접속을 확립할 수 있다.
도 1은 본 개시를 적용한 고체 촬상 소자의 상면도.
도 2는 고체 촬상 소자의 제1의 구성례를 도시하는 회로도.
도 3은 고체 촬상 소자의 제2의 구성례를 도시하는 회로도.
도 4는 고체 촬상 소자의 제3의 구성례를 도시하는 회로도.
도 5는 Cu-Cu 접합부의 접속례를 도시하는 도면.
도 6은 본 개시를 적용한 전자 장치의 사용례를 도시하는 도면.
이하, 본 개시를 실시하기 위한 최선의 형태(이하, 실시의 형태라고 칭한다)에 관해, 도면을 참조하면서 상세히 설명한다.
<본 개시의 실시의 형태인 고체 촬상 소자의 구성례>
도 1은, 본 개시의 실시의 형태인 고체 촬상 소자의 구성례를 도시하는 상면도이다.
이 고체 촬상 소자는, 화소 기판(10)과 논리 기판(30)이 적층되어 구성되어 있고, 양 기판은, 각각의 최상층에 배치되어 있는 배선용 메탈(예를 들면, Cu)끼리 접속된 Cu-Cu 접합부(20)에 의해 전기적인 접속이 확립되어 있다. Cu-Cu 접합부(20)가 차지하는 면적(예를 들면, 2×2㎛ 정도)은, 마이크로 범프에 필요로 하는 면적(예를 들면, 15×15㎛ 정도)에 비교하여 좁은 것이 된다.
또한, 화소 기판(10)과 논리 기판(30) 각각의 최상층이 배치되어 있는 배선용 메탈은 Cu로 한정되지 않고, 예를 들면 Au 등의 도전성 재료가 사용되고 있는 일이 있다. 그 경우, Cu-Cu 접합부(20) 대신에 Au-Au 접합부를 형성하면 좋다.
화소 기판(10)에는, N×M화소로 이루어지는 복수의 화소 블록(11)이 배치되어 있다. 논리 기판(30)에는, 화소 기판(10)의 각 화소 블록(11)에 대응하여, 화소 블록(11)의 N×M화소로부터의 화소 신호를 판독하여 소정의 처리를 행하는 하나의 판독 회로(33)(도 2) 등이 배치되어 있다.
<고체 촬상 소자의 제1의 구성례>
도 2는, 그 고체 촬상 소자의 제1의 구성례를 도시하는 회로도이다. 단, 동 도면의 화소 기판(10)은, 1화소분의 회로 구성만 나타내고 있고, 논리 회로(30)는, 화소 기판(10)의 화소 블록(11)에 대응하는 회로 구성을 나타내고 있다.
화소 기판(10)에는, 1화소분의 회로 구성으로서, PD(11), TG 트랜지스터(12), FD(플로팅 디퓨전)(13), AMP 트랜지스터(14), SEL 트랜지스터(15), 및 RST 트랜지스터(16)가 형성되어 있다.
PD(11)는, 광전변환 소자의 한 예이고, 광전변환에 의해 입사광에 응한 전하를 발생, 축적한다. PD(11)는, 그 애노드가 VSS(그라운드 배선)(22)에 접속되고, 그 캐소드가 TG 트랜지스터(12)의 소스에 접속되어 있다. 여기서, VSS(22)는, 동작(動作) 상태에서 양 기판의 외부로부터 전압을 인가하고, 평균적으로 전류가 유출되는 배선을 가리키는 것으로 한다.
TG 트랜지스터(12)는, PD(11)에 축적된 전하를 FD(플로팅 디퓨전)(13)에 전송하기 위한 트랜지스터이다. TG 트랜지스터(12)는, 그 소스가 PD(11)의 캐소드에 접속되고, 그 드레인이 FD(13)를 통하여, AMP 트랜지스터(14)의 게이트에 접속되어 있다. FD(13)는, PD(11)로부터 전송된 전하를 전압으로 변환한다.
AMP 트랜지스터(14)는, FD(13)의 전압을 입력으로 하여, 화소 기판(10)의 소스 폴로워로서 작용하는 트랜지스터이다. AMP 트랜지스터(14)는, 그 게이트가 FD(13)에 접속되고, 그 드레인이 VDD(전원 배선)(21)에 접속되어 있다. 또한, AMP 트랜지스터(14)의 소스는, SEL 트랜지스터(15)의 드레인에 접속되어 있다. 여기서, VDD(21)는, 동작 상태에서 양 기판의 외부로부터 전압을 인가하여 평균적으로 전류가 유입하는 배선을 가리키는 것으로 한다.
SEL 트랜지스터(15)는, VSL(수직 신호선)(23)에 대한 전기 신호(전압)의 출력을 선택하기 위한 트랜지스터이다. SEL 트랜지스터(15)의 소스는, VSL(23)에 접속되어 있다.
RST 트랜지스터(16)는, FD(13)에 축적된 전하(전압(전위))를 리셋하기 위한 트랜지스터이다. RST 트랜지스터(16)는, 그 드레인이 VDD(21)에 접속되고, 그 소스가 FD(13)에 접속되어 있다.
한편, 논리 기판(30)에는, 트랜지스터(31), VSL 구동용 전류 전원(32), 및 판독 회로(33)가 형성되어 있다.
트랜지스터(31)는, 논리 기판(30)의 소스 폴로워이고, VSL(23)의 전위의 지나친 하강을 막는 클램프 회로로서 동작한다. 이하, 클램프 회로(31)라고도 칭한다.
판독 회로(33)는, Cu-Cu 접합부(20-4)의 바로 아래에 배치되어 VSL(23)에 접속되어 있고, 화소 기판(10)으로부터 화소 신호로서도 전기 신호를 판독하여 AD 변환을 행하고, 그 결과를 후단에 출력한다.
화소 기판(10)과 논리 기판(30)의 양 기판 사이의 VDD(21)는 Cu-Cu 접합부(20-1)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSS(22)는 Cu-Cu 접합부(20-2 및 20-3)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSL(23)은 Cu-Cu 접합부(20-4)를 통하여 접속되어 있다.
Cu-Cu 접합부(20-4)의 주위는, 양 기판 사이의 VSS(22)를 접속하는 Cu-Cu 접합부(20-2 및 20-3)에 의해 둘러싸여 있기 때문에, 양 기판 사이에서 VSL(23)은, VSS(22)에 의해 실드되어 있다고 간주할 수 있다. 또한, 도시는 생략하지만, Cu-Cu 접합부(20-4)의 주위를, 양 기판 사이의 VDD(21)를 접속하는 복수의 Cu-Cu 접합부(20-1)에 의해 둘러쌈에 의해, 양 기판 사이에서의 VSL(23)을, VDD(21)에 의해 실드하도록 하여도 좋다.
화소 기판(10)에서의 VSS(22)의 일부와, 논리 기판(30)에서의 VDD(21)의 일부는, Cu-Cu 접합부(20) 부근을 병주하고 있는 것으로 한다. 또는, 도시는 생략하지만, VDD(21) 또는 VSS(22)의 적어도 일방은, 양 기판에서 서로 직교하는 방향으로 배선되어 있도록 하여도 좋다.
<고체 촬상 소자의 제1의 구성례의 작용>
그 제1의 구성례에서는, FD(13)에 의해 전하로부터 변환된 전위가 극단적으로 큰 경우, VSL(23)이 허용할 수 없는 급격한 전압 강하가 발생할 수 있다. 그리고, 이것을 막기 위해 논리 기판(30)의 소스 폴로워(클램프 회로(31))가 동작하면, 화소 기판(10)의 소스 폴로워(AMP 트랜지스터(14))가 전류 공급하지 않음에 의해 전압이 저하되어, 역으로 논리 기판(30)의 전압 강하가 증가하여 버리게 된다. 이와 같은 상태가 되면, VSL(23)에 접속하여 있는 판독 회로(33)가 전압 강하의 영향을 받아, 본래 출력하여야 할 AD 변환 결과에 대해 오차가 있는 AD 변환 결과를 출력하여 버리게 된다.
단, 그 제1의 구성례에서는, 판독 회로(33)의 상방에 배치되어 있는 Cu-Cu 접합부(20-4)가, 기판 사이의 전압 변동을 높은 주파수 특성으로 평균화하는 작용을 발생시키기 때문에, 전압 강하량의 변화에 의한 판독 회로(33)의 출력에 오차가 생기는 것을 억제할 수 있다.
양 기판 사이에서의 VSL(23)이 VSS(22)에 의해 실드되어 있음에 의해, VSL(23)은, 인접하는 VSL이나 근접하여 있는 다른 신호선부터의 용량을 통하여 결합에 의한 상호 간섭을 막을 수 있다.
화소 기판(10)에서의 VSS(22)의 일부와, 논리 기판(30)에서의 VDD(21)의 일부가 Cu-Cu 접합부(20) 부근을 병주하고 있음에 의해, 양 기판 사이에서 병주하는 VSS(22)와 VDD(21) 사이의 기생 용량으로 구성된 디커플링 용량(35)의 주파수 특성을 고주파까지 양호하게 유지할 수 있다. 이에 의해, 양 기판의 전원 노이즈 체제를 향상시킬 수 있다.
양 기판 사이의 VDD(21)를 Cu-Cu 접합부(20-1)에 의해 접속하기 때문에, 화소 기판(10)측의 배선폭이 충분하지 않아도, 다층 배선이 용이한 논리 기판(30)측에 다층 배선을 배치하면, 저임피던스로 필요한 전류를 공급하는 것이 가능해진다.
<고체 촬상 소자의 제2의 구성례>
도 3은, 그 고체 촬상 소자의 제2의 구성례를 도시하는 회로도이다. 단, 동 도면의 화소 기판(10)은, 1화소분의 회로 구성만 나타내고 있고, 논리 회로(30)는, 화소 기판(10)의 화소 블록(11)에 대응하는 회로 구성을 나타내고 있다. 또한, 도 2에 도시된 제1의 구성례와 공통되는 구성 요소에 관해서는, 동일한 부호를 붙이고 있어서, 그 설명은 적절히 생략한다.
제2의 구성례에서의 화소 기판(10)에는, 1화소분의 회로 구성으로서, PD(11), TG 트랜지스터(12), FD(13), AMP 트랜지스터(14), SEL 트랜지스터(15), 및 RST 트랜지스터(16)가 형성되어 있다.
TG 트랜지스터(12)의 게이트에는 화소 제어 배선(42)이 접속되어 있다.
한편, 논리 기판(30)에는, VSL 구동용 전류 전원(32), 판독 회로(33) 및 임의 기능 회로(41)가 형성되어 있다.
임의 기능 회로(41)는, 화소 제어 배선(42)이 접속되어 있고, 예를 들면, 각 화소의 노광 타이밍을 제어하는 화소 제어 신호를 생성하고, 화소 제어 배선(42)을 통하여 TG 트랜지스터(12)의 게이트에 공급할 수 있다.
화소 기판(10)과 논리 기판(30)의 양 기판 사이의 VDD(21)는 Cu-Cu 접합부(20-1)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSS(22)는 Cu-Cu 접합부(20-2 및 20-3)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSL(23)은 Cu-Cu 접합부(20-4)를 통하여 접속되어 있다. 또한, 양 기판 사이의 화소 제어 배선(42)은 Cu-Cu 접합부(20-5)를 통하여 접속되어 있다.
<고체 촬상 소자의 제2의 구성례의 작용>
화소 기판(10)상의 회로와 논리 기판(30)상의 회로의 동작에 동시성이 요구되는 경우, 화소 제어 배선(42)에 생길 수 있는 기생 RC의 편차에 의한 화소 제어 신호의 도달 지연이나 오차가 문제가 될 수 있다. 제2의 구성례의 경우, 비공통된 배선 부분이 짧기 때문에 지연 오차를 무시할 수 있어서, 동시성 등의 타이밍 제약이 요구되는 동작이 가능해진다.
제2의 구성례에서는, 논리 기판(30)측의 다층 배선을 통하여 화소 제어 신호를 화소 블록(11)마다 공급하면, 복잡한 화소 제어가 가능해진다.
양 기판 사이에서의 VSL(23)이 VSS(22)에 의해 실드되어 있음에 의해, VSL(23)은, 인접하는 VSL이나 근접하여 있는 다른 신호선부터의 용량을 통하여 결합에 의한 상호 간섭을 막을 수 있다.
화소 기판(10)에서의 VSS(22)의 일부와, 논리 기판(30)에서의 VDD(21)의 일부가 Cu-Cu 접합부(20) 부근을 병주하고 있음에 의해, 양 기판 사이에서 병주하는 VSS(22)와 VDD(21) 사이의 기생 용량으로 구성된 디커플링 용량(35)의 주파수 특성을 고주파까지 양호하게 유지할 수 있다. 이에 의해, 양 기판의 전원 노이즈 체제를 향상시킬 수 있다.
양 기판 사이의 VDD(21)를 Cu-Cu 접합부(20-1)에 의해 접속하기 때문에, 화소 기판(10)측의 배선폭이 충분하지 않아도, 다층 배선이 용이한 논리 기판(30)측에 다층 배선을 배치하면, 저임피던스로 필요한 전류를 공급하는 것이 가능해진다.
<고체 촬상 소자의 제3의 구성례>
도 4는, 그 고체 촬상 소자의 제3의 구성례를 도시하는 회로도이다. 단, 동 도면의 화소 기판(10)은, 1화소분의 회로 구성만 나타내고 있고, 논리 회로(30)는, 화소 기판(10)의 화소 블록(11)에 대응하는 회로 구성을 나타내고 있다. 또한, 도 2에 도시된 제1의 구성례와 공통되는 구성 요소에 관해서는, 동일한 부호를 붙이고 있어서, 그 설명은 적절히 생략한다.
제3의 구성례에서의 화소 기판(10)에는, 1화소분의 회로 구성으로서, PD(11), TG 트랜지스터(12), FD(13), AMP 트랜지스터(14), SEL 트랜지스터(15), 및 RST 트랜지스터(16)가 형성되어 있다.
제2의 구성례에서의 RST 트랜지스터(16)는, 그 드레인이 FD 초기화 전압 배선(52)에 접속되고, 그 소스가 FD(13)에 접속되어 있다.
한편, 논리 기판(30)에는, VSL 구동용 전류 전원(32), 판독 회로(33), 및 임의 DC전압 생성 회로(51)가 형성되어 있다.
임의 DC전압 생성 회로(51)는, FD 초기화 전압 배선(52)에 접속되어 있고, 임의의 FD 초기화 전압을 RST 트랜지스터(16)의 드레인에 공급한다.
화소 기판(10)과 논리 기판(30)의 양 기판 사이의 VDD(21)는 Cu-Cu 접합부(20-1)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSS(22)는 Cu-Cu 접합부(20-2 및 20-3)를 통하여 접속되어 있다. 또한, 양 기판 사이의 VSL(23)은 Cu-Cu 접합부(20-4)를 통하여 접속되어 있다. 또한, 양 기판 사이의 FD 초기화 전압 배선(52)은 Cu-Cu 접합부(20-6)를 통하여 접속되어 있다.
<고체 촬상 소자의 제3의 구성례의 작용>
그 제3의 구성례에서는, 논리 기판(30)의 임의 DC전압 생성 회로(51)가, 화소 블록(11)마다의 특성 편차에 응한 FD 초기화 전압을 생성할 수 있다. 이에 의해, 화소 블록(11)마다의 특성 편차를 상쇄할 수 있고, 판독시의 화소 사이에서의 촬상 특성 편차를 억제할 수 있다. 또한, 논리 기판(30)은, 화소 기판(10)과 비교하여 사용 가능 소자의 제약이 적기 때문에, 보다 복잡한 제어를 행하는 회로를 형성할 수도 있다.
양 기판 사이에서의 VSL(23)이 VSS(22)에 의해 실드되어 있음에 의해, VSL(23)은, 인접하는 VSL이나 근접하여 있는 다른 신호선부터의 용량을 통하여 결합에 의한 상호 간섭을 막을 수 있다.
화소 기판(10)에서의 VSS(22)의 일부와, 논리 기판(30)에서의 VDD(21)의 일부가 Cu-Cu 접합부(20) 부근을 병주하고 있음에 의해, 양 기판 사이에서 병주하는 VSS(22)와 VDD(21) 사이의 기생 용량으로 구성된 디커플링 용량(35)의 주파수 특성을 고주파까지 양호하게 유지할 수 있다. 이에 의해, 양 기판의 전원 노이즈 체제를 향상시킬 수 있다.
양 기판 사이의 VDD(21)를 Cu-Cu 접합부(20-1)에 의해 접속하기 때문에, 화소 기판(10)측의 배선폭이 충분하지 않아도, 다층 배선이 용이한 논리 기판(30)측에 다층 배선을 배치하면, 저임피던스로 필요한 전류를 공급하는 것이 가능해진다.
< Cu-Cu 접합부(20)의 접합례>
다음에, 도 5는, 화소 기판(10)과 논리 기판(30)의 양 기판 사이에서 VDD(21), VSS(22), VSL(23), 화소 제어 배선(42), 또는 FD 초기화 전압 배선(52) 등의 배선을 접속하는 Cu-Cu 접합부(20)의 접합례를 도시하고 있다.
도 5의 A는, 양 기판의 최상층 메탈(본 실시의 형태의 경우, Cu)끼리 1:1로 접합되어 있는 경우를 도시하고 있다. 도 5의 B는, 양 기판의 최상층 메탈이 복수(지금의 경우, 3):1로 접합되어 있는 경우를 도시하고 있다. 또한, 화소 기판(10)의 접합부위의 수가 1, 논리 기판(30)의 접합부위의 수가 복수라도 좋다. 도 5의 C는, 양 기판의 최상층 메탈이 복수:복수(지금의 경우, 3:2)로 접합되어 있는 경우를 도시하고 있다. 또한, 양 기판 각각의 접합부위의 수가 같은 값의 복수(예를 들면, 3:3)라도 좋다.
Cu-Cu 접합부(20)의 접합은, 도 5의 A 내지 도 5의 C의 어느 접합례를 채용하여도 좋다. 또한, 동일 기판 내에 도 5의 A 내지 도 5의 C의 접합례가 혼재하여도 좋다.
<변형례>
도시는 생략하지만, 상술한 고체 촬상 소자의 제1 내지 제3의 구성례는, 임의로 조합하는 것이 가능하다.
또한, 본 개시의 적용은, 고체 촬상 소자로 한하지 않고, 복수의 기판을 적층하고, 기판 사이를 전기적으로 접속할 필요가 있는 전자 부품이나 전자 장치에 적용할 수 있다.
<고체 촬상 소자의 사용례>
도 6은, 본 실시의 형태인 고체 촬상 소자를 사용하는 사용례를 도시하는 도면이다.
그 고체 촬상 소자는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하고, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영한 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 본 개시의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
본 개시는 이하와 같은 구성도 취할 수 있다.
촬상 장치는 화소 소자 회로를 포함하는 화소 기판과, 상기 화소 소자 회로로부터 출력 신호 전압을 수신하도록 구성된 판독 회로를 포함하는 논리 기판과, 상기 화소 기판과 논리 기판 사이에 도전성 재료가 배치되고, 상기 도전성 재료는 상기 논리 기판에서 상기 화소 기판에 적어도 하나의 기준 전압을 전달하도록 구성되며, 상기 도전성 재료는 Cu-Cu 접합부를 포함한다.
- Cu-Cu 접합부는 제1 기준 전압을 전달하도록 구성된 제1 Cu-Cu 접합 소자 및 화소 기판으로부터 논리 기판으로 출력 신호 전압을 전달하도록 구성된 제2 Cu-Cu 접합 소자를 포함한다.
- Cu-Cu 접합부는 제2 기준 전압을 전달하도록 구성된 제3 Cu-Cu 접합 소자를 포함한다.
- Cu-Cu 접합부는 상기 제2 기준 전압을 전달하는 제4 Cu-Cu 접합 소자를 더 포함하고, 상기 제2 Cu-Cu 접합 소자는 상기 제3 Cu-Cu 접합 소자와 상기 제4 Cu-Cu 접합 소자 사이에 배치된다.
- 제2 Cu-Cu 접합 소자는 AD 변환기에 결합되고, 상기 AD 변환기의 일부는 화소 소자 회로의 일부와 중첩된다.
- 판독 회로는 제2 Cu-Cu 접합 소자 아래에 배치된다.
- Cu-Cu 접합부는 제5 Cu-Cu 접합 소자를 포함하며, 상기 논리 기판은 상기 제5 Cu-Cu 접합 소자를 통해 상기 화소 소자 회로의 전송 트랜지스터의 게이트에 화소 구동 전압을 제공하도록 구성된 화소 구동 회로를 더 포함한다.
- 화소 구동 회로는 화소 소자 회로에 적어도 하나의 화소의 노광 타이밍을 제어하기 위해 화소 구동 전압을 제공하도록 구성된다.
- Cu-Cu 접합부는 제6 Cu-Cu 접합 소자를 포함하며, 논리 기판은 제6 Cu-Cu 접합 소자를 통해 화소 소자 회로의 리셋 트랜지스터의 게이트에 리셋 전압을 제공하도록 구성된 리셋 전압 발생 회로를 더 포함한다.
- Cu-Cu 접합부는 15㎛ x 15㎛ 이하의 영역으로 형성된다.
- Cu-Cu 접합부는 개략 2㎛ × 2㎛의 영역으로 형성된다.
- Cu-Cu 접합부는 상기 화소 기판이 논리 기판에 N : M의 비율로 접합하도록 구성되며, 여기서 N은 상기 화소 기판에 전기적으로 연결된 접합 수이고, M은 상기 논리 기판에 전기적으로 연결된 접합 수이다.
- 한 예로, N = 1 및 M = 1이다. 다른 예로, N = 1 및 M> 1이다. 다른 예로, N> 1 및 M> 1이다.
- 논리 기판은 화소 소자 회로로부터의 출력 신호 전압을 수신하도록 구성된 수직 신호선 및 수직 신호선 상의 전압을 제어하도록 구성된 클램프 회로를 더 포함한다.
- 도전성 재료는 Au-Au 접합부를 포함한다.
- 도전성 재료의 제1 부분은 화소 기판으로부터 논리 기판으로 전압을 전달하도록 구성되고, 상기 도전성 재료의 제2 부분은 논리 기판으로부터 화소 기판으로 전압을 전달하도록 구성된다.
- 화소 기판은 화소 기판의 하면 근처에 형성된 제1 배선층을 포함하고, 논리 기판은 논리 기판의 상부 표면 근처에 형성된 제2 배선층을 포함 하며, 도전성 재료는 전기적으로 상기 제1 배선층 및 상기 제2 배선층의 적어도 일부를 접속한다.
- 화소 소자 회로는 복수의 N × M 화소 블록들을 포함하며, 상기 도전성 재료는 복수의 접합 포인트를 포함하고, 각각의 논리 포인트는 적어도 하나의 기준 전압을 논리 기판으로부터 복수의 N × M 화소 블록들로 배열된다.
(1) 광전변환 소자를 포함하는 복수의 화소가 종횡으로 배치되어 있는 화소 기판과,
상기 화소 기판에 적층되고, 상기 화소 기판부터 화소 신호가 되는 전기 신호를 판독하여 소정의 처리를 행하는 논리 기판과,
상기 화소 기판과 상기 논리 기판 각각의 최상층 메탈이 접합된, 상기 화소 기판과 상기 논리 기판을 전기적으로 접속하는 접합부를 구비하고,
상기 화소 기판은, 소정 수의 화소마다 화소 블록으로 구분되어 있고,
상기 접합부는, 상기 화소 블록과 상기 화소 블록에 대응하는 상기 논리 기판의 영역의 사이에서, 전원 배선을 접속하는 제1의 접합점 또는 그라운드 배선을 접속하는 제2의 접합점의 적어도 일방을 갖는 고체 촬상 소자.
(2) 상기 접합부는, 또한, 상기 화소 블록과 상기 화소 블록에 대응하는 상기 논리 기판의 영역의 사이에서 소정의 신호 배선을 접속하는 하나 또는 복수의 제3의 접합점을 갖는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 접합부에서의 상기 소정의 신호 배선은, 상기 전원 배선 또는 상기 그라운드 배선의 적어도 일방에 의해 실드되어 있는 상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 제1 내지 제3의 접합점은, 상기 화소 기판과 상기 논리 기판 각각의 최상층 메탈이 1:1, 1:복수, 복수:1, 또는 복수:복수의 접점으로 접합되어 있는 상기 (1)부터 (3)의 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 최상층 메탈은, Cu인 상기 (1)부터 (4)의 어느 하나에 기재된 고체 촬상 소자.
(6) 상기 화소 기판에서의 상기 전원 배선 또는 상기 그라운드 배선의 일방과, 상기 논리 기판에서의 상기 전원 배선 또는 상기 그라운드 배선의 타방은, 부분적으로 병주하도록 배치되어 있는 상기 (1)부터 (5)의 어느 하나에 기재된 고체 촬상 소자.
(7) 상기 논리 기판은, 상기 소정의 신호 배선으로서의 수직 신호선을 통하여, 상기 화소 기판부터 화소 신호가 되는 전기 신호를 판독하여 AD 변환을 행하는 판독부를 포함하는 상기 (2)부터 (6)의 어느 하나에 기재된 고체 촬상 소자.
(8) 상기 논리 기판에는, 상기 화소 기판의 상기 화소 블록마다 하나의 상기 판독부가 형성되어 있는 상기 (7)에 기재된 고체 촬상 소자.
(9) 상기 논리 기판은, 상기 광전변환 소자의 전하의 전송 타이밍을 제어하는 화소 제어 신호를 생성하고, 생성한 상기 화소 제어 신호를 화소 제어 배선을 통하여 상기 화소 기판에 출력하는 화소 제어부를 포함하고,
상기 접합부는, 또한, 상기 화소 블록과 상기 화소 블록에 대응하는 상기 논리 기판의 영역의 사이에서 상기 화소 제어 배선을 접속하는 제4의 접합점을 갖는 상기 (1)부터 (8)의 어느 하나에 기재된 고체 촬상 소자.
(10) 상기 논리 기판은, 상기 화소 기판상의 FD를 초기화하기 위한 FD 초기화 전압을 생성하고,
생성한 FD 초기화 전압을 FD 초기화 전압 배선을 통하여 상기 화소 기판에 출력하는 전압 생성부를 포함하고,
상기 접합부는, 또한, 상기 화소 블록과 상기 화소 블록에 대응하는 상기 논리 기판의 영역의 사이에서 상기 FD 초기화 전압 배선을 접속하는 제5의 접합점을 갖는 상기 (1)부터 (9)의 어느 하나에 기재된 고체 촬상 소자.
(11) 고체 촬상 소자가 탑재되어 있는 전자 장치에서,
상기 고체 촬상 소자는, 광전변환 소자를 포함하는 복수의 화소가 종횡으로 배치되어 있는 화소 기판과,
상기 화소 기판에 적층되고, 상기 화소 기판부터 화소 신호가 되는 전기 신호를 판독하여 소정의 처리를 행하는 논리 기판과,
상기 화소 기판과 상기 논리 기판 각각의 최상층 메탈이 접합된, 상기 화소 기판과 상기 논리 기판을 전기적으로 접속하는 접합부를 구비하고,
상기 화소 기판은, 소정 수의 화소마다 화소 블록으로 구분되어 있고,
상기 접합부는, 상기 화소 블록과 상기 화소 블록에 대응하는 상기 논리 기판의 영역의 사이에서, 전원 배선을 접속하는 제1의 접합점 또는 그라운드 배선을 접속하는 제2의 접합점의 적어도 일방을 갖는 전자 장치.
10 : 화소 기판 11 : 화소 블록
20 : Cu-Cu 접합부 30 : 논리 기판
21 : VDD 22 : VSS
23 : VSL 31 : 클램프 회로
33 : 판독 회로 41 : 임의 기능 블록 회로
42 : 화소 제어 배선 51 : 임의 DC전압 회로
52 : FD 초기화 전압 배선

Claims (20)

  1. 화소 소자 회로를 포함하는 화소 기판과,
    상기 화소 소자 회로로부터 출력 신호 전압을 수신하도록 구성된 판독 회로를 포함하는 논리 기판과,
    상기 화소 기판과 논리 기판 사이에 도전성 재료가 배치되고,
    상기 도전성 재료는 상기 논리 기판에서 상기 화소 기판에 적어도 하나의 기준 전압을 전달하도록 구성되며, 상기 도전성 재료는 Cu-Cu 접합부를 포함하는 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서,
    상기 Cu-Cu 접합부는 제1 기준 전압을 전달하도록 구성된 제1 Cu-Cu 접합 소자 및 화소 기판으로부터 논리 기판으로 출력 신호 전압을 전달하도록 구성된 제2 Cu-Cu 접합 소자를 포함하는 것을 특징으로 하는 촬상 장치.
  3. 제2항에 있어서,
    Cu-Cu 접합부는 제2 기준 전압을 전달하도록 구성된 제3 Cu-Cu 접합 소자를 포함하는 것을 특징으로 하는 촬상 장치.
  4. 제3항에 있어서,
    상기 Cu-Cu 접합부는 상기 제2 기준 전압을 전달하는 제4 Cu-Cu 접합 소자를 더 포함하고, 상기 제2 Cu-Cu 접합 소자는 상기 제3 Cu-Cu 접합 소자와 상기 제4 Cu-Cu 접합 소자 사이에 배치되는 것을 특징으로 하는 촬상 장치.
  5. 제2항에 있어서,
    상기 제2 Cu-Cu 접합 소자는 AD 변환기에 결합되고, 상기 AD 변환기의 일부는 화소 소자 회로의 일부와 중첩되는 것을 특징으로 하는 촬상 장치.
  6. 제2항에 있어서,
    상기 판독 회로는 제2 Cu-Cu 접합 소자 아래에 배치되는 것을 특징으로 하는 촬상 장치.
  7. 제2항에 있어서,
    상기 Cu-Cu 접합부는 제5 Cu-Cu 접합 소자를 포함하며, 상기 논리 기판은 상기 제5 Cu-Cu 접합 소자를 통해 상기 화소 소자 회로의 전송 트랜지스터의 게이트에 화소 구동 전압을 제공하도록 구성된 화소 구동 회로를 더 포함하는 것을 특징으로 하는 촬상 장치.
  8. 제7항에 있어서,
    상기 화소 구동 회로는 화소 소자 회로에 적어도 하나의 화소의 노광 타이밍을 제어하기 위해 화소 구동 전압을 제공하도록 구성되는 것을 특징으로 하는 촬상 장치.
  9. 제2항에 있어서,
    상기 Cu-Cu 접합부는 제6 Cu-Cu 접합 소자를 포함하며, 상기 논리 기판은 제6 Cu-Cu 접합 소자를 통해 화소 소자 회로의 리셋 트랜지스터의 게이트에 리셋 전압을 제공하도록 구성된 리셋 전압 발생 회로를 더 포함하는 것을 특징으로 하는 촬상 장치.
  10. 제1항에 있어서,
    상기 Cu-Cu 접합부는 15㎛ x 15㎛ 이하의 영역으로 형성되는 것을 특징으로 하는 촬상 장치.
  11. 제10항에 있어서,
    상기 Cu-Cu 접합부는 개략 2㎛ × 2㎛의 영역으로 형성되는 것을 특징으로 하는 촬상 장치.
  12. 제1항에 있어서,
    상기 Cu-Cu 접합부는 상기 화소 기판이 논리 기판에 N : M의 비율로 접합하도록 구성되며, 여기서 N은 상기 화소 기판에 전기적으로 연결된 접합 수이고, M은 상기 논리 기판에 전기적으로 연결된 접합 수인 것을 특징으로 하는 촬상 장치.
  13. 제12항에 있어서,
    상기 N = 1 및 M = 1인 것을 특징으로 하는 촬상 장치.
  14. 제12항에 있어서,
    상기 N = 1 및 M> 1인 것을 특징으로 하는 촬상 장치.
  15. 제12항에 있어서,
    상기 N> 1 및 M> 1 인 것을 특징으로 하는 촬상 장치.
  16. 제1항에 있어서,
    상기 논리 기판은 화소 소자 회로로부터의 출력 신호 전압을 수신하도록 구성된 수직 신호선 및 수직 신호선 상의 전압을 제어하도록 구성된 클램프 회로를 더 포함하는 것을 특징으로 하는 촬상 장치.
  17. 제1항에 있어서,
    상기 도전성 재료는 Au-Au 접합부를 포함하는 것을 특징으로 하는 촬상 장치.
  18. 제1항에 있어서,
    상기 도전성 재료의 제1 부분은 화소 기판으로부터 논리 기판으로 전압을 전달하도록 구성되고, 상기 도전성 재료의 제2 부분은 논리 기판으로부터 화소 기판으로 전압을 전달하도록 구성되는 것을 특징으로 하는 촬상 장치.
  19. 제1항에 있어서,
    상기 화소 기판은 화소 기판의 하면 근처에 형성된 제1 배선층을 포함하고,
    상기 논리 기판은 논리 기판의 상부 표면 근처에 형성된 제2 배선층을 포함 하며, 상기 도전성 재료는 전기적으로 상기 제1 배선층 및 상기 제2 배선층의 적어도 일부를 접속하는 것을 특징으로 하는 촬상 장치.
  20. 제1항에 있어서,
    상기 화소 소자 회로는 복수의 N × M 화소 블록들을 포함하며,
    상기 도전성 재료는 복수의 접합 포인트를 포함하고, 각각의 논리 포인트는 적어도 하나의 기준 전압을 논리 기판으로부터 복수의 N × M 화소 블록들로 배열하는 것을 특징으로 하는 촬상 장치.
KR1020187014322A 2015-12-21 2016-12-08 고체 촬상 소자 및 전자 장치 KR102615344B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015248480A JP2017117828A (ja) 2015-12-21 2015-12-21 固体撮像素子および電子装置
JPJP-P-2015-248480 2015-12-21
PCT/JP2016/086466 WO2017110482A1 (en) 2015-12-21 2016-12-08 Solid-state image pickup element and electronic device

Publications (2)

Publication Number Publication Date
KR20180097522A true KR20180097522A (ko) 2018-08-31
KR102615344B1 KR102615344B1 (ko) 2023-12-20

Family

ID=57796897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187014322A KR102615344B1 (ko) 2015-12-21 2016-12-08 고체 촬상 소자 및 전자 장치

Country Status (6)

Country Link
US (1) US10917602B2 (ko)
JP (1) JP2017117828A (ko)
KR (1) KR102615344B1 (ko)
CN (1) CN108370426B (ko)
TW (1) TWI740850B (ko)
WO (1) WO2017110482A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856983B2 (ja) 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
JP2018081946A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7353729B2 (ja) * 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
JP7039310B2 (ja) * 2018-02-09 2022-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP7046678B2 (ja) 2018-03-30 2022-04-04 キヤノン株式会社 半導体装置、機器
WO2020044871A1 (ja) 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体試験装置、および、半導体装置の試験方法
WO2020100806A1 (en) 2018-11-16 2020-05-22 Sony Semiconductor Solutions Corporation Imaging device
JP7452962B2 (ja) 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6986046B2 (ja) * 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器
JP7345301B2 (ja) * 2019-07-18 2023-09-15 キヤノン株式会社 光電変換装置および機器
CN114467295A (zh) * 2019-09-30 2022-05-10 株式会社尼康 拍摄元件及拍摄装置
JP7384211B2 (ja) * 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置
JP2022130037A (ja) 2021-02-25 2022-09-06 キヤノン株式会社 光電変換装置及び機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2012244331A (ja) 2011-05-18 2012-12-10 Olympus Corp 固体撮像装置、撮像装置および信号読み出し方法
US20130092820A1 (en) * 2011-10-18 2013-04-18 Olympus Corporation Solid-state imaging device and imaging device
US20130334638A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Backside Illuminated Image Sensors
KR20140008983A (ko) * 2012-07-12 2014-01-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이미지 센서 패키징을 위한 방법 및 장치
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JP3517614B2 (ja) * 1998-12-25 2004-04-12 株式会社東芝 固体撮像装置
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
KR100574891B1 (ko) * 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
US7499684B2 (en) 2003-09-19 2009-03-03 Ipr Licensing, Inc. Master-slave local oscillator porting between radio integrated circuits
JP5709418B2 (ja) * 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP5633323B2 (ja) * 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
JP2014011417A (ja) * 2012-07-03 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP2015060909A (ja) * 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
JP2015211259A (ja) * 2014-04-24 2015-11-24 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2012244331A (ja) 2011-05-18 2012-12-10 Olympus Corp 固体撮像装置、撮像装置および信号読み出し方法
US20130092820A1 (en) * 2011-10-18 2013-04-18 Olympus Corporation Solid-state imaging device and imaging device
US20130334638A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Backside Illuminated Image Sensors
KR20140008983A (ko) * 2012-07-12 2014-01-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이미지 센서 패키징을 위한 방법 및 장치
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子

Also Published As

Publication number Publication date
TW201733096A (zh) 2017-09-16
US20180376093A1 (en) 2018-12-27
CN108370426A (zh) 2018-08-03
TWI740850B (zh) 2021-10-01
CN108370426B (zh) 2021-01-19
KR102615344B1 (ko) 2023-12-20
US10917602B2 (en) 2021-02-09
WO2017110482A1 (en) 2017-06-29
JP2017117828A (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
KR20180097522A (ko) 고체 촬상 소자 및 전자 장치
US10999545B2 (en) Solid-state image sensor, imaging device, and electronic device
KR102550830B1 (ko) 고체 촬상 장치 및 그 제조 방법 및 전자 기기
KR20230129591A (ko) 고체 촬상 소자, 촬상 장치 및 전자 기기
JP6856974B2 (ja) 固体撮像素子および電子機器
US9123621B2 (en) Solid-state image sensor, method of manufacturing the same, and camera with plural substrates
US9635228B2 (en) Image sensors with interconnects in cover layer
JPWO2017061273A1 (ja) 撮像装置、製造方法
US20230154962A1 (en) Solid-state image-capturing device, semiconductor apparatus, electronic apparatus, and manufacturing method
JP2021052210A (ja) 半導体装置、固体撮像装置、撮像装置、および電子機器
US9368535B2 (en) Imaging systems with flip chip ball grid arrays
US11171170B2 (en) Image sensor package with flexible printed circuits
CN107408567B (zh) 固态图像捕获元件与电子设备
JP2020141397A (ja) 半導体装置および機器
WO2021065561A1 (ja) 固体撮像素子および電子機器
KR102510117B1 (ko) 고체 촬상 장치 및 전자 기기
JP2013197333A (ja) 固体撮像装置、カメラ、および電子機器
CN114503266A (zh) 拍摄元件及拍摄装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right