JP2013197333A - 固体撮像装置、カメラ、および電子機器 - Google Patents

Abstract

【課題】簡便な構造によってＦＤアンプにおける変換効率を高めることが可能な固体撮像装置を提供する。
【解決手段】光電変換部の信号電荷を読み出すために半導体基板３上に設けられた水平出力ゲートＨＯＧと、これ隣接して半導体基板３の表面層に設けられたフローティングディフュージョンＦＤと、これ隣接して半導体基板３の上部に配置されたリセットゲートＲＧと、半導体基板３の上部に配置されたアンプゲートＡＧと両脇の半導体基板３の表面層に設けられたソース２１ｓ／ドレイン２１ｄを有するアンプトランジスタＡＴｒと、アンプゲートＡＧとフローティングディフュージョンＦＤとを接続するゲート配線１７と、ソース２１ｓに接続されると共に、ゲート配線１７脇においてフローティングディフュージョンＦＤの上部を覆う状態に延設されたソース電極２３ｓとを備えた固体撮像装置１-1である。
【選択図】図２

Description

本技術は、固体撮像装置、カメラ、および電子機器に関し、特にはソースフォロア回路を有する固体撮像装置、これを用いたカメラおよび電子機器に関する。

ＣＣＤ型の固体撮像装置は、光電変換部に蓄積された信号電荷を読み出して転送するためのＣＣＤ電荷転送部を備えている。ＣＣＤ電荷転送部の出力端側には、出力ゲートを介してフローティングディフュージョンが配置され、このフローティングディフュージョンに隣接してリセットゲート、リセットドレインがこの順に配置されている。またフローティングディフュージョンには、ソースフォロア回路を構成するアンプトランジスタのゲート電極（アンプゲート）が接続され、フローティングディフュージョンアンプ（ＦＤアンプ）を構成している。

このような構成の固体撮像装置においては、出力ゲートの駆動によってＣＣＤ電荷転送部からフローティングディフュージョンに信号電荷が読み出される。またフローティングディフュージョンの信号電荷は、リセットゲートの駆動によってリセットドレインから排出される。そして、信号電荷を排出した後のフローティングディフュージョンの電圧を基準電圧とし、ＣＣＤ電荷転送部から信号電荷を読み出した後のフローティングディフュージョンの信号電圧との差を取ることで、正確な信号電圧を得ている。この信号電圧は、フローティングディフュージョンに読み出された信号電荷量に比例する一方、フローティングディフュージョンの容量に反比例する。このため、ＦＤアンプにおいて信号電荷に対する信号電圧の変換効率を高めるためには、フローティングディフュージョンの容量を小さくすれば良い。

そこで、例えば下記特許文献１には、転送されてきた電荷を信号電圧に変換する電荷検出部（すなわちフローティングディフュージョンに相当する）を有する構成において、電荷検出部を構成する導電性層と、これを覆う絶縁膜との間に中空領域を介在させる構成が開示されている。このような構成によれば、電荷検出部の容量増加による出力低下を防止できるとしている。また例えば下記特許文献２には、フローティングディフュージョン領域に接続される信号出力回路を構成するトランジスタのゲート電極の一部が、半導体基板との間に空間部を有する構成が開示されている。このような構成によれば、フローティングディフュージョン領域に寄生する寄生容量を低減することができ、変換効率を高めることができるとしている。

特開２０１１−１６６０３３号公報 特開２０１１−１８７７５１号公報

しかしながら、特許文献１，２に開示された構成では、中空領域や空間部を形成するための製造工程が複雑になるだけではなく、製造の過程において基板に加わるストレスによりダメージを受け易いため、所望の構造を形成することが非常に困難である。

そこで本発明は、簡便な構造によってＦＤアンプにおける変換効率を高めることが可能な固体撮像装置を提供すること、およびこの固体撮像装置を用いたカメラおよび電子機器を提供することを目的とする。

このような目的を達成するための本技術の固体撮像装置は、半導体基板に配列された光電変換部と、光電変換部の信号電荷を読み出すために半導体基板上に設けられた出力ゲートと、出力ゲートに隣接して半導体基板の表面層に設けられたフローティングディフュージョンと、フローティングディフュージョンに隣接して半導体基板の上部に配置されたリセットゲートとを備えている。また、半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、アンプゲートとフローティングディフュージョンとを接続するゲート配線とを備えている。さらに、アンプトランジスタのソースに接続されると共に、ゲート配線脇においてフローティングディフュージョンの上部を覆う状態に延設されたソース電極を備えている。

このような構成の固体撮像装置では、フローティングディフュージョンの上部を覆う状態に延設されたソース電極によって、フローティングディフュージョンに接続されたゲート配線に寄生する容量を構成する電界が遮断される。これにより、フローティングディフュージョンの寄生容量を低減することができる。

また本技術のもう一つの固体撮像装置は、半導体基板に配列された光電変換部と、光電変換部の信号電荷を読み出すために半導体基板上に設けられた出力ゲートと、出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンとを備えている。またフローティングディフュージョンに接続された状態で半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタを備えている。さらに、アンプゲートに近接して前記半導体基板の表面側に配置された不純物領域と、アンプトランジスタのソースに接続されると共に不純物領域の上部に延設されたソース電極とを備えている。

このような構成のもう一つの固体撮像装置では、不純物領域の上部に配置延設されたソース電極によって、アンプゲートと不純物領域との間に寄生する容量を構成する電界が遮断される。これにより、アンプゲートに接続されたフローティングディフュージョンの寄生容量を低減することができる。

また本技術は、以上の固体撮像装置を備えたカメラまたは電子機器でもある。

以上説明した様に本技術の固体撮像装置によれば、中空部を設けることのない簡便な構造でありながらも、フローティングディフュージョンの寄生容量を低下させてＦＤアンプにおける変換効率を高めることが可能になる。この結果、固体撮像装置の小型化および高集積化を達成することが可能になる。またこの固体撮像装置を用いることにより、カメラおよび電子機器の小型化および高機能化を図ることが可能になる。

本技術が適用される固体撮像装置の一例を示す概略構成図である。 第１実施形態の固体撮像装置の要部の構成を示す平面図である。 第１実施形態の固体撮像装置の要部の構成を示す断面図である。 第1実施形態の変形例１の構成を示す断面図である。 第1実施形態の変形例２の構成を示す平面図である。 第1実施形態の変形例２の構成を示す断面図である。 第２実施形態の固体撮像装置の要部の構成を示す平面図である。 第２実施形態の固体撮像装置の要部の構成を示す断面図である。 第３実施形態の固体撮像装置の要部の構成を示す平面図である。 第３実施形態の固体撮像装置の要部の構成を示す断面図である。 第４実施形態の固体撮像装置の要部の構成を示す平面図である。 第４実施形態の固体撮像装置の要部の構成を示す断面図である。 第５実施形態のカメラおよび電子機器の構成図である。

以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．固体撮像装置の概略構成例
２．第１実施形態（アンプトランジスタのソース電極をリセットゲート側に延設した構成例）
３．変形例１（アンプトランジスタのソース電極の一部を凹部内に設けた構成例）
４．変形例２（アンプトランジスタのソース電極を２層構造とした例）
５．第２実施形態（アンプトランジスタのソース電極を水平出力ゲート側に延設した構成例）
６．第３実施形態（アンプトランジスタのソース電極をリセットゲート側および水平出力ゲート側に延設した構成例）
７．第４実施形態（アンプゲートに近接する不純物領域上にアンプトランジスタのソース電極を延設した構成例）
８．第５実施形態（固体撮像装置を用いたカメラおよび電子機器の例）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。

≪１．固体撮像装置の概略構成例≫
図１に、本技術の固体撮像装置の一例としてＣＣＤ型の固体撮像装置の概略構成を示す。

この図に示す固体撮像装置１は、例えば単結晶シリコンからなる半導体基板３の一主面側に撮像領域５を有している。撮像領域５内には、不純物領域で構成された複数の光電変換部７が、規則的に二次元配列されている。またこの撮像領域５には、第１の方向（例えば垂直方向）に配列された光電変換部７に沿って、不純物領域で構成された複数の垂直転送路９が設けられている。また各垂直転送路９の出力端側において撮像領域５に隣接する位置には、不純物領域で構成された水平転送路１１が各垂直転送路９に接合された状態で設けられている。これらの垂直転送路９および水平転送路１１の上部には、ここでの図示を省略した複数の転送電極が配置され、垂直電荷転送部と水平電荷転送部とが構成されている。

さらに水平転送路１１の出力端側には、水平転送路１１側から順に、水平出力ゲートＨＯＧ、フローティングディフュージョンＦＤ、リセットゲートＲＧ、リセットドレインＲＤが設けられている。このうち、フローティングディフュージョンＦＤ、リセットゲートＲＧ、およびリセットドレインＲＤで、リセットトランジスタＲＴｒが構成されている。また、フローティングディフュージョンＦＤには、アンプトランジスタＡＴｒのゲート電極（以下アンプゲートと記す）が接続されている。このアンプトランジスタＡＴｒは、ソースフォロア回路を構成するトランジスタである。

以上のような構成のＣＣＤ型の固体撮像装置においては、水平転送路１１から先の出力端側の構成に特徴があり、以下各実施形態においては各固体撮像装置の出力端側の特徴的な構成を詳細に説明する。

≪２．第１実施形態≫
（アンプトランジスタのソース電極をリセットゲート側に延設した構成例）
図２は、第１実施形態の固体撮像装置１-1の要部の構成を示す平面図であり、図１における水平転送路１１の先の出力端側を拡大した平面図に相当する。また図３は、図２におけるＡ−Ｂ断面に相当する断面図である。

これらの図に示すように、第１実施形態の固体撮像装置１-1の出力端側には、水平転送路１１を有する水平電荷転送部１５側から順に、水平出力ゲートＨＯＧ、フローティングディフュージョンＦＤ、リセットゲートＲＧ、リセットドレインＲＤが設けられている。これらのフローティングディフュージョンＦＤ、リセットゲートＲＧ、およびリセットドレインＲＤによって、リセットトランジスタＲＴｒが構成されている。

またこの出力端側には、ソースフォロア回路を構成するアンプトランジスタＡＴｒが設けられている（平面図参照）。このアンプトランジスタＡＴｒのアンプゲートＡＧとフローティングディフュージョンＦＤとは、ゲート配線１７によって接続され、ＦＤアンプを構成している。

そして特に第１実施形態の固体撮像装置１-1における出力端は、アンプトランジスタＡＴｒのソース２１ｓに接続されたソース電極２３ｓが、リセットゲートＲＧ側においてフローティングディフュージョンＦＤの上部にまで延設されているところが特徴的である。

以下、このような特徴部を含む固体撮像装置１-1の出力端側の構成を、水平電荷転送部１５、水平出力ゲートＨＯＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＴｒ、アンプトランジスタＡＴｒ、ゲート配線１７、およびソース電極２３ｓの順に説明する。

＜水平電荷転送部１５＞
水平電荷転送部１５は、例えばｐ型の半導体基板３の表面側に設けたｎ型の不純物領域（以下、ｎ型不純物領域）１１ａとして構成された水平転送路１１を備えており、この上部にゲート絶縁膜を介して多結晶シリコンで構成された転送電極１３（断面図に図示）が配列されている。水平転送路１１を構成するｎ型不純物領域１１ａは、水平転送路１１から出力端側にさらに延設して設けられている。また、水平電荷転送部１５に設けられた各転送電極１３は、上述した垂直電荷転送部の出力側の最終段を構成する転送電極も兼ねている。これにより、図１で示した光電変換部で光電変換された信号電荷は、転送電極１３のスイッチング動作によって、上述した垂直電荷転送部の垂直転送路に転送され、さらに水平電荷転送部１５の水平転送路１１の出力端側にまで転送される。

＜水平出力ゲートＨＯＧ＞
水平出力ゲートＨＯＧは、水平電荷転送部１５に隣接する状態で設けられている。この水平出力ゲートＨＯＧは、転送電極１３の最終段を構成する電極でもあり、多結晶シリコンで構成されている。このような水平出力ゲートＨＯＧは、ゲート絶縁膜を介して半導体基板３上に設けられ、水平転送路１１から延設されたｎ型不純物領域１１ａ上を横切る状態で配置されている。この水平出力ゲートＨＯＧには、水平出力電圧が印加される。

＜フローティングディフュージョンＦＤ＞
フローティングディフュージョンＦＤは、水平出力ゲートＨＯＧに隣接する状態で設けられた不純物領域であり、水平転送路１１から延設されたｎ型不純物領域１１ａ内の表面側に設けられた高濃度のｎ型領域として構成されている。このフローティングディフュージョンＦＤには、水平出力ゲートＨＯＧへの水平出力電圧の印加によって、水平転送路１１の出力端側にまで転送された信号電荷が読み出される。

＜リセットトランジスタＲＴｒ＞
リセットトランジスタＲＴｒは、フローティングディフュージョンＦＤをソースとし、これに隣接して半導体基板３上に設けられたリセットゲートＲＧ、およびリセットゲートＲＧに隣接して設けられたリセットドレインＲＤを備えている。リセットゲートＲＧは、フローティングディフュージョンＦＤに隣接する状態で設けられている。このリセットゲートＲＧは、半導体基板３上にゲート絶縁膜を介して設けられた多結晶シリコンで構成されており、水平転送路１１から延設されたｎ型不純物領域１１ａ上を横切る状態で配置されている。リセットドレインＲＤは、リセットゲートＲＧに隣接する状態で設けられた不純物領域であり、水平転送路１１から延設されたｎ型不純物領域１１ａ内の表面側に設けられた高濃度のｎ型領域として構成されている。このリセットドレインＲＤには、電極１９が接続されており、リセットドレイン電圧が印加される構成となっている。

以上のようなリセットトランジスタＲＴｒは、リセットゲートＲＧにリセット電圧を印加することでオン状態となる。これにより、フローティングディフュージョンＦＤの電圧がリセットドレイン電圧にリセットされ、信号電荷はリセットドレインＲＤに吸収される。

＜アンプトランジスタＡＴｒ＞
アンプトランジスタＡＴｒ（平面図参照）は、アンプゲートＡＧと、アンプゲートＡＧの両脇に設けられたソース２１ｓ／ドレイン２１ｄとを備えている。このうちアンプゲートＡＧは、半導体基板３上にゲート絶縁膜を介して設けられた多結晶シリコンで構成されており、ゲート配線１７によってフローティングディフュージョンＦＤと接続されている。おける半導体基板３の表面層に設けられたｎ型の不純物領域としてのソース２１ｓ／ドレイン２１ｄとを備えている。また、ソース２１ｓ／ドレイン２１ｄは、半導体基板３の表面層に設けられたｎ型の不純物領域であり、それぞれソース電極２３ｓとドレイン電極２３ｄとが接続されている。このソース電極２３ｓは、出力端側となり基準電位に接続されると共に、以降に説明するように特徴的な配線構造となっている。一方ドレイン電極２３ｄは、電源Ｖｄｄに接続されており、ドレイン２１ｄが電源電圧に保たれる構成となっている。

＜ゲート配線１７＞
ゲート配線１７は、アンプトランジスタＡＴｒのアンプゲートＡＧと、フローティングディフュージョンＦＤとを接続するものである。このゲート配線１７は、水平出力ゲートＨＯＧ、リセットゲートＲＧ、およびアンプゲートＡＧを覆う状態で半導体基板３の上方に設けられた層間絶縁膜２７上に形成されている。このようなゲート配線１７は、層間絶縁膜２７に形成した接続孔２７ａを介してフローティングディフュージョンＦＤに接続されると共に、層間絶縁膜２７に形成した接続孔２７ｂを介してアンプゲートＡＧに接続されている。またゲート配線１７は、一部がフローティングディフュージョンＦＤの上部に重なる状態で配置されている。

このようなゲート配線１７の接続により、フローティングディフュージョンＦＤに読み出された信号電荷の量に対応する信号電圧がアンプトランジスタＡＴｒのアンプゲートＡＧに印加される。そして、アンプトランジスタＡＴｒのソース２１ｓに接続されたソース電極２３ｓから出力される。

＜ソース電極２３ｓ＞
ソース電極２３ｓは、アンプトランジスタＡＴｒのソース２１ｓに接続されたもので、先に説明した層間絶縁膜２７上に形成されている。このソース電極２３ｓは、ゲート配線１７と同一層で構成されたもので、層間絶縁膜２７に形成された接続孔２７ｃを介してアンプトランジスタＡＴｒのソース２１ｓに接続されている。さらにこのソース電極２３ｓの特徴的なところは、アンプトランジスタＡＴｒのソース２１ｓ部分からリセットゲートＲＧ側のゲート配線１７脇にまで延設されているところにある。延設されたゲート配線１７脇において、このソース電極２３ｓは、ゲート配線１７との間に絶縁状態を保ちつつ、リセットゲートＲＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられている。

このようなソース電極２３ｓは、ゲート配線１７脇において、リセットゲートＲＧおよびゲート配線１７と同様の方向に延設され、フローティングディフュージョンＦＤ上を横断する状態で配置されることが好ましい。

尚、リセットトランジスタＲＴｒのリセットドレインＲＤに接続された電極１９、およびアンプトランジスタＡＴｒのドレイン２１ｄに接続されたドレイン電極２３ｄは、これらのソース電極２３ｓおよびゲート配線１７と同一層で形成されている。そして、これらの電極１９およびドレイン電極２３ｄは、層間絶縁膜２７に形成された接続孔を介してそれぞれリセットドレインＲＤおよびドレイン２１ｄに接続されている。また、層間絶縁膜２７上には、ここでの図示を省略した上層の絶縁膜が配置され、電極１９、ソース電極２３ｓ、ドレイン電極２３ｄは、この絶縁膜で覆われた状態となっている。

＜第1実施形態の効果＞
以上説明した固体撮像装置１-1では、アンプトランジスタＡＴｒのソース電極２３ｓを、フローティングディフュージョンＦＤを覆う形状に延設させたことにより、ＦＤアンプにおける変換効率の向上を図ることが可能になる。詳しくは次のようである。

すなわち、フローティングディフュージョンＦＤの信号電圧は、フローティングディフュージョンＦＤに読み出された信号電荷量に比例する一方、フローティングディフュージョンＦＤの容量ＣFDに反比例する。ここで、フローティングディフュージョンＦＤの容量ＣFDは、次のようである。

ＣFD＝Ｃsub＋Ｃpar＋Ｃｄ＋Ｃｓ（１−Ａ）…（１）
Ｃsub：フローティングディフュージョンＦＤと基板の接合容量
Ｃpar：フローティングディフュージョンＦＤの寄生容量
Ｃｄ，Ｃｓ：アンプトランジスタＡＴｒの入力容量

このうちアンプトランジスタＡＴｒのソース電極２３ｓに寄生する入力容量Ｃｓは、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ（１−Ａ）となる。

またフローティングディフュージョンＦＤの寄生容量Ｃparは、フローティングディフュージョンＦＤとこれに接続されたゲート配線１７およびアンプゲートＡＧに寄生する様々な寄生容量の合計である。このうち、特に本第１実施形態に関係するリセットゲートＲＧ側の寄生容量は、次の３つである。
Ｃrg１：リセットゲートＲＧ−フローティングディフュージョンＦＤ間の寄生容量
Ｃrg２：リセットゲートＲＧ−ゲート配線１７間の寄生容量
Ｃｓ１：ソース電極２３ｓとゲート配線１７間の寄生容量

ここで本第１実施形態の構成は、ゲート配線１７脇において、リセットゲートＲＧ上からフローティングディフュージョンＦＤ上に掛けてをソース電極２３ｓで覆った構成である。このため図中の破線で示すように、リセットゲートＲＧ−ゲート配線１７間に発生する電界の多くが、この上部を覆うソース電極２３ｓによって遮断される。したがって、リセットゲートＲＧ−ゲート配線１７間に発生する寄生容量［Ｃrg２］を小さく抑えることが可能である。

またゲート配線１７脇にソース電極２３ｓを延設したことにより、新たな寄生容量としてソース電極２３ｓとゲート配線１７間の寄生容量［Ｃｓ１］が発生する。しかしながら、この寄生容量［Ｃｓ１］は、アンプトランジスタＡＴｒのソース電極２３ｓに寄生する容量であるため、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ１（１−Ａ）でしかない。このため寄生容量の合計に影響を及ぼすことはない。

以上本第１実施形態の構成によれば、構造中に中空部を設けることのない簡便な構成でありながらも、フローティングディフュージョンＦＤの寄生容量Ｃparを構成する各寄生容量のうち、リセットゲートＲＧ側の寄生容量を小さく抑えることが可能になる。これにより、フローティングディフュージョンＦＤに読み出される信号電荷量に対して、フローティングディフュージョンＦＤの容量ＣFDを小さくすることができ、ＦＤアンプにおける変換効率の向上を図ることが可能になる。

この結果、光電変換部が配置される画素サイズの縮小と、これによる固体撮像装置の小型化および高集積化、さらには高解像度化を達成することが可能になる。

さらにこのような変換効率の向上は、フローティングディフュージョンＦＤの容量ＣFDを低下させたことによって達成される。このため、アンプトランジスタＡＴｒの容量を小さくすることによって変換効率を向上させる場合に発生する、フィールドリセットスルーの増加とこれによるダイナミックレンジの低下を引き起こすこともない。また、アンプトランジスタＡＴｒの相互コンダクタンス（ｇｍ）が小さくなることもなく、Ｓ／Ｎ比が維持されるため、固体撮像装置の画質を良好に保つことができる。

≪３．変形例１≫
（アンプトランジスタのソース電極の一部を凹部内に設けた構成例）
図４は、第１実施形態の変形例１としての固体撮像装置１-1aの要部構成を示す断面図である。この断面図は、先に説明した第１実施形態の固体撮像装置１-1の説明で用いた図２におけるＡ−Ｂ断面に相当する断面図である。

図４に示した変形例１の固体撮像装置１-1aが、第１実施形態の固体撮像装置と異なるところは、層間絶縁膜２７に凹部ｈが設けられており、この凹部ｈ内にソース電極２３ｓが配線されているところにある。これ以外の構成は第１実施形態で説明した構成と同様である。

すなわち、層間絶縁膜２７には、リセットゲートＲＧとゲート配線１７との間におけるフローティングディフュージョンティンＦＤの上部に、凹部ｈが形成されている。この凹部ｈは、リセットゲートＲＧとゲート配線１７との間を遮る状態で設けられており、フローティングディフュージョンＦＤの上部を広く覆う平面形状であることとする。このような凹部ｈは、リセットゲートＲＧ−ゲート配線１７間において、フローティングディフュージョンＦＤの上方を横切る状態で設けられていていることが好ましい。また凹部ｈの深さｄは、凹部ｈの底面に配線されるソース電極２３ｓの電界が、フローティングディフュージョンＦＤに対して影響を及ぼすことのない程度であることとする。これに十分な膜厚の層間絶縁膜２７が、凹部ｈの底面におけるフローティングディフュージョンＦＤ上残されていることとする。

またソース電極２３ｓは、アンプトランジスタＡＴｒのソース２１ｓ部分からリセットゲートＲＧ側のゲート配線１７脇にまで延設されていることは、第１実施形態と同様である。このソース電極２３ｓは、ゲート配線１７脇において、ゲート配線１７との間に絶縁状態を保ちつつ、リセットゲートＲＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられていることも第１実施形態と同様である。そして特に、本変形例１においては、ゲート配線１７−リセットゲートＲＧ間に設けられた凹部ｈの側壁から底面にかけて，ソース電極２３ｓが配線されているところが特徴的である。特に、凹部ｈの側壁は、リセットゲートＲＧとゲート配線１７との間を遮るように、ソース電極２３ｓで覆われていることとする。

＜変形例１の効果＞
以上変形例１の固体撮像装置１-1aでは、アンプトランジスタＡＴｒのソース電極２３ｓをフローティングディフュージョンＦＤ上の凹部ｈ内に配線したことにより、第１実施形態よりもＦＤアンプにおける変換効率の向上を図る効果を高く得ることができる。詳しくは次のようである。

つまり第１実施形態で説明したように、フローティングディフュージョンＦＤの寄生容量Ｃparのうち、特にリセットゲートＲＧ側の寄生容量は、次の３つである。
Ｃrg１：リセットゲートＲＧ−フローティングディフュージョンＦＤ間の寄生容量
Ｃrg２：リセットゲートＲＧ−ゲート配線１７間の寄生容量
Ｃｓ１：ソース電極２３ｓとゲート配線１７間の寄生容量

ここで本第１実施形態の変形例１の構成は、ゲート配線１７脇の層間絶縁膜２７に形成された凹部ｈ内にソース電極２３ｓを配線した構成である。このため図中の破線で示すように、リセットゲートＲＧ−ゲート配線１７間に発生する電界の殆どが、凹部ｈの側壁を覆うソース電極２３ｓによって遮断される。したがって、リセットゲートＲＧ−ゲート配線１７間に発生する寄生容量［Ｃrg２］を、第１実施形態よりもさらに小さく抑えることが可能になるのである。

以上より本変形例１の構成によれば、フローティングディフュージョンＦＤの寄生容量Ｃparを構成する各寄生容量のうち、リセットゲートＲＧ側の寄生容量をさらに小さく抑えることが可能になる。これにより、第１実施形態よりもさらに、ＦＤアンプにおける変換効率の向上を図る効果が高くなる。

≪４．変形例２≫
（アンプトランジスタのソース電極を２層構造とした例）
図５は、第１実施形態の変形例２としての固体撮像装置１-1bの要部構成を示す平面図であり、図１における水平転送路１１の出力端側を拡大した平面図に相当する。また図６は、図５におけるＡ−Ｂ断面に相当する断面図である。

図５および図６に示した変形例２の固体撮像装置１-1bが、第１実施形態の固体撮像装置と異なるところは、ソース電極２３ｓが、２層構造で構成されているところにあり、これ以外の構成は第１実施形態で説明した構成と同様である。

すなわちソース電極２３ｓは、層間絶縁膜２７上に配置された上部電極２３ｓ-1と、層間絶縁膜２７の層間に配置された下部電極２３ｓ-2を備えている。

上部電極２３ｓ-1は、ゲート配線１７と同様に層間絶縁膜２７上に配線されており、層間絶縁膜２７に形成された接続孔２７ｃを介してアンプトランジスタＡＴｒのソース２１ｓに接続されている。一方、下部電極２３ｓ-2は、出力ゲートＨＯＧ、リセットゲートＲＧ、アンプゲートＡＧよりも上層において、層間絶縁膜２７の層間に配線されている。この下部電極２３ｓ-2は、ゲート配線１７脇において、リセットゲートＲＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられている。

以上の上部電極２３ｓ-1と下部電極２３ｓ-2とは、層間絶縁膜２７に形成された接続孔２７ｆを介して接続されている。この接続孔２７ｆは、例えば平面図に図示したようにフローティングディフュージョンＦＤとは重ならない位置に設けられていても良く、またフローティングディフュージョンＦＤ上に設けられていても良い。

＜変形例２の効果＞
以上変形例２の固体撮像装置１-1bでは、アンプトランジスタＡＴｒのソース電極２３ｓのうちの下部電極２３ｓ-2を、フローティングディフュージョンＦＤ上に配線している。これにより、第１実施形態よりもＦＤアンプにおける変換効率の向上を図る効果を高く得ることができる。詳しくは次のようである。

つまり第１実施形態で説明したように、フローティングディフュージョンＦＤの寄生容量Ｃparのうち、特にリセットゲートＲＧ側の寄生容量は、次の３つである。
Ｃrg１：リセットゲートＲＧ−フローティングディフュージョンＦＤ間の寄生容量
Ｃrg２：リセットゲートＲＧ−ゲート配線１７間の寄生容量
Ｃｓ１：ソース電極２３ｓとゲート配線１７間の寄生容量

ここで本第１実施形態の変形例２の構成は、ソース電極２３を２層構造とし、このうちの下部電極２３ｓ-2を、フローティングディフュージョンＦＤ上に配線した構成である。このため図中の破線で示すように、リセットゲートＲＧ−ゲート配線１７間に発生する電界の殆どが、ソース電極２３ｓの下部電極２３ｓ-2によって遮断される。したがって、リセットゲートＲＧ−ゲート配線１７間に発生する寄生容量［Ｃrg２］を、第１実施形態よりもさらに小さく抑えることが可能になるのである。

以上より本変形例２の構成により、フローティングディフュージョンＦＤの寄生容量Ｃparを構成する各寄生容量のうち、リセットゲートＲＧ側の寄生容量をさらに小さく抑えることが可能になる。これにより、第１実施形態よりもさらに、ＦＤアンプにおける変換効率の向上を図る効果が高くなる。尚、本変形例２では、ソース電極２３を２層構造としたが、ソース電極２３は、層間絶縁膜２７の層間に配置された部分のみで構成されていても良く、本変形例２と同様の効果を得ることができる。

≪５．第２実施形態≫
（アンプトランジスタのソース電極を水平出力ゲート側に延設した構成例）
図７は、第２実施形態の固体撮像装置１-2の要部構成を示す平面図であり、図１における水平転送路１１の出力端側を拡大した平面図に相当する。また図８は、図７におけるＡ−Ｂ断面に相当する断面図である。

図７および図８に示した第２実施形態の固体撮像装置１-2が、第１実施形態の固体撮像装置と異なるところは、ソース電極２３ｓ’の構成にある。このソース電極２３’は、アンプトランジスタＡＴｒのソース２１ｓ部分から水平出力ゲートＨＯＧ側におけるゲート配線１７脇にまで延設されている。これ以外の構成は第１実施形態で説明した構成と同様である。

すなわちソース電極２３ｓ’は、ゲート配線１７脇において、ゲート配線１７との間に絶縁状態を保ちつつ、水平出力ゲートＨＯＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられている。このようなソース電極２３ｓ’は、ゲート配線１７脇において、水平出力ゲートＨＯＧと同様の方向に延設され、フローティングディフュージョンＦＤ上を横断する状態で配置されることが好ましい。

＜第２実施形態の効果＞
以上説明した固体撮像装置１-2では、アンプトランジスタＡＴｒのソース電極２３ｓ’を、フローティングディフュージョンＦＤを覆う形状に延設させたことにより、ＦＤアンプにおける変換効率の向上を図ることが可能になる。詳しくは次のようである。

すなわち第1実施形態で説明したように、フローティングディフュージョンＦＤの信号電圧は、フローティングディフュージョンＦＤに読み出された信号電荷量に比例する一方、フローティングディフュージョンＦＤの容量ＣFDに反比例する。ここで、フローティングディフュージョンＦＤの容量ＣFDは、次のようである。

ＣFD＝Ｃsub＋Ｃpar＋Ｃｄ＋Ｃｓ（１−Ａ）…（１）
Ｃsub：フローティングディフュージョンＦＤと基板の接合容量
Ｃpar：フローティングディフュージョンＦＤの寄生容量
Ｃｄ，Ｃｓ：アンプトランジスタＡＴｒの入力容量

このうちアンプトランジスタＡＴｒのソース電極２３ｓ’に寄生する入力容量Ｃｓは、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ（１−Ａ）となる。

またフローティングディフュージョンＦＤの寄生容量Ｃparは、フローティングディフュージョンＦＤとこれに接続されたゲート配線１７およびアンプゲートＡＧに寄生する様々な寄生容量の合計である。このうち、特に本第２実施形態に関係する水平出力ゲートＨＯＧ側の寄生容量は、次の３つである。
Ｃhog1：水平出力ゲートＨＯＧ−フローティングディフュージョンＦＤ間の寄生容量
Ｃhog2：水平出力ゲートＨＯＧ−ゲート配線１７間の寄生容量
Ｃｓ２：ソース電極２３ｓ’とゲート配線１７間の寄生容量

ここで本第２実施形態の構成は、ゲート配線１７脇において、水平出力ゲートＨＯＧ上からフローティングディフュージョンＦＤ上に掛けてをソース電極２３ｓ’で覆った構成である。このため図中の破線で示すように、水平出力ゲートＨＯＧ−ゲート配線１７間に発生する電界の多くが、この上部を覆うソース電極２３ｓ’によって遮断される。したがって、水平出力ゲートＨＯＧ−ゲート配線１７間に発生する寄生容量［Ｃhog2］を小さく抑えることが可能である。

またゲート配線１７脇にソース電極２３ｓ’を延設したことにより、新たな寄生容量としてソース電極２３ｓ’とゲート配線１７間の寄生容量［Ｃｓ２］が発生する。しかしながら、この寄生容量［Ｃｓ２］は、アンプトランジスタＡＴｒのソース電極２３ｓ’に寄生する容量であるため、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ２（１−Ａ）でしかない。このため寄生容量の合計に影響を及ぼすことはない。

以上本第２実施形態の構成によれば、構造中に中空部を設けることのない簡便な構成でありながらも、フローティングディフュージョンＦＤの寄生容量Ｃparを構成する各寄生容量のうち、水平出力ゲートＨＯＧ側の寄生容量を小さく抑えることが可能になる。これにより、ＦＤアンプにおける変換効率の向上を図ることが可能になる。

この結果、第１実施形態と同様に、光電変換部が配置される画素サイズの縮小と、これによる固体撮像装置の小型化および高集積化、さらには高解像度化を達成することが可能になる。

＜変形例1との組み合わせ＞
以上説明した第２実施形態は、さらに第1実施形態の変形例1と組み合わせることもできる。この場合、層間絶縁膜２７に、ソース電極２３’を配線する凹部を設ける。この凹部は、水平出力ゲートＨＯＧとゲート配線１７との間のフローティングディフュージョンティンＦＤの上部に設ける。このような凹部は、水平出力ゲートＨＯＧとゲート配線１７との間を遮る状態で設けられており、フローティングディフュージョンＦＤの上部を広く覆う平面形状であることとする。この凹部は、水平出力ゲートＨＯＧ−ゲート配線１７間において、フローティングディフュージョンＦＤの上方を横切る状態で設けられていていることが好ましい。また凹部の深さｄは、凹部の底面に配線されるソース電極２３ｓ’の電界が、フローティングディフュージョンＦＤに対して影響を及ぼすことのない程度に、フローティングディフュージョンＦＤ上に十分な膜厚で層間絶縁膜２７が残される大きさであることとする。

この場合であっても、ソース電極２３ｓ’は、ゲート配線１７−水平出力ゲートＨＯＧ間に設けられた凹部の側壁から底面にかけて配線され、凹部ｈの側壁は水平出力ゲートＨＯＧとゲート配線１７との間を遮るように、ソース電極２３ｓ’で覆われている。

このような構成とすることにより、第２実施形態の効果にプラスして、第1実施形態の変形例１と同様の効果を得ることができる。

＜変形例２との組み合わせ＞
以上説明した第２実施形態は、さらに第1実施形態の変形例２と組み合わせることもできる。この場合、ソース電極２３ｓ’は、アンプトランジスタＡＴｒのソース２１ｓに接続されて層間絶縁膜２７上に配置された上部電極と、層間絶縁膜２７の層間に配置された下部電極とで構成される。この下部電極は、ゲート配線１７脇において、水平出力ゲートＨＯＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられる。上部電極と下部電極とは、層間絶縁膜に形成された接続孔を介して接続されている。この接続孔は、フローティングディフュージョンＦＤと重なる位置または重ならない位置に設けられる。

このような構成とすることにより、第２実施形態の効果にプラスして、第1実施形態の変形例２と同様の効果を得ることができる。

≪６．第３実施形態≫
（アンプトランジスタのソース電極をリセットゲート側および水平出力ゲート側に延設した構成例）
図９は、第３実施形態の固体撮像装置１-3の要部の構成を示す平面図であり、図１における水平転送路１１の出力端側を拡大した平面図に相当する。また図１０は、図９におけるＡ−Ｂ断面に相当する断面図である。

図９および図１０に示した第３実施形態の固体撮像装置１-3は、第１実施形態と第２実施形態とを組み合わせた構成である。このため、ソース電極２３ｓ”が、アンプトランジスタＡＴｒのソース２１ｓ部分からリセットゲートＲＧ側のゲート配線１７脇、および水平出力ゲートＨＯＧ側のゲート配線１７脇にまで延設された形状である。これ以外の構成は第１実施形態で説明した構成と同様である。

このようなソース電極２３ｓ”は、アンプトランジスタＡＴｒのソース２１ｓに接続された部分から、ゲート配線１７を囲むようにリセットゲートＲＧ側と水平出力ゲートＨＯＧ側との２方向に分岐して配線されている。リセットゲートＲＧ側に分岐したソース電極２３ｓ”は、ゲート配線１７脇において、ゲート配線１７との間に絶縁状態を保ちつつ、リセットゲートＲＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられている。また水平出力ゲートＨＯＧ側に分岐したソース電極２３”は、ゲート配線１７脇において、ゲート配線１７との間に絶縁状態を保ちつつ、水平出力ゲートＨＯＧの上部からフローティングディフュージョンＦＤの上部に掛けてを覆う状態で設けられている。このソース電極２３ｓ”は、ゲート配線１７の両脇において、フローティングディフュージョンＦＤ上を横断する状態で配置されることが好ましい。

＜第３実施形態の効果＞
このような構成の固体撮像装置１-3は、第1実施形態の効果と第２実施形態の効果とを合わせた効果を得ることができる。すなわち、フローティングディフュージョンＦＤの寄生容量Ｃparのうち、リセットゲートＲＧ−ゲート配線１７間に発生する寄生容量［Ｃrg2］、および水平出力ゲートＨＯＧ−ゲート配線１７間に発生する寄生容量［Ｃhog2］を小さく抑えることが可能である。したがって、構造中に中空部を設けることのない簡便な構成でありながらも、第1実施形態および第２実施形態よりも、さらにＦＤアンプにおける変換効率の向上を図る効果が高くなる。

この結果、第１実施形態と同様に、光電変換部が配置される画素サイズの縮小と、これによる固体撮像装置の小型化および高集積化、さらには高解像度化を達成することが可能になる。またフィールドリセットスルーの増加による問題もなく、また固体撮像装置の画質を良好に保つことも可能である。

＜変形例1との組み合わせ＞
以上説明した第３実施形態は、さらに第1実施形態の変形例1と組み合わせることもできる。この場合、層間絶縁膜２７において、ゲート配線１７を挟んだフローティングディフュージョンティンＦＤの上部に、少なくとも２箇所の凹部を設ける。各凹部は、リセットゲートＲＧとゲート配線１７との間、水平出力ゲートＨＯＧとゲート配線１７との間の少なくとも一方を遮る状態で設けられており、フローティングディフュージョンＦＤの上部を広く覆う平面形状であることとする。これらの凹部は、フローティングディフュージョンＦＤの上方を横切る状態で設けられていていることが好ましく、凹部の深さｄは第１実施形態と同様である。

この場合であっても、ソース電極２３ｓ”は、リセットゲートＲＧとゲート配線１７との間、および水平出力ゲートＨＯＧとゲート配線１７との間を遮るように、凹部の側壁から底面に掛けてを覆う状態で設けられていることとする。

このような構成とすることにより、第３実施形態の効果にプラスして、第1実施形態の変形例１と同様の効果を得ることができる。

＜変形例２との組み合わせ＞
以上説明した第３実施形態は、さらに第1実施形態の変形例２と組み合わせることもできる。この場合、ソース電極２３ｓ”は、アンプトランジスタＡＴｒのソース２１ｓに接続されて層間絶縁膜２７上に配置された上部電極と、層間絶縁膜２７の層間に配置された下部電極とで構成される。

この下部電極は、ゲート配線１７の両脇において、リセットゲートＲＧの上部からフローティングディフュージョンＦＤ上を覆う箇所と、水平出力ゲートＨＯＧの上部からフローティングディフュージョンＦＤ上を覆う箇所との少なくとも一方に設けられる。上部電極と少なくとも２箇所の下部電極とは、層間絶縁膜に形成された接続孔を介して接続されている。これらの接続孔は、フローティングディフュージョンＦＤと重なる位置または重ならない位置に設けられる。

このような構成とすることにより、第３実施形態の効果にプラスして、第1実施形態の変形例２と同様の効果を得ることができる。

≪７．第４実施形態≫
（アンプゲートに近接する不純物領域上にアンプトランジスタのソース電極を延設した構成例）
図１１は、第４実施形態の固体撮像装置１-4の要部の構成を示す平面図であり、図１における水平転送路１１の出力端側を拡大した平面図に相当する。また図１２は、図１１におけるＡ−Ｂ断面に相当する断面図である。

図１１および図１２に示した第４実施形態の固体撮像装置１-4が、第１実施形態の固体撮像装置と異なるところは、ソース電極２３ｓが、アンプトランジスタＡＴｒのソース２１ｓ部分から不純物領域１０１の上部にまで延設されているところにある。これ以外の構成は第１実施形態で説明した構成と同様である。

すなわち、半導体基板３には、アンプトランジスタＡＴｒのアンプゲートＡＧに近接する位置に、不純物領域１０１が設けられている。この不純物領域１０１は、素子分離のための領域であって、ソース２１ｓ／ドレイン２１ｄとは逆のｐ型の導電型領域で、アンプトランジスタＡＴｒのアクティブ領域を囲んで配置されたｐウェル領域であり、ｐ型の半導体基板３部分に接続された領域である。

ソース電極２３ｓは、このような不純物領域１０１の直上にまで近接して延設されている。すなわち、ソース電極２３ｓは、層間絶縁膜２７上に配置された上部電極１０３と、不純物領域１０１の直上に配置された下部電極１０５とを備えている。またソース電極２３ｓは、必要に応じて層間絶縁膜２７の層間に配置された中継電極１０７を備えている。

上部電極１０３は、ゲート配線１７と同様に層間絶縁膜２７上に配線されており、層間絶縁膜２７に形成された接続孔２７ｃを介してアンプトランジスタＡＴｒのソース２１ｓに接続されている（平面図参照）。一方、下部電極１０５は、出力ゲートＨＯＧ、リセットゲートＲＧ、およびアンプゲートＡＧと同一層で構成され、不純物領域１０１の直上において、アンプゲートＡＧに近接して配置されている。下部電極１０５は、できる限りアンプゲートＡＧに近接して配置されていることとする。

これらの上部電極１０３と下部電極１０５とは、例えば中継電極１０７を介して接続されていることとする。尚、中継電極１０７は、例えばアンプゲートＡＧとゲート配線１７との接続を中継する中継電極１０７’と同一層で構成されていることとする。

＜第４実施形態の効果＞
以上説明した固体撮像装置１-4では、アンプゲートＡＧに近接する不純物領域１０１上にアンプトランジスタのソース電極２３を延設させたことにより、ＦＤアンプにおける変換効率の向上を図ることが可能になる。詳しくは次のようである。

すなわち第1実施形態で説明したように、フローティングディフュージョンＦＤの信号電圧は、フローティングディフュージョンＦＤに読み出された信号電荷量に比例する一方、フローティングディフュージョンＦＤの容量ＣFDに反比例する。ここで、フローティングディフュージョンＦＤの容量ＣFDは、次のようである。

ＣFD＝Ｃsub＋Ｃpar＋Ｃｄ＋Ｃｓ（１−Ａ）…（１）
Ｃsub：フローティングディフュージョンＦＤと基板の接合容量
Ｃpar：フローティングディフュージョンＦＤの寄生容量
Ｃｄ，Ｃｓ：アンプトランジスタＡＴｒの入力容量

このうちアンプトランジスタＡＴｒのソース電極２３ｓに寄生する入力容量Ｃｓは、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ（１−Ａ）となる。

またフローティングディフュージョンＦＤの寄生容量Ｃparは、フローティングディフュージョンＦＤとこれに接続されたゲート配線１７およびアンプゲートＡＧに寄生する様々な寄生容量の合計である。このうち、特に本第４実施形態に関係するアンプゲートＡＧには、アンプゲートＡＧ−不純物領域１０１間に寄生容量［Ｃgp］が発生する。

ここで本第４実施形態の構成は、アンプゲートＡＧに近接する不純物領域１０１上にアンプトランジスタのソース電極２３を構成する下部電極１０５を延設させた構成である。このため図中の破線で示すように、アンプゲートＡＧ−不純物領域１０１間に発生する電界の多くが、ソース電極２３を構成する下部電極１０５によって遮断される。したがって、アンプゲートＡＧ−不純物領域１０１間の寄生容量［Ｃgp］を小さく抑えることが可能である。

またアンプゲートＡＧに近接させるようにソース電極２３ｓを延設したことにより、新たな寄生容量としてソース電極２３ｓの下部電極１０５とアンプゲートＡＧ間の寄生容量［Ｃｓ３］が発生する。しかしながら、この寄生容量［Ｃｓ３］は、アンプトランジスタＡＴｒのソース電極２３ｓに寄生する容量であるため、アンプトランジスタＡＴｒの利得Ａの分だけ小さくなり、Ｃｓ３（１−Ａ）でしかない。このため寄生容量の合計に影響を及ぼすことはない。

以上より本第４実施形態の構成によれば、フローティングディフュージョンＦＤの寄生容量Ｃparを構成する各寄生容量のうち、アンプゲートＡＧ−不純物領域１０１間の寄生容量［Ｃgp］を小さく抑えることが可能である。これにより、フローティングディフュージョンＦＤに読み出される信号電荷量に対して、フローティングディフュージョンＦＤの容量ＣFDを小さくすることができ、ＦＤアンプにおける変換効率の向上を図ることが可能になる。しかも、構造中に中空部を設けることのない簡便な構成で実現可能である。

この結果、第１実施形態と同様に、光電変換部が配置される画素サイズの縮小と、これによる固体撮像装置の小型化および高集積化、さらには高解像度化を達成することが可能になる。

さらにこのような変換効率の向上は、フローティングディフュージョンＦＤの容量ＣFDを低下させたことによって達成される。このため、アンプトランジスタＡＴｒの容量を小さくすることによって変換効率を向上させる場合に発生する、フィールドリセットスルーの増加とこれによるダイナミックレンジの低下を引き起こすこともない。また、アンプトランジスタＡＴｒの相互コンダクタンス（ｇｍ）が小さくなることもなく、Ｓ／Ｎ比が維持されるため、固体撮像装置の画質を良好に保つことができる。

尚、本第４実施形態は、第１実施形態〜第３実施形態と組み合わせることも可能であり、さらに変形例１および変形例２を組み合わせることも可能であり、組み合わせた構成の効果を得ることが可能である。

また以上説明した第1実施形態〜第４実施形態は、本技術をＣＣＤ固体撮像装置に適用した構成を説明した。しかし本技術に係わる固体撮像装置は、ＣＭＯＳ構成の固体撮像装置（いわゆるＣＭＯＳセンサー）にも適用可能である。

本技術をＣＭＯＳセンサーに適用する場合であれば、各光電変換部に隣接して出力ゲートが設けられる。そしてこの出力ゲートの出力側にはフローティングディフュージョンＦＤ、リセットゲートＲＧ、およびリセットドレインＲＤが順に配置され、さらフローティングディフュージョンＦＤにアンプトランジスタＡＴｒのアンプゲートが接続されている。このような構成に対して、先の第1実施形態〜第４実施形態、さらにはこれらの変形例１または変形例２を組み合わせて適用すれば良く、それぞれの効果を得ることが可能である。

≪８．第５実施形態≫
（固体撮像素子を用いたカメラおよび電子機器の例）
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器用の固体撮像装置に設けることができる。

図１３は、本技術に係るカメラおよび電子機器の一例として、固体撮像装置を用いたカメラとこれを用いた電子機器の構成図を示す。本実施形態例に係る電子機器９０は、静止画像または動画撮影可能なビデオカメラ９１を備えたものである。このカメラ９１は、固体撮像装置１と、固体撮像装置１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置１を駆動する駆動回路９５と、固体撮像装置１の出力信号を処理する信号処理回路９６とを有する。

固体撮像装置１は、上述した第１実施形態〜第４実施形態で説明した構成の固体撮像装置である。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。この撮像面には、複数の画素が配列され、この画素を構成する光電変換部が配列された撮像領域に対して、光学系９３からの入射光が導かれる。これにより、固体撮像装置１の光電変換部内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置１への光照射期間および遮光期間を制御する。駆動回路９５は、固体撮像装置１およびシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいは、モニタに出力される。

以上説明した本実施形態に係るカメラおよび電子機器によれば、上述した各実施形態で説明したように、小型化および高集積化が達成された固体撮像装置を備えたことにより、撮像機能を有する電子機器の小型化および高機能化を達成することが可能になる。

尚、本技術は以下のような構成も取ることができる。

（１）
半導体基板に配列された光電変換部と、
前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極とを備えた
固体撮像装置。

（２）
前記ソース電極は、前記リセットゲートの上部から前記フローティングディフュージョンの上部に掛けてを覆う状態で設けられた
（１）に記載の固体撮像装置。

（３）
前記ソース電極は、前記出力ゲートの上部から前記フローティングディフュージョンの上部に掛けてを覆う状態で設けられた
（１）または（２）に記載の固体撮像装置。

（４）
前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
前記ゲート配線および前記ソース電極は、前記層間絶縁膜上に配置されている
（１）〜（３）の何れかに記載の固体撮像装置。

（５）
前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられたもので、前記フローティングディフュージョンの上部に凹部を有する層間絶縁膜を備え、
前記ゲート配線および前記ソース電極は、前記層間絶縁膜上に配置され、
前記ソース電極は、その一部が前記凹部内に配置されている
（１）〜（４）の何れかに記載の固体撮像装置。

（６）
前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
前記ゲート配線は、前記層間絶縁膜上に配置され、
前記ソース電極は、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態で前記層間絶縁膜の層間に配置された部分を有する
（１）〜（４）の何れかに記載の固体撮像装置。

（７）
前記ソース電極は、前記層間絶縁膜上に配置された上部電極と、当該層間絶縁膜の層間に配置された下部電極とを有し、当該上部電極と当該下部電極とは当該層間絶縁膜に形成された接続孔を介して接続されている
（６）に記載の固体撮像装置。

（８）
前記光電変換部と前記出力ゲートとの間に電荷転送部を備えた
（１）〜（７）の何れかに記載の固体撮像装置。

（９）
前記出力ゲートは、前記光電変換部に隣接して配置されている
（１）〜（７）の何れかに記載の固体撮像装置。

（１０）
半導体基板に配列された光電変換部と、
前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記フローティングディフュージョンに接続された状態で前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
前記アンプゲートに近接して前記半導体基板の表面側に配置された不純物領域と、
前記アンプトランジスタのソースに接続されると共に、前記不純物領域の上部に延設されたソース電極とを備えた
固体撮像装置。

（１１）
前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
前記ソース電極は、前記層間絶縁膜上に配置された上部電極と、前記アンプゲートと同一層で構成された下部電極とを有し、当該上部電極と当該下部電極とは当該層間絶縁膜に形成された接続孔を介して接続されている
（１０）に記載の固体撮像装置。

（１２）
半導体基板に配列された光電変換部と、
前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極と、
前記光電変換部が配置された前記半導体基板の撮像領域に入射光を導く光学系とを備えた
カメラ。

（１３）
半導体基板に配列された光電変換部と、
前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極と、
前記光電変換部が配置された前記半導体基板の撮像領域に入射光を導く光学系と
前記アンプトランジスタからの出力信号を処理する信号処理回路とを備えた
電子機器。

１，１-1，１-1a，１-1b，１-2，１-3，１-4…固体撮像装置
３…半導体基板
５…撮像領域
７…光電変換部
１５…水平電荷転送部
１７…ゲート配線
２１ｓ…ソース（アンプトランジスタ）
２１ｄ…ドレイン（アンプトランジスタ）
２３ｓ，２３ｓ’，２３ｓ”…ソース電極
２３ｓ-1…上部電極（ソース電極）
２３ｓ-2…下部電極（ソース電極）
２７…層間絶縁膜
２７ｆ…接続孔
９０…電子機器
９１…カメラ
９３…光学系
９６…信号処理回路
１０１…不純物領域
１０３…上部電極（ソース電極）
１０５…下部電極（ソース電極）
１０７…中継電極（ソース電極）
ＡＧ…アンプゲート
ＡＴｒ…アンプトランジスタ、
ＦＤ…フローティングディフュージョン
ＨＯＧ…水平出力ゲート
ＲＧ…リセットゲート
ｈ…凹部

Claims (13)

1. 半導体基板に配列された光電変換部と、
   前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
   前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
   前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
   前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
   前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
   前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極とを備えた
   固体撮像装置。
2. 前記ソース電極は、前記リセットゲートの上部から前記フローティングディフュージョンの上部に掛けてを覆う状態で設けられた
   請求項1記載の固体撮像装置。
3. 前記ソース電極は、前記出力ゲートの上部から前記フローティングディフュージョンの上部に掛けてを覆う状態で設けられた
   請求項1記載の固体撮像装置。
4. 前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
   前記ゲート配線および前記ソース電極は、前記層間絶縁膜上に配置されている
   請求項１記載の固体撮像装置。
5. 前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられたもので、前記フローティングディフュージョンの上部に凹部を有する層間絶縁膜を備え、
   前記ゲート配線および前記ソース電極は、前記層間絶縁膜上に配置され、
   前記ソース電極は、その一部が前記凹部内に配置されている
   請求項１記載の固体撮像装置。
6. 前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
   前記ゲート配線は、前記層間絶縁膜上に配置され、
   前記ソース電極は、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態で前記層間絶縁膜の層間に配置された部分を有する
   請求項１記載の固体撮像装置。
7. 前記ソース電極は、前記層間絶縁膜上に配置された上部電極と、当該層間絶縁膜の層間に配置された下部電極とを有し、当該上部電極と当該下部電極とは当該層間絶縁膜に形成された接続孔を介して接続されている
   請求項６記載の固体撮像装置。
8. 前記光電変換部と前記出力ゲートとの間に電荷転送部を備えた
   請求項1記載の固体撮像装置。
9. 前記出力ゲートは、前記光電変換部に隣接して配置されている
   請求項1記載の固体撮像装置。
10. 半導体基板に配列された光電変換部と、
    前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
    前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
    前記フローティングディフュージョンに接続された状態で前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
    前記アンプゲートに近接して前記半導体基板の表面側に配置された不純物領域と、
    前記アンプトランジスタのソースに接続されると共に、前記不純物領域の上部に延設されたソース電極とを備えた
    固体撮像装置。
11. 前記出力ゲートと前記リセットゲートと前記アンプゲートとを覆う状態で、前記半導体基板上に設けられた層間絶縁膜を備え、
    前記ソース電極は、前記層間絶縁膜上に配置された上部電極と、前記アンプゲートと同一層で構成された下部電極とを有し、当該上部電極と当該下部電極とは当該層間絶縁膜に形成された接続孔を介して接続されている
    請求項１０記載の固体撮像装置。
12. 半導体基板に配列された光電変換部と、
    前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
    前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
    前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
    前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
    前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
    前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極と、
    前記光電変換部が配置された前記半導体基板の撮像領域に入射光を導く光学系とを備えた
    カメラ。
13. 半導体基板に配列された光電変換部と、
    前記光電変換部の信号電荷を読み出すために前記半導体基板上に設けられた出力ゲートと、
    前記出力ゲートに隣接して前記半導体基板の表面層に設けられたフローティングディフュージョンと、
    前記フローティングディフュージョンに隣接して前記半導体基板の上部に配置されたリセットゲートと、
    前記半導体基板の上部に配置されたアンプゲートおよび当該アンプゲートの両脇の当該半導体基板の表面層に設けられたソース／ドレインを有するアンプトランジスタと、
    前記アンプゲートと前記フローティングディフュージョンとを接続するゲート配線と、
    前記アンプトランジスタのソースに接続されると共に、前記ゲート配線脇において前記フローティングディフュージョンの上部を覆う状態に延設されたソース電極と、
    前記光電変換部が配置された前記半導体基板の撮像領域に入射光を導く光学系と
    前記アンプトランジスタからの出力信号を処理する信号処理回路とを備えた
    電子機器。

Images