KR20220045476A - 이미지 센서 및 이를 포함하는 전자 시스템 - Google Patents

이미지 센서 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR20220045476A
KR20220045476A KR1020200128267A KR20200128267A KR20220045476A KR 20220045476 A KR20220045476 A KR 20220045476A KR 1020200128267 A KR1020200128267 A KR 1020200128267A KR 20200128267 A KR20200128267 A KR 20200128267A KR 20220045476 A KR20220045476 A KR 20220045476A
Authority
KR
South Korea
Prior art keywords
ipo
barrier
photodiodes
floating diffusion
region
Prior art date
Application number
KR1020200128267A
Other languages
English (en)
Inventor
문상혁
이경호
이승준
정민지
마사토 후지타
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200128267A priority Critical patent/KR20220045476A/ko
Priority to US17/345,284 priority patent/US20220109012A1/en
Priority to CN202111030575.4A priority patent/CN114388541A/zh
Publication of KR20220045476A publication Critical patent/KR20220045476A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H04N5/2253—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Abstract

이미지 센서는 센싱 영역을 가지는 기판과, 상기 센싱 영역 내에 배치된 플로팅 디퓨전 영역과, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 포토다이오드와, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격된 위치에서 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되어 있고 상기 복수의 포토다이오드 각각에 접하는 IPO 배리어(inter-pixel overflow barrier)를 포함한다.

Description

이미지 센서 및 이를 포함하는 전자 시스템 {Image sensor and electronic system including the same}
본 발명의 기술적 사상은 이미지 센서 및 이를 포함하는 전자 시스템에 관한 것으로, 특히 복수의 포토다이오드를 포함하는 이미지 센서 및 이를 포함하는 전자 시스템에 관한 것이다.
화상을 촬영하여 전기적 신호로 변환하는 이미지 센서는 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 사용되고 있다. 이미지 센서의 고집적화 및 픽셀 사이즈의 미세화에 따라, 공유 픽셀 구조가 이미지 센서에 채용되고 있다. 공유 픽셀 구조에서 요구되는 안정적인 전기적 특성을 확보하면서 단순화된 공정으로 얻어질 수 있는 구조를 가지는 이미지 센서가 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 공유 픽셀 구조에서 요구되는 안정적인 전기적 특성을 확보하면서 단순화된 공정으로 얻어질 수 있는 구조를 가지는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 공유 픽셀 구조에서 요구되는 안정적인 전기적 특성을 확보하면서 단순화된 공정으로 얻어질 수 있는 구조를 가지는 이미지 센서를 포함하는 전자 시스템을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 이미지 센서는 센싱 영역을 가지는 기판과, 상기 센싱 영역 내에 배치된 플로팅 디퓨전 영역과, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 포토다이오드와, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격된 위치에서 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되어 있고 상기 복수의 포토다이오드 각각에 접하는 IPO 배리어(inter-pixel overflow barrier)를 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 이미지 센서는 상호 반대측 표면인 프론트사이드 면 및 백사이드 면과, 상기 프론트사이드 면과 상기 백사이드 면과의 사이에 있는 센싱 영역을 가지는 기판과, 상기 센싱 영역 내에서 상기 프론트사이드 면에 인접하게 배치된 플로팅 디퓨전 영역과, 상기 센싱 영역 상에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 트랜스퍼 게이트와, 상기 센싱 영역 내에서 상기 복수의 트랜스퍼 게이트의 하부에 위치하는 복수의 채널 영역과, 상기 센싱 영역 중 상기 프론트사이드 면에 인접한 위치에서 상기 플로팅 디퓨전 영역의 주위에 배치되고 상기 복수의 채널 영역을 사이에 두고 상기 플로팅 디퓨전 영역으로부터 이격된 복수의 포토다이오드와, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격되고 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되는 위치에 배치되고 상기 복수의 포토다이오드 각각에 접하는 복수의 접촉면을 가지는 IPO 배리어와, 상기 백사이드 면을 덮는 마이크로렌즈를 포함한다.
본 발명의 기술적 사상에 의한 일 양태에 따른 전자 시스템은 이미지 센서를 포함하는 적어도 하나의 카메라 모듈과, 상기 적어도 하나의 카메라 모듈로부터 제공 받은 이미지 데이터를 처리하도록 구성된 프로세서를 포함하고, 상기 이미지 센서는 센싱 영역을 가지는 기판과, 상기 센싱 영역 내에 배치된 플로팅 디퓨전 영역과, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 포토다이오드와, 상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격된 위치에서 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되어 있고 상기 복수의 포토다이오드 각각에 접하는 IPO 배리어를 포함한다.
본 발명의 기술적 사상에 의한 이미지 센서는 픽셀 유닛의 센싱 영역 내에 포함된 복수의 포토다이오드 각각에 연결되어 있고 플로팅 디퓨전 영역과 수직 방향으로 오버랩되는 위치에 배치된 IPO 배리어(inter-pixel overflow barrier)를 포함한다. 상기 IPO 배리어는 이미지 센서를 구성하는 전극들로부터 수직 방향으로 충분한 이격 거리를 두고 이격된 위치에 배치될 수 있다. 따라서, 이미지 센서를 구성하는 픽셀 유닛이 미세화되어도 이미지 센서에 포함된 전극들과 IPO 배리어와의 사이의 전기적 간섭 없이 복수의 포토다이오드에서의 FWC(full well capacity)를 용이하게 증가시킬 수 있다. 따라서, 이미지 센서에서 우수한 감도 및 색 품질을 제공할 수 있다. 본 발명의 기술적 사상에 의한 전자 시스템은 우수한 감도 및 색 품질을 제공하는 이미지 센서를 포함함으로써 동작 특성 및 신뢰도가 향상될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2는 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서에 포함되는 픽셀 유닛의 예시적인 회로도이다.
도 3a는 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 3b는 도 3a의 I - I' 선 단면도이고, 도 3c는 도 3a의 II - II' 선 단면도이고, 도 3d는 도 3a에 예시한 이미지 센서의 일부 구성 요소들의 평면 레이아웃이다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 이미지 센서의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 평면 레이아웃이다.
도 6은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 평면 레이아웃이다.
도 7a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 7b는 도 7a의 II - II' 선 단면도이다.
도 8a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 8b는 도 8a의 II - II' 선 단면도이다.
도 9a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 9b는 도 9a의 I - I' 선 단면도이고, 도 9c는 도 9a의 II - II' 선 단면도이다.
도 10a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 10b는 도 10a의 I - I' 선 단면도이고, 도 10c는 도 10a의 II - II' 선 단면도이다.
도 11a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 11b는 도 11a의 I - I' 선 단면도이다.
도 12a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 12b는 도 12a의 I - I' 선 단면도이고, 도 12c는 도 12a의 II - II' 선 단면도이다.
도 13a는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서의 일부 구성을 개략적으로 예시한 평면도이고, 도 13b는 도 13a의 I - I' 선 단면도이고, 도 13c는 도 13a의 II - II' 선 단면도이다.
도 14a는 본 발명의 기술적 사상에 의한 실시예들에 따른 전자 시스템의 블록도이고, 도 14b는 도 14a의 전자 시스템에 포함된 카메라 모듈의 상세 블록도이다.
도 15a 내지 도 15f는 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서(100)는 픽셀 어레이(10)와, 픽셀 어레이(10)를 제어하기 위한 회로들을 포함할 수 있다. 예시적인 실시예들에서, 픽셀 어레이(10)를 제어하기 위한 회로들은 칼럼 드라이버(20), 로우 드라이버(30), 타이밍 컨트롤러(40), 및 리드아웃 회로(50)를 포함할 수 있다.
이미지 센서(100)는 이미지 프로세서(70)로부터 수신하는 제어 명령에 따라 동작할 수 있으며, 외부의 객체(object)로부터 전달되는 빛을 전기 신호로 변환하여 이미지 프로세서(70)로 출력할 수 있다. 이미지 센서(100)는 CMOS 이미지 센서일 수 있다.
픽셀 어레이(10)는 복수의 로우(row) 라인 및 복수의 컬럼(column) 라인을 따라 매트릭스 형태로 배열된 2 차원 어레이 구조를 가지는 복수의 픽셀 유닛(PXU)을 포함할 수 있다. 본 명세서에서 사용되는 용어 "로우"는 픽셀 어레이(34)에 포함된 복수의 단위 픽셀 중 가로 방향으로 배치된 복수의 단위 픽셀들의 집합을 의미하고, "컬럼"은 픽셀 어레이(34)에 포함된 복수의 단위 픽셀 중 세로 방향으로 배치된 복수의 단위 픽셀들의 집합을 의미한다.
복수의 픽셀 유닛(PXU)은 각각 복수의 포토다이오드를 포함하는 멀티픽셀 구조를 가질 수 있다. 복수의 픽셀 유닛(PXU) 각각에서, 복수의 포토다이오드는 상기 객체로부터 전달되는 빛을 수광하여 전하를 생성할 수 있다. 이미지 센서(100)는 복수의 픽셀 유닛(PXU) 각각에 포함된 복수의 포토다이오드로부터 생성되는 픽셀 신호의 위상차를 이용하여 자동 초점(autofocus) 기능을 수행할 수 있다. 복수의 픽셀 유닛(PXU) 각각은 복수의 포토다이오드에서 생성되는 전하로부터 픽셀 신호를 생성하기 위한 픽셀 회로를 포함할 수 있다.
칼럼 드라이버(20)는 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상기 상관 이중 샘플러는, 로우 드라이버(30)가 공급하는 행 선택 신호에 의해 선택되는 행에 포함되는 픽셀 유닛(PXU)과 칼럼 라인들을 통해 연결되며, 상관 이중 샘플링을 수행하여 리셋 전압 및 픽셀 전압을 검출할 수 있다. 상기 아날로그-디지털 컨버터는 상기 상관 이중 샘플러가 검출한 리셋 전압 및 픽셀 전압을 디지털 신호로 변환하여 리드아웃 회로(50)에 전달할 수 있다.
리드아웃 회로(50)는 디지털 신호를 임시로 저장할 수 있는 래치 또는 버퍼 회로와 증폭 회로 등을 포함할 수 있으며, 칼럼 드라이버(20)로부터 수신한 디지털 신호를 임시 저장하거나 증폭하여 이미지 데이터를 생성할 수 있다. 칼럼 드라이버(20), 로우 드라이버(30), 및 리드아웃 회로(50)의 동작 타이밍은 타이밍 컨트롤러(40)에 의해 결정될 수 있으며, 타이밍 컨트롤러(40)는 이미지 프로세서(70)가 전송하는 제어 명령에 의해 동작할 수 있다.
이미지 프로세서(70)는 리드아웃 회로(50)가 출력하는 이미지 데이터를 신호 처리하여 디스플레이 장치에 출력하거나 메모리 등과 같은 저장 장치에 저장할 수 있다. 이미지 센서(100)가 자율 주행 차량에 탑재되는 경우, 이미지 프로세서(70)는 이미지 데이터를 신호 처리하여 상기 자율 주행 차량을 제어하는 메인 컨트롤러 등에 전송할 수 있다.
도 2는 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서(100)에 포함되는 픽셀 유닛(PXU)의 예시적인 회로도이다. 도 3a 내지 도 3d 는 이미지 센서(100)의 구성을 보다 구체적으로 설명하기 위한 도면들로서, 도 3a는 이미지 센서(100)의 일부 구성을 개략적으로 예시한 평면도이고, 도 3b는 도 3a의 I - I' 선 단면도이고, 도 3c는 도 3a의 II - II' 선 단면도이고, 도 3d는 도 3a에 예시한 이미지 센서(100)의 일부 구성 요소들의 평면 레이아웃이다. 도 2와 도 3a 내지 도 3d를 참조하여 도 1에 예시한 픽셀 유닛(PXU)의 예시적인 구성을 설명한다.
도 2와 도 3a 내지 도 3d를 참조하면, 이미지 센서(100)는 소자 분리 구조물(110)에 의해 한정되는 센싱 영역(SA)을 가지는 픽셀 유닛(PXU)을 포함한다. 픽셀 유닛(PXU)은 기판(102)에 형성된 4 개의 포토다이오드, 즉 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 포함하는 4-공유(4-shared) 픽셀을 구성할 수 있다. 픽셀 유닛(PXU)에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각은 1 개의 픽셀을 구성할 수 있다. 1 개의 픽셀 유닛(PXU)에서, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 1 개의 플로팅 디퓨전 영역(FD)을 공유하는 구조를 가질 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 센싱 영역(SA) 내에서 플로팅 디퓨전 영역(FD)의 주위에 배치될 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 플로팅 디퓨전 영역(FD)을 포위하도록 플로팅 디퓨전 영역(FD)을 중심으로 방사 방향 외측에 배치될 수 있다.
픽셀 유닛(PXU)에서, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)가 1 개의 플로팅 디퓨전 영역(FD)을 공유하는 것은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 대응하는 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)를 통해 이루어질 수 있다. 즉, 제1 포토다이오드(PD1)에 대응하는 제1 트랜스퍼 트랜지스터(TX1), 제2 포토다이오드(PD2)에 대응하는 제2 트랜스퍼 트랜지스터(TX2), 제3 포토다이오드(PD3)에 대응하는 제3 트랜스퍼 트랜지스터(TX3), 및 제4 포토다이오드(PD4)에 대응하는 제4 트랜스퍼 트랜지스터(TX4)는 1 개의 플로팅 디퓨전 영역(FD)을 공통 드레인 영역으로서 공유할 수 있다.
도 2에 예시한 바와 같이, 1 개의 픽셀 유닛(PXU)에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SF), 및 선택 트랜지스터(SX)를 공유할 수 있다. 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SF), 및 선택 트랜지스터(SX)는 픽셀 유닛(PXU)에 포함된 센싱 영역(SA)(도 3a 내지 도 3d 참조)의 주변에서 행 방향 또는 열 방향을 따라 배치될 수 있다.
도 2에 예시한 바와 같이, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 각각 대응하는 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)의 소스 영역을 구성할 수 있다. 플로팅 디퓨전 영역(FD)은 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)의 공통 드레인 영역을 구성할 수 있다. 플로팅 디퓨전 영역(FD)은 리셋 트랜지스터(RX)의 소스 영역과, 소스 팔로워 트랜지스터(SF)의 게이트 전극에 각각 연결될 수 있다. 리셋 트랜지스터(RX)의 드레인 영역과 소스 팔로워 트랜지스터(SF)의 드레인 영역이 공유되어 전원 전압(Vpix)으로 연결될 수 있다. 소스 팔로워 트랜지스터(SF)의 소스 영역과 선택 트랜지스터(SX)의 드레인 영역이 서로 공유될 수 있다. 선택 트랜지스터(SX)의 소스 영역에는 출력 전압(Vout)이 연결될 수 있다.
플로팅 디퓨전 영역(FD)은 리셋 트랜지스터(RX)에 의해 주기적으로 리셋될 수 있다. 리셋 신호에 의해 리셋 트랜지스터(RX)가 턴온(turn on)되면, 리셋 트랜지스터(RX)의 드레인 영역에 연결된 전원 전압(Vpix)이 플로팅 디퓨전 영역(FD)으로 전달되고, 이에 따라 플로팅 디퓨전 영역(FD)이 리셋될 수 있다.
소스 팔로워 트랜지스터(SF)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 플로팅 디퓨전 영역(FD)의 전기적 포텐셜의 변화를 증폭할 수 있다.
도 2와 도 3a 내지 도 3d에는 이미지 센서(100)에 포함된 픽셀 유닛(PXU)이 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 포함하는 4-공유 픽셀을 구성하는 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명의 기술적 사상에 의한 픽셀 유닛(PXU)은 N 개 (N은 2 이상의 정수)의 포토다이오드를 포함하는 N-공유 픽셀을 구성할 수 있다. 예를 들면, 이미지 센서(100)에 포함된 복수의 픽셀 유닛(PXU)은 각각 2 개의 포토다이오드를 포함하는 2-공유 픽셀, 또는 8 개의 포토다이오드를 포함하는 8-공유 픽셀을 포함할 수도 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서(100)는 도 2에 예시한 회로 구성을 가지는 픽셀 유닛(PXU) 각각으로부터 리셋 전압 및 픽셀 전압을 검출하고, 상기 리셋 전압과 상기 픽셀 전압과의 차이를 계산함으로써 픽셀 신호를 획득할 수 있다. 상기 픽셀 전압은, 도 1에 예시한 복수의 픽셀 유닛(PXU) 각각에 포함된 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서 생성된 전하가 반영된 전압일 수 있다.
도 3a 내지 도 3d를 참조하면, 이미지 센서(100)에서, 픽셀 유닛(PXU)은 기판(102) 내에 형성된 소자 분리 구조물(110)과, 소자 분리 구조물(110)에 의해 한정되는 센싱 영역(SA)을 포함할 수 있다. 센싱 영역(SA)은 픽셀 유닛(PXU)의 외부로부터 입사되는 빛을 센싱하는 영역일 수 있다.
기판(102)은 반도체 층으로 이루어질 수 있다. 예시적인 실시예들에서, 기판(102)은 P 형 불순물로 도핑된 반도체층으로 이루어질 수 있다. 예를 들면, 기판(102)은 Si, Ge, SiGe, Ⅱ-Ⅵ족 화합물 반도체, Ⅲ-Ⅴ족 화합물 반도체, 또는 이들의 조합으로 이루어지는 반도체 층, 또는 SOI(Silicon on insulator) 기판으로 이루어질 수 있다. 예시적인 실시예들에서, 기판(102)은 P 형 벌크(bulk) 실리콘 기판으로부터 에피택셜 성장된 P 형 에피택셜 반도체층으로 이루어질 수 있다. 기판(102)은 상호 반대측 표면인 프론트사이드 면(102A) 및 백사이드 면(102B)을 포함할 수 있다.
기판(102)의 프론트사이드 면(102A) 위에는 배선 구조물(MS)이 배치될 수 있다. 배선 구조물(MS)은 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 덮는 다중층 구조의 층간절연막(182A, 182B, 182C, 182D)과, 층간절연막(182A, 182B, 182C, 182D) 각각의 위에 형성된 다중층 구조의 복수의 배선층(184)을 포함할 수 있다. 층간절연막(182A, 182B, 182C, 182D) 및 복수의 배선층(184) 각각의 층 수 및 배치는 도 3b 및 도 3c에 예시한 바에 한정되지 않으며, 필요에 따라 다양한 변경 및 변형이 가능하다.
배선 구조물(MS)에 포함된 복수의 배선층(184)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)와 전기적으로 연결되는 복수의 트랜지스터와, 상기 복수의 트랜지스터에 연결되는 배선들을 포함할 수 있다. 상기 복수의 트랜지스터는 도 2에 예시한 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4), 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SF), 및 선택 트랜지스터(SX)를 포함할 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서 변환된 전기적 신호는 배선 구조물(MS)에서 신호 처리될 수 있다. 복수의 배선층(184)의 배치는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 배치와 무관하게 자유롭게 배치될 수 있다.
기판(102)의 백사이드 면(102B) 위에는 광 투과 구조물(LTS)이 배치될 수 있다. 광 투과 구조물(LTS)은 백사이드 면(102B) 위에 차례로 적층된 제1 평탄화막(122), 컬러 필터(CF), 제2 평탄화막(124), 및 마이크로렌즈(ML)를 포함할 수 있다. 광 투과 구조물(LTS)은 외부에서 입사되는 광을 집광 및 필터링하여 센싱 영역(SA)으로 제공할 수 있다. 1 개의 센싱 영역(SA)에 있는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 1 개의 마이크로렌즈(ML)로 덮일 수 있다. 픽셀 유닛(PXU)은 기판(102)의 백사이드 면(102B) 측으로부터 광을 수신하는 BSI(backside illumination) 구조를 가질 수 있다.
광 투과 구조물(LTS)에서, 제1 평탄화막(122)은 이미지 센서(100)의 제조 공정 중에 기판(102)이 손상되는 것을 방지하기 위한 버퍼막으로 사용될 수 있다. 제1 평탄화막(122) 및 제2 평탄화막(124)은 각각 실리콘 산화막, 실리콘 질화막, 수지, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
예시적인 실시예들에서, 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터, 또는 화이트 컬러 필터로 이루어질 수 있다. 상기 화이트 컬러 필터는 가시광 파장 대역의 빛을 투과시키는 투명 컬러 필터일 수 있다. 도 1에 예시한 픽셀 어레이(10)에는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터, 및 화이트 컬러 필터가 2 x 2의 2 차원 어레이로 배열되어 하나의 컬러 필터 그룹을 구성하는 복수의 컬러 필터 그룹을 포함할 수 있다. 상기 복수의 컬러 필터 그룹은 복수의 로우 라인 및 복수의 컬럼 라인을 따라 매트릭스 형태로 배열될 수 있다. 다른 예시적인 실시예들에서, 컬러 필터(CF)는 시안(cyan), 마젠타(magenta), 또는 황색(yellow) 등과 같은 다른 컬러를 가질 수도 있다.
마이크로렌즈(ML)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)로 입사되는 빛을 집광시킬 수 있도록 외측으로 볼록한 형상을 가질 수 있다.
광 투과 구조물(LTS)은 제1 평탄화막(122) 상에 형성된 반사 방지막(126)을 더 포함할 수 있다. 반사 방지막(126)은 센싱 영역(S1)의 에지 부분 위에서 소자 분리 구조물(110)과 수직 방향(Z 방향)으로 오버랩되는 위치에서 배치될 수 있다. 반사 방지막(126)의 상면 및 측벽은 컬러 필터(CF)로 덮일 수 있다. 반사 방지막(126)은 컬러 필터(CF)를 통과하는 입사광이 측면으로 반사되거나 산란되는 것을 방지하는 역할을 할 수 있다. 예를 들면, 컬러 필터(CF)와 제1 평탄화막(122)과의 사이의 계면에서 반사 또는 산란되는 광자가 다른 센싱 영역으로 이동하는 것을 반사 방지막(126)에 의해 막을 수 있다. 반사 방지막(126)은 금속을 포함할 수 있다. 예를 들면, 반사 방지막(126)은 텅스텐(W), 알루미늄(Al), 구리(Cu), 또는 이들의 조합을 포함할 수 있다.
1 개의 픽셀 유닛(PXU)에 포함된 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)는 각각 게이트 유전막(112), 트랜스퍼 게이트(114), 및 채널 영역(CH)을 포함할 수 있다. 채널 영역(CH)은 기판(102) 중 게이트 유전막(112)에 인접한 위치에 배치될 수 있다.
제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4), 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4), 및 플로팅 디퓨전 영역(FD)은 픽셀 유닛(PXU)의 센싱 영역(SA) 내에 배치될 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 소스 영역에 해당하고, 플로팅 디퓨전 영역(FD)은 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 드레인 영역에 해당할 수 있다.
제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각은 제1 반도체 영역(132)과, 제2 반도체 영역(134)과, 제1 반도체 영역(132)과 제2 반도체 영역(134)과의 접합면(junction)을 포함할 수 있다. 제1 반도체 영역(132)은 P 형 불순물로 도핑된 반도체 영역으로서, 기판(102)의 프론트사이드 면(102A)에 인접하게 배치될 수 있다. 제1 반도체 영역(132)은 HAD(hole accumulated device) 영역으로 이용될 수 있다. 제1 반도체 영역(132)의 불순물 농도는 기판(102)을 구성하는 P 형 반도체층의 불순물 농도보다 더 클 수 있다. 제2 반도체 영역(134)은 N 형 불순물로 도핑된 반도체 영역으로서, 제1 반도체 영역(132)을 사이에 두고 기판(102)의 프론트사이드 면(102A)으로부터 이격된 위치에서 제1 반도체 영역(132)에 접할 수 있다.
제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 트랜스퍼 게이트(114)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서 생성되는 광전하를 플로팅 디퓨전 영역(FD)으로 전송할 수 있다. 본 예에서는 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 트랜스퍼 게이트(114)가 플래너 타입(planar type)의 게이트 구조를 가지고 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각은 평면 채널 트랜지스터 구조를 가지는 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 트랜스퍼 게이트(114)의 적어도 일부가 기판(102)의 프론트사이드 면(102A)으로부터 기판(102) 내에 매립된 구조를 가질 수 있으며, 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각은 리세스 채널 트랜지스터 구조를 가질 수도 있다.
픽셀 유닛(PXU)의 센싱 영역(SA) 내에서, 플로팅 디퓨전 영역(FD)과 수직 방향(Z 방향)으로 오버랩되는 위치에 IPO 배리어(inter-pixel overflow barrier)(140)가 배치될 수 있다. IPO 배리어(140)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)에 접할 수 있다. 예시적인 실시예들에서, 도 3a에 예시한 바와 같이, 평면에서 볼 때, IPO 배리어(140)의 센터는 플로팅 디퓨전 영역(FD)의 센터와 대략 일치할 수 있다. 예시적인 실시예들에서, IPO 배리어(140)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)과 접촉하는 복수의 접촉면을 가지고, 상기 복수의 접촉면 각각의 면적은 서로 대략 동일하거나 또는 유사할 수 있다.
IPO 배리어(140)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)과 동일한 도전형의 불순물로 도핑된 반도체 영역으로 이루어질 수 있다. 예를 들면, IPO 배리어(140)는 N 형 불순물로 도핑된 제3 반도체 영역으로 이루어질 수 있다. 예시적인 실시예들에서, 제2 반도체 영역(134)에서의 불순물 도핑 농도와 IPO 배리어(140)에서의 불순물 도핑 농도는 대략 동일 또는 유사할 수 있다. 다른 예시적인 실시예들에서, 제2 반도체 영역(134)에서의 불순물 도핑 농도는 IPO 배리어(140)에서의 불순물 도핑 농도보다 더 클 수 있다. 예를 들면, 제2 반도체 영역(134)에서의 불순물 도핑 농도는 약 1 × 1011 /cm3 내지 약 1 × 1013 /cm3의 범위 내에서 선택되고, IPO 배리어(140)에서의 불순물 도핑 농도는 약 1 × 109 /cm3 내지 약 1 × 1012 /cm3의 범위 내에서 선택될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
IPO 배리어(140)는 기판(102)의 프론트사이드 면(102A) 및 백사이드 면(102B)으로부터 이격된 위치에 배치될 수 있다. IPO 배리어(140)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중에서 선택되는 하나를 사이에 두고 소자 분리 구조물(110)로부터 이격된 위치에 배치될 수 있다. 예시적인 실시예들에서, 기판(102)의 표면들, 예를 들면 프론트사이드 면(102A), 백사이드 면(102B), 및 기판(102) 중 소자 분리 구조물(110)에 접하는 표면들은 이미지 센서(100)의 제조 공정 중에 식각 분위기에 노출되면서 손상에 의한 결함(defect)이 존재할 수 있다. IPO 배리어(140)가 기판(102)의 손상된 표면에 접하도록 배치되는 경우에는 전하 전송 불량이 발생되거나 암전류(dark current)가 발생하는 등의 문제들이 야기될 수 있다. 따라서, 이와 같은 문제들을 방지하기 위하여, IPO 배리어(140)는 기판(102)의 표면들로부터 이격된 위치에 배치될 수 있다.
IPO 배리어(140)는 플로딩 디퓨전 영역(FD)을 사이에 두고 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 트랜스퍼 게이트(114)로부터 수직 방향(Z 방향)으로 이격된 위치에 배치될 수 있다. IPO 배리어(140)는 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 일부와 수직 방향(Z 방향)으로 오버랩되는 부분들을 포함할 수 있다.
IPO 배리어(140)는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이에서 전자 이동 경로를 제공할 수 있다. IPO 배리어(140)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 신호 전하를 축적할 때 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중 어느 하나의 포토다이오드에서 FWC(full well capacity)를 초과하면 그 초과되는 전하량(charge amount)을 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중 다른 하나의 포토다이오드로 유동(flow)시키기 위한 전자 이동 경로를 제공할 수 있다. 따라서, 센싱 영역(SA)에서 수광된 빛의 전자들이 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 공간적 한계에 영향을 받지 않고, IPO 배리어(140)에 의해 증가된 FWC를 가지는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 축적될 수 있다.
제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 트랜스퍼 게이트(114)에 인가되는 전압에 따라 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)의 채널 영역(CH)의 포텐셜이 변화될 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)에 신호 전하가 축적된 후, 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)의 트랜스퍼 게이트(114)에 소정의 전압을 인가하면, 제2 반도체 영역(134) 및 IPO 배리어(140)에 있는 신호 전하들이 채널 영역(CH)을 통해 플로팅 디퓨전 영역(FD)으로 전송될 수 있다.
예를 들면, 픽셀 유닛(PXU)에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중 제1 포토다이오드(PD1)에 빛이 과다 유입되어 포화되는 경우, 제1 포토다이오드(PD1)에서 생성된 전하의 일부가 IPO 배리어(140)를 통해 제2 내지 제4 포토다이오드 (PD2, PD3, PD4) 중에서 선택되는 적어도 하나의 포토다이오드로 이동할 수 있다. 따라서, IPO 배리어(140)에 의해 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 국부적인 포화가 방지될 수 있으며, 이미지 센서(100)의 다양한 동작 환경하에서, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 공간적 한계에 영향을 받지 않고, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서 얻어지는 전자들의 FWC를 증가시킬 수 있다. 따라서, 이미지 센서(100)의 픽셀 유닛(PXU) 사이즈가 미세화되어도 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서의 FWC를 증가시킬 수 있으며, 우수한 감도 및 색 품질을 제공할 수 있다.
IPO 배리어(140)는 플로팅 디퓨전 영역(FD) 중 마이크로렌즈(ML)에 가장 가까운 최저면 레벨인 제1 수직 레벨(L1)과, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중 마이크로렌즈(ML)에 가장 가까운 최저면 레벨인 제2 수직 레벨(L2)과의 사이에서 선택되고 제1 수직 레벨(L1)로부터 수직 방향(Z 방향)으로 이격된 레벨에 배치될 수 있다. 예시적인 실시예들에서, 도 3b에 예시한 바와 같이, 수직 방향(Z 방향)에서 플로팅 디퓨전 영역(FD)의 최저면 레벨인 제1 레벨(L1)과 IPO 배리어(140)의 최상면 레벨(L3)과의 사이의 최소 이격 거리(D1)는, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 최저면 레벨인 제2 수직 레벨(L2)과 IPO 배리어(140)의 최저면 레벨(L4)과의 사이의 최소 이격 거리(D2)보다 더 작을 수 있다. 예시적인 실시예들에서, 기판(102)의 프론트사이드 면(102A)과 IPO 배리어(140)와의 사이의 수직 방향(Z 방향) 최소 이격 거리(D3)는 IPO 배리어(140)와 기판(102)의 백사이드 면(102B)과의 사이의 수직 방향(Z 방향) 최소 이격 거리(D4)보다 더 작을 수 있다.
도 3d에 예시한 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 및 IPO 배리어(140)의 평면 레이아웃은 도 3b에서 IPO 배리어(140)의 최상면 레벨(L3)과 최저면 레벨(L4)과의 사이의 레벨에서의 평면 레이아웃에 해당할 수 있다. IPO 배리어(140)는 IPO 배리어(140)의 최상면 레벨(L3)과 최저면 레벨(L4)과의 사이의 레벨에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)에 접할 수 있다.
도 3d에 예시한 바와 같이, IPO 배리어(140)는 센싱 영역(SA)의 대략 중앙부에 배치되는 IPO 배리어 센터부(140C)와, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 접하는 볼록 접촉면(140S)을 포함할 수 있다.
예시적인 실시예들에서, 도 3a 내지 도 3d에 예시한 이미지 센서(100)를 제조하기 위하여, 기판(102)에 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 형성하기 위한 이온 주입 공정을 먼저 수행하여 제1 내지 제4 이온 주입 영역을 형성한 후, 센싱 영역(SA)의 대략 중앙부에서 상기 제1 내지 제4 이온 주입 영역 각각의 일부 영역들과 오버랩되는 영역들을 포함하는 영역에 IPO 배리어(140)를 형성하기 위한 이온 주입 공정을 수행할 수 있다. IPO 배리어(140)가 형성된 후 상기 제1 내지 제4 이온 주입 영역 중 기판(102)에 남아 있는 영역들이 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 구성할 수 있다.
IPO 배리어(140)의 수직 방향(Z 방향) 두께(140T)는 0 보다 크고 제2 반도체 영역(134)의 수직 방향(Z 방향) 두께보다 작은 범위 내에서 다양하게 선택될 수 있다.
픽셀 유닛(PXU)의 센싱 영역(SA)에서, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4), 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4), 플로팅 디퓨전 영역(FD), 및 IPO 배리어(140)는 1 개의 마이크로 렌즈(ML)와 수직으로 오버랩될 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)로부터 제1 내지 제4 픽셀 신호가 생성될 수 있다. 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)는 기판(102)의 백사이드 면(102B)을 덮는 1 개의 마이크로 렌즈(ML)를 통과한 빛을 픽셀 유닛(PXU) 내의 서로 다른 위치에서 수광하여 광전하를 생성하고, 이와 같이 생성된 광전하가 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 축적됨으로써 상기 제1 내지 제4 픽셀 신호가 생성될 수 있다. 픽셀 유닛(PXU)에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)로부터 출력되는 상기 제1 내지 제4 픽셀 신호로부터 오토 포커싱(auto-focusing) 정보를 추출할 수 있다.
소자 분리 구조물(110)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4), 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4), 플로팅 디퓨전 영역(FD), 및 IPO 배리어(140)를 포위하는 폐루프(closed loop) 형상의 평면 구조를 가질 수 있다. 소자 분리 구조물(110)은 기판(102)의 프론트사이드 면(102A)으로부터 백사이드 면(102B)까지 기판(102)의 두께 방향으로 연장될 수 있다. 예시적인 실시예들에서, 소자 분리 구조물(110)은 실리콘 산화물, 실리콘 질화물, SiCN, SiON, SiOC, 폴리실리콘, 금속, 금속 질화물, 금속 산화물, BSG(borosilicate glass), PSG(phosphosilicate glass), BPSG(borophosphosilicate glass), PE-TEOS(plasma enhanced tetraethyl orthosilicate), FSG(fluoride silicate glass), CDO(carbon doped silicon oxide), OSG(organosilicate glass), 에어(air), 또는 이들의 조합을 포함할 수 있다. 본 명세서에서 용어 "에어"는 대기 또는 제조 공정 중에 존재할 수 있는 다른 가스들을 의미할 수 있다. 예를 들면, 소자 분리 구조물(110)에 포함될 수 있는 금속으로서 텅스텐(W), 구리(Cu), 또는 이들의 조합을 들 수 있다. 소자 분리 구조물(110)에 포함될 수 있는 금속 질화물로서 TiN, TaN, 또는 이들의 조합을 들 수 있다. 소자 분리 구조물(110)에 포함될 수 있는 금속 산화물로서 ITO(indium tin oxide), 산화알루미늄(Al2O3), 또는 이들의 조합을 들 수 있다.
도 1, 도 2, 및 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)는 픽셀 유닛(PXU)의 센싱 영역(SA)에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각에 연결된 IPO 배리어(140)를 포함한다. IPO 배리어(140)는 센싱 영역(SA)의 대략 중앙부에서 플로팅 디퓨전 영역(FD)과 수직 방향(Z 방향)으로 오버랩되어 있다. IPO 배리어(140)는 이미지 센서(100)를 구성하는 전극들, 특히 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4) 각각의 트랜스퍼 게이트(114)로부터 수직 방향(Z 방향)으로 충분히 이격된 위치에 배치될 수 있다. 따라서, 이미지 센서(100)의 픽셀 유닛(PXU)의 사이즈가 미세화되어도 이미지 센서(100)에 포함된 전극들과 IPO 배리어(140)와의 사이의 전기적 간섭 없이 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서의 FWC를 용이하게 증가시킬 수 있다. 따라서, 이미지 센서(100)에서 우수한 감도 및 색 품질을 제공할 수 있다.
또한, 이미지 센서(100)의 픽셀 유닛(PXU)의 센싱 영역(SA)에서 IPO 배리어(140)는 센싱 영역(SA)의 대략 중앙부에 배치되므로, 1 개의 픽셀 유닛(PXU) 내에서 1 개의 IPO 배리어(140) 만으로 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각을 연결시킬 수 있다. 비교 예로서, 1 개의 픽셀 유닛(PXU) 내에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이에 1 개씩 배치되는 복수의 대조용 IPO 배리어를 포함하는 이미지 센서의 경우, 상기 복수의 대조용 IPO 배리어는 센싱 영역(SA)의 중앙부보다는 에지부에 더 가까이 배치될 수 있다. 이 경우, 상기 복수의 대조용 IPO 배리어 각각의 평면 사이즈는, 도 3a 도 3d에 예시한 바와 같이 센싱 영역(SA)의 대략 중앙부에 배치되는 IPO 배리어(140)의 평면 사이즈에 비해 작아질 수 있다. 따라서, 상기 복수의 대조용 IPO 배리어를 형성하기 위한 이온 주입 공정은 센싱 영역(SA)의 대략 중앙부에 배치되는 IPO 배리어(140)을 형성하기 위한 이온 주입 공정에 비해 공정 난이도가 크고 공정 정밀도가 저하될 수 있다. 반면, 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서(100)에 포함된 IPO 배리어(140)를 형성하는 공정에서는, 센싱 영역(SA)의 대략 중앙부에서 비교적 큰 평면 사이즈를 가지는 IPO 배리어(140)를 형성하게 되므로 IPO 배리어(140)을 형성하기 위한 이온 주입 공정시 공정 난이도가 감소될 수 있으며, IPO 배리어(140) 내에 포함되는 도판트 농도의 산포가 개선될 수 있다. 또한, IPO 배리어(140)가 센싱 영역(SA)의 대략 중앙부에 배치됨으로써, IPO 배리어(140)와 소자 분리 구조물(110)과의 이격 거리를 비교적 크게 할 수 있다. 따라서, 소자 분리 구조물(110)의 주변에서 기판(102) 표면에 손상된 부분이 있는 경우에도 IPO 배리어(140)가 기판(102)의 손상 부분에 의해 악영향을 받는 것을 방지할 수 있다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 이미지 센서(200)의 단면도이다. 도 4에는 이미지 센서(200) 중 3a의 I - I' 선 단면에 대응하는 부분의 단면 구성이 예시되어 있다. 도 4에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 4를 참조하면, 이미지 센서(200)는 도 1, 도 2, 및 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(200)의 픽셀 유닛(PXU2)은 IPO 배리어(240)를 포함한다.
IPO 배리어(240)는 도 3a 내지 도 3d를 참조하여 IPO 배리어(140)에 대하여 설명한 바와 대체로 동일한 구성을 가진다. 단, 수직 방향(Z 방향)에서 플로팅 디퓨전 영역(FD)의 최저면 레벨인 제1 레벨(L1)과 IPO 배리어(240)의 최상면 레벨(L23)과의 사이의 최소 이격 거리(D21)는, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)의 최저면 레벨인 제2 수직 레벨(L2)과 IPO 배리어(240)의 최저면 레벨(L24)과의 사이의 최소 이격 거리(D22)보다 더 클 수 있다. 예시적인 실시예들에서, 기판(102)의 프론트사이드 면(102A)과 IPO 배리어(240)와의 사이의 수직 방향(Z 방향) 최소 이격 거리(D23)는 IPO 배리어(140)와 기판(102)의 백사이드 면(102B)과의 사이의 수직 방향(Z 방향) 최소 이격 거리(D24)보다 더 클 수 있다.
본 발명의 기술적 사상에 의하면, 도 3a 내지 도 3d와 도 4를 참조하여 설명한 IPO 배리어(140, 240)의 수직 레벨은 도 3a 내지 도 3d와 도 4에 예시한 바에 한정되지 않으며, 이미지 센서(100, 200)에서 요구되는 전기적 특성에 따라 다양하게 변형 및 변형될 수 있다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(300)의 평면 레이아웃이다. 도 5에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 5를 참조하면, 이미지 센서(300)는 도 1, 도 2, 및 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(300)의 픽셀 유닛(PXU3)은 IPO 배리어(340)를 포함한다. 도 5에는 도 3d에 예시한 바와 유사하게, IPO 배리어(340)의 최상면 레벨과 최저면 레벨과의 사이의 레벨에서의 평면 레이아웃이 예시되어 있다.
IPO 배리어(340)는 센싱 영역(SA)의 대략 중앙부에 배치되는 IPO 배리어 센터부(340C)와, IPO 배리어 센터부(340C)로부터 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중 이웃하는 2 개의 포토다이오드 사이의 영역까지 연장되는 IPO 배리어 연장부(340E)와, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 접하는 오목 접촉면(340S)을 포함할 수 있다.
예시적인 실시예들에서, 도 5에 예시한 구조를 가지는 이미지 센서(300)를 제조하기 위하여, 기판(102)에 IPO 배리어(340)를 형성하기 위한 제1 불순물 이온 주입 영역을 형성한 후, 상기 제1 불순물 이온 주입 영역의 일부 영역들과 오버랩되는 영역들에 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 형성하기 위한 이온 주입 공정을 수행할 수 있다. 그 결과, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)가 형성된 후 상기 제1 불순물 이온 주입 영역 중 기판(102)에 남아 있는 영역이 IPO 배리어(340)를 구성할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(400)의 평면 레이아웃이다. 도 6에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 6을 참조하면, 이미지 센서(400)는 도 1, 도 2, 및 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(400)의 픽셀 유닛(PXU4)은 IPO 배리어(440)를 포함한다. 도 6에는 도 3d에 예시한 바와 유사하게, IPO 배리어(440)의 최상면 레벨과 최저면 레벨과의 사이의 레벨에서의 평면 레이아웃이 예시되어 있다.
IPO 배리어(440)는 도 3a 내지 도 3d에 예시한 IPO 배리어(140)와 유사하게, IPO 배리어 센터부(440C)와, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에 접하는 볼록 접촉면(440S)을 포함할 수 있다. 단, 도 6에 예시한 평면에서 볼 때, IPO 배리어(440)의 센터와 플로팅 디퓨전 영역(FD)(도 3a 및 도 3b 참조)의 센터는 일치하지 않을 수 있다. IPO 배리어(440)의 센터는 플로팅 디퓨전 영역(FD)(도 3a 및 도 3b 참조)의 센터로부터 소자 분리 구조물(110)을 행해 시프트된 위치에 있을 수 있다. 예시적인 실시예들에서, 도 6에 예시한 평면에서 볼 때, IPO 배리어(440)의 센터는 센싱 영역(SA)의 센터로부터 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 중에서 선택되는 어느 하나의 포토다이오드의 센터를 향해, 또는 센싱 영역(SA)의 센터로부터 임의의 방향을 향해 시프트된 위치에 있을 수 있다. 이에 따라, IPO 배리어(440)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 제2 반도체 영역(134)과 접촉하는 복수의 접촉면을 가지고, 상기 복수의 접촉면 중 적어도 일부는 서로 다른 면적을 가질 수 있다. 예를 들면, 도 6에 예시한 바와 같이, IPO 배리어(440)와 제1 포토다이오드(PD1)와의 사이의 접촉 면적은 IPO 배리어(440)와 제4 포토다이오드(PD4)와의 사이의 접촉 면적보다 크고, IPO 배리어(440)와 제2 포토다이오드(PD2)와의 사이의 접촉 면적보다 작고, IPO 배리어(440)와 제3 포토다이오드(PD3)와의 사이의 접촉 면적과 동일 또는 유사할 수 있다. 그러나, 본 발명의 기술적 사상이 도 6에 예시한 바에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100A)를 설명하기 위한 도면들로서, 도 7a는 이미지 센서(100A)의 일부 구성을 개략적으로 예시한 평면도이고, 도 7b는 도 7a의 II - II' 선 단면도이다. 도 7a 및 도 7b에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 7a 및 도 7b를 참조하면, 이미지 센서(100A)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100A)는 소자 분리 구조물(110)로부터 센싱 영역(SA)의 일부 영역을 관통하여 IPO 배리어(140)를 향해 연장된 복수의 내측 소자 분리 구조물(110A)을 더 포함한다. 도 7a의 I - I' 선 단면을 따르는 구성은 도 3b에 예시한 바와 동일할 수 있다.
복수의 내측 소자 분리 구조물(110A) 각각은 소자 분리 구조물(110)에 연결되는 부분을 포함할 수 있다. 복수의 내측 소자 분리 구조물(110A)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이마다 하나씩 배치될 수 있다. 복수의 내측 소자 분리 구조물(110A)은 각각 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 및 IPO 배리어(140)로부터 이격되어 있을 수 있다. 복수의 내측 소자 분리 구조물(110A)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이의 전기적 크로스토크(electric crosstalk) 및 광학적 크로스토크(optical crosstalk)를 방지함으로써 픽셀 유닛(PXU)에서의 오토 포커싱 특성을 향상시키는 데 기여할 수 있다.
소자 분리 구조물(110) 및 복수의 내측 소자 분리 구조물(110A)은 각각 기판(102)의 프론트사이드 면(102A)으로부터 백사이드 면(102B)까지 수직 방향(Z 방향)으로 길게 연장될 수 있다. 소자 분리 구조물(110) 및 복수의 내측 소자 분리 구조물(110A) 각각의 수직 방향(Z 방향) 길이는 실질적으로 동일할 수 있다. 소자 분리 구조물(110) 및 복수의 내측 소자 분리 구조물(110A) 각각은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 7b에서 X 방향 폭)이 점차 커질 수 있다. 예시적인 실시예들에서, 소자 분리 구조물(110) 및 복수의 내측 소자 분리 구조물(110A)은 동시에 형성될 수 있다. 예를 들면, 소자 분리 구조물(110) 및 복수의 내측 소자 분리 구조물(110A)은 도 15b를 참조하여 후술하는 공정에서 동시에 형성될 수 있다. 복수의 내측 소자 분리 구조물(110A)에 대한 보다 상세한 구성은 도 3a 내지 도 3d를 참조하여 소자 분리 구조물(110)에 대하여 설명한 바와 대체로 동일하다.
도 8a 및 도 8b는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100B)를 설명하기 위한 도면들로서, 도 8a는 이미지 센서(100B)의 일부 구성을 개략적으로 예시한 평면도이고, 도 8b는 도 8a의 II - II' 선 단면도이다. 도 8a 및 도 8b에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 8a 및 도 8b를 참조하면, 이미지 센서(100B)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100B)는 소자 분리 구조물(110)로부터 센싱 영역(SA)의 일부 영역을 관통하여 IPO 배리어(140)를 향해 연장된 복수의 내측 소자 분리 구조물(110B)을 더 포함한다. 도 8a의 I - I' 선 단면을 따르는 구성은 도 3b에 예시한 바와 동일할 수 있다.
복수의 내측 소자 분리 구조물(110B) 각각은 소자 분리 구조물(110)에 접하는 부분을 포함할 있다. 복수의 내측 소자 분리 구조물(110B)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이마다 하나씩 배치될 수 있다.
복수의 내측 소자 분리 구조물(110B)은 도 7a 및 도 7b를 참조하여 설명한 복수의 내측 소자 분리 구조물(110A)에 대하여 설명한 효과와 유사한 효과를 제공할 수 있다. 단, 수직 방향(Z 방향)에서 복수의 내측 소자 분리 구조물(110B) 각각의 길이는 소자 분리 구조물(110)의 길이보다 더 작을 수 있다. 복수의 내측 소자 분리 구조물(110B)은 각각 기판(102)의 백사이드 면(102B)으로부터 기판(102)의 일부 두께만큼 기판(102) 내부로 연장될 수 있다.
복수의 내측 소자 분리 구조물(110B) 각각은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 8b에서 X 방향 폭)이 점차 작아질 수 있다. 복수의 내측 소자 분리 구조물(110B)은 소자 분리 구조물(110)이 형성된 후에 형성될 수 있다. 예를 들면, 소자 분리 구조물(110)은 도 15b를 참조하여 후술하는 공정에서 형성될 수 있고, 복수의 내측 소자 분리 구조물(110B)은 도 15e를 참조하여 후술하는 공정 후, 도 15f를 참조하여 후술하는 공정 전에 형성될 수 있다. 복수의 내측 소자 분리 구조물(110B)에 대한 보다 상세한 구성은 도 3a 내지 도 3d를 참조하여 소자 분리 구조물(110)에 대하여 설명한 바와 대체로 동일하다.
도 9a 내지 도 9c는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100C)를 설명하기 위한 도면들로서, 도 9a는 이미지 센서(100C)의 일부 구성을 개략적으로 예시한 평면도이고, 도 9b는 도 9a의 I - I' 선 단면도이고, 도 9c는 도 9a의 II - II' 선 단면도이다. 도 9a 내지 도 9c에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 9a 내지 도 9c를 참조하면, 이미지 센서(100C)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100C)는 소자 분리 구조물(110)로부터 센싱 영역(SA)의 일부 영역을 관통하는 내측 소자 분리 구조물(110C)을 더 포함한다.
도 9a에 예시한 바와 같이, 내측 소자 분리 구조물(110C)은 평면에서 볼 때 십자가(the cross) 형상을 가질 수 있다. 내측 소자 분리 구조물(110C)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 및 IPO 배리어(140)로부터 이격되어 있을 수 있다. 내측 소자 분리 구조물(110C)은 센싱 영역(SA)의 대략 중앙부에서 IPO 배리어(140) 및 플로팅 디퓨전 영역(FD)과 수직으로 오버랩되는 부분을 포함할 수 있다.
내측 소자 분리 구조물(110C)은 소자 분리 구조물(110)에 접하는 부분들을 포함할 있다. 내측 소자 분리 구조물(110C)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이에서 연장되는 분기부들을 가질 수 있다. 내측 소자 분리 구조물(110C)은 도 7a 및 도 7b를 참조하여 설명한 복수의 내측 소자 분리 구조물(110A)과 대체로 동일한 구성을 가지며 복수의 내측 소자 분리 구조물(110A)에 대하여 설명한 효과와 유사한 효과를 제공할 수 있다. 단, 수직 방향(Z 방향)에서 내측 소자 분리 구조물(110C)의 길이는 소자 분리 구조물(110)의 길이보다 더 작을 수 있다. 내측 소자 분리 구조물(110C)은 기판(102)의 백사이드 면(102B)으로부터 기판(102)의 일부 두께만큼 기판(102) 내부로 연장될 수 있다. 내측 소자 분리 구조물(110C)은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 9c에서 X 방향 폭)이 점차 작아질 수 있다. 내측 소자 분리 구조물(110C)은, 도 8a 및 도 8b를 참조하여 복수의 내측 소자 분리 구조물(110B)에 대하여 설명한 바와 유사하게, 소자 분리 구조물(110)이 형성된 후에 형성될 수 있다. 내측 소자 분리 구조물(110C)에 대한 보다 상세한 구성은 도 3a 내지 도 3d를 참조하여 소자 분리 구조물(110)에 대하여 설명한 바와 대체로 동일하다.
도 10a 내지 도 10c는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100D)를 설명하기 위한 도면들로서, 도 10a는 이미지 센서(100D)의 일부 구성을 개략적으로 예시한 평면도이고, 도 10b는 도 10a의 I - I' 선 단면도이고, 도 10c는 도 10a의 II - II' 선 단면도이다. 도 10a 내지 도 10c에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 10a 내지 도 10c를 참조하면, 이미지 센서(100D)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100C)는 센싱 영역(SA) 중 소자 분리 구조물(110)에 인접하게 배치된 복수의 제1 내측 소자 분리 구조물(110D1)과, 센싱 영역(SA)의 대략 중앙부에 배치된 제2 내측 소자 분리 구조물(110D2)을 포함한다.
복수의 제1 내측 소자 분리 구조물(110D1)은 도 7a 및 도 7b를 참조하여 복수의 내측 소자 분리 구조물(110A)에 대하여 설명한 바와 대체로 동일한 구성을 가질 수 있다. 제2 내측 소자 분리 구조물(110D2)은 복수의 제1 내측 소자 분리 구조물(110D1)로부터 수평 방향(예를 들면, 도 10a에서 X 방향 및 Y 방향)으로 이격되어 있고, 평면에서 볼 때 십자가 형상을 가질 수 있다. 제2 내측 소자 분리 구조물(110D2)은 센싱 영역(SA)의 대략 중앙부에서 IPO 배리어(140) 및 플로팅 디퓨전 영역(FD)과 수직으로 오버랩되는 부분을 포함할 수 있다. 복수의 제1 내측 소자 분리 구조물(110D1) 각각은 소자 분리 구조물(110)에 접하는 부분을 포함하고, 제2 내측 소자 분리 구조물(110D2)은 소자 분리 구조물(110)로부터 수평 방향으로 이격되어 있을 수 있다.
제2 내측 소자 분리 구조물(110D2)의 수직 방향(Z 방향) 길이는 복수의 제1 내측 소자 분리 구조물(110D1) 각각의 수직 방향(Z 방향) 길이보다 더 작을 수 있다. 복수의 제1 내측 소자 분리 구조물(110D1) 각각은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 10c에서 X 방향 폭)이 점차 커질 수 있다. 제2 내측 소자 분리 구조물(110D2)은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 10b에서 Q 방향 폭)이 점차 작아질 수 있다.
제2 내측 소자 분리 구조물(110D2)에 대한 보다 상세한 구성은 도 9a 내지 도 9c를 참조하여 내측 소자 분리 구조물(110C)에 대하여 설명한 바와 대체로 동일하다.
도 11a 및 도 11b는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100E)를 설명하기 위한 도면들로서, 도 11a는 이미지 센서(100E)의 일부 구성을 개략적으로 예시한 평면도이고, 도 11b는 도 11a의 I - I' 선 단면도이다. 도 11a 및 도 11b에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 11a 및 도 11b를 참조하면, 이미지 센서(100E)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100B)는 기판의 백사이드 면(102B)으로부터 센싱 영역(SA)의 일부 영역을 관통하여 IPO 배리어(140)를 향해 연장된 내측 소자 분리 구조물(110E)을 더 포함한다. 도 11a의 II - II' 선 단면을 따르는 구성은 도 3c에 예시한 바와 동일할 수 있다.
내측 소자 분리 구조물(110E)은 도 10a 내지 도 10c를 참조하여 제2 내측 소자 분리 구조물(110D2)에 대하여 설명한 바와 대체로 동일한 구성을 가지며, 도 7a 및 도 7b를 참조하여 복수의 내측 소자 분리 구조물(110A)의 효과에 대하여 설명한 바와 유사한 효과를 제공할 수 있다.
도 12a 내지 도 12c는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100F)를 설명하기 위한 도면들로서, 도 12a는 이미지 센서(100F)의 일부 구성을 개략적으로 예시한 평면도이고, 도 12b는 도 12a의 I - I' 선 단면도이고, 도 12c는 도 12a의 II - II' 선 단면도이다. 도 12a 내지 도 12c에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 12a 내지 도 12c를 참조하면, 이미지 센서(100F)는 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100F)는 센싱 영역(SA)을 한정하는 소자 분리 구조물(110F1)과, 소자 분리 구조물(110F1)에 일체로 연결되고 소자 분리 구조물(110F1)로부터 센싱 영역(SA)의 일부 영역을 관통하여 IPO 배리어(140)를 향해 연장된 복수의 내측 소자 분리 구조물(110F2)을 포함한다.
복수의 내측 소자 분리 구조물(110F2)은 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각의 사이마다 하나씩 배치될 수 있다. 복수의 내측 소자 분리 구조물(110F2)은 각각 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 및 IPO 배리어(140)로부터 이격되어 있을 수 있다.
소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2)은 각각 기판(102)의 백사이드 면(102B)으로부터 프론트사이드 면(102A)을 향해 수직 방향(Z 방향)으로 길게 연장될 수 있다. 소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2)은 각각 기판(102)의 프론트사이드 면(102A)으로부터 수직 방향(Z 방향)으로 이격되어 있을 수 있다. 복수의 내측 소자 분리 구조물(110F2)은 도 7a 및 도 7b를 참조하여 설명한 복수의 내측 소자 분리 구조물(110A)에 의한 효과와 유사한 효과를 제공할 수 있다.
수직 방향(Z 방향)에서, 복수의 내측 소자 분리 구조물(110F2) 각각의 길이는 소자 분리 구조물(110F1)의 길이보다 작을 수 있다. 소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2) 각각은 마이크로렌즈(ML)로부터 멀어짐에 따라 수평 방향 폭(예를 들면, 도 12c에서 X 방향 폭)이 점차 작아질 수 있다. 제1 소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2)은 동시에 형성될 수 있다. 예를 들면, 제1 소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2)은 도 15e를 참조하여 후술하는 공정 후, 도 15f를 참조하여 후술하는 공정 전에 동시에 형성될 수 있다.
제1 소자 분리 구조물(110F1)과 복수의 내측 소자 분리 구조물(110F2)을 구성하는 재료에 대한 상세한 구성은 도 3a 내지 도 3d를 참조하여 소자 분리 구조물(110)에 대하여 설명한 바와 대체로 동일하다.
도 13a 내지 도 13c는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 이미지 센서(100G)를 설명하기 위한 도면들로서, 도 13a는 이미지 센서(100G)의 일부 구성을 개략적으로 예시한 평면도이고, 도 13b는 도 13a의 I - I' 선 단면도이고, 도 13c는 도 13a의 II - II' 선 단면도이다. 도 13a 내지 도 13c에서, 도 3a 내지 도 3d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 13a 내지 도 13c를 참조하면, 이미지 센서(100G)는 도 12a 내지 도 12c를 참조하여 설명한 이미지 센서(100F)와 대체로 동일한 구성을 가진다. 단, 이미지 센서(100G)는 센싱 영역(SA)을 한정하는 소자 분리 구조물(110G1)과, 소자 분리 구조물(110G1)에 일체로 연결된 내측 소자 분리 구조물(110G2)을 포함한다.
소자 분리 구조물(110G1)은 도 12a 내지 도 12c를 참조하여 소자 분리 구조물(110F1)에 대하여 설명한 바와 대체로 동일한 구성을 가질 수 있다. 내측 소자 분리 구조물(110G2)은 도 9a 내지 도 9c를 참조하여 내측 소자 분리 구조물(110C)에 대하여 설명한 바와 대체로 동일한 구성을 가질 수 있다. 내측 소자 분리 구조물(110G2)은 도 7a 및 도 7b를 참조하여 설명한 복수의 내측 소자 분리 구조물(110A)에 의한 효과와 유사한 효과를 제공할 수 있다. 소자 분리 구조물(110G1) 및 내측 소자 분리 구조물(110G2)을 구성하는 재료에 대한 상세한 구성은 도 3a 내지 도 3d를 참조하여 소자 분리 구조물(110)에 대하여 설명한 바와 대체로 동일하다.
도 14a는 본 발명의 기술적 사상에 의한 실시예들에 따른 전자 시스템의 블록도이고, 도 14b는 도 14a의 전자 시스템에 포함된 카메라 모듈의 상세 블록도이다.
도 14a를 참조하면, 전자 시스템(1000)은 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(power management integrated circuit)(1300), 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3 개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 일부 실시예들에서, 카메라 모듈 그룹(1100)은 2 개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 일부 실시예들에서, 카메라 모듈 그룹(1100)은 n 개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
이하, 도 14b를 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100c)에 대해서도 동일하게 적용될 수 있다.
도 14b를 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, "OPFE")(1110), 액츄에이터(1130), 이미지 센싱 장치(1140), 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
일부 실시예들에서, 프리즘(1105)은 제1 방향(도 14b에서 X 방향)으로 입사되는 광(L)의 경로를 상기 제1 방향에 수직인 제2 방향(도 14b에서 Y 방향)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)의 중심축(1106)을 중심으로 A 방향으로 회전시키거나, 중심축(1106)을 B 방향으로 회전시켜 제1 방향(X 방향)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y 방향)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X 방향) 및 제2 방향(Y 방향)과 수직인 제3 방향(도 14b에서 Z 방향)으로 이동할 수 있다.
일부 실시예들에서, 도 14b에 도시된 것과 같이, 프리즘(1105)의 A 방향 최대 회전 각도는 플러스(+) A 방향으로는 15 도(degree)이하이고, 마이너스(-) A 방향으로는 15 도보다 클 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
일부 실시예들에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B 방향으로 20 도 내외, 또는 10 도 내지 20 도, 또는 15 도 내지 20 도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B 방향으로 동일한 각도로 움직이거나, 1 도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
일부 실시예들에서, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들면, Z 방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들면 m(여기서, m은 자연수) 개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. 상기 m 개의 렌즈는 제2 방향(Y 방향)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들면, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고 할 때, OPFE(1110)에 포함된 m 개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z, 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들면, 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144), 및 메모리(1146)을 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들면, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들면, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi-state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto-focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 일부 실시예들에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
이미지 센서(1142)는 도 1 내지 도 13b를 참조하여 설명한 이미지 센서(100, 200, 300, 400, 100A, 100B, 100C, 100D, 100E, 100F, 100G), 또는 이들로부터 본 발명의 기술적 사상의 범위 내에서 다양하게 변형 및 변경된 이미지 센서로 이루어질 수 있다.
도 14a 및 도 14b를 참조하면, 일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액츄에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액츄에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들면, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들면, 1100a 및 1100b)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들면, 1100c)은 예를 들면, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들면, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들면, 1100a 및 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들면, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들면, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 한정되는 것은 아니다.
또한, 일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예들에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 14a를 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 및 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들면, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214), 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다. 이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 서브 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)을 통해 대응되는 서브 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들면, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들면, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI: Camera Serial Interface)를 이용하여 수행될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
한편, 일부 실시예들에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들면, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들면, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
일부 실시예들에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 일부 실시예들에서, 모드 신호는 예를 들면, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들면, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
일부 실시예들에서, 이미지 생성기(1214)는 복수의 서브 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로써, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나, 예를 들면, 카메라 모듈(1100b)은 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라 모듈로 지정되고, 나머지 카메라 모듈들, 예를 들면, 카메라 모듈들(1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)을 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들면, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.
일부 실시예들에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들면, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
일부 실시예들에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들면, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들면, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30 배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 즉 인코딩된 이미지 신호를 내부 메모리(1230), 또는 애플리케이션 프로세서(1200)의 외부에 있는 외부 메모리(1400)에 저장하고, 이후, 내부 메모리(1230) 또는 외부 메모리(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예를 들면, 이미지 처리 장치(1210)의 복수의 서브 프로세서(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들면, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 내부 메모리(1230) 또는 외부 메모리(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예를 들면 전원 전압을 공급할 수 있다. 예를 들면, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들면, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서의 제조 방법에 대하여 설명한다.
도 15a 내지 도 15f는 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 15a 내지 도 15f를 참조하여 도 3a 내지 도 3d를 참조하여 설명한 이미지 센서(100)를 제조하기 위한 예시적인 방법을 설명한다.
도 15a를 참조하면, 실리콘 기판(901) 상에 에피택셜 반도체층으로 이루어지는 기판(102)을 형성한다.
예시적인 실시예들에서, 실리콘 기판(901)은 단결정 실리콘으로 이루어질 수 있다. 기판(102)은 실리콘 기판(901)의 표면으로부터 에피택셜 성장된 단결정 실리콘 막으로 이루어질 수 있다. 예시적인 실시예들에서, 실리콘 기판(901) 및 기판(102)은 보론 원자(B)로 도핑된 단결정 실리콘 막으로 이루어질 수 있다.
도 15b를 참조하면, 기판(102)의 프론트사이드 면(102A)으로부터 기판(102)을 일부 식각하여 소자 분리 트렌치(110T)를 형성한 후, 소자 분리 트렌치(110T)를 채우는 소자 분리 구조물(110)을 형성한다. 소자 분리 구조물(110)에 의해 센싱 영역(SA)이 정의될 수 있다.
도 15c를 참조하면, 기판(102)의 프론트사이드 면(102A)으로부터 이온 주입 공정에 의해 센싱 영역(SA) 내에 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)와 IPO 배리어(140)를 형성한다. 예시적인 실시예들에서, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)(도 3a 내지 도 3d 참조)를 구성하는 복수의 제1 반도체 영역(132) 및 복수의 제2 반도체 영역(134)을 형성하기 위한 이온 주입 공정들을 먼저 수행한 후 IPO 배리어(140)를 형성하기 위한 이온 주입 공정을 수행할 수 있다. 다른 예시적인 실시예들에서, 도 5에 예시한 이미지 센서(300)를 제조하기 위하여, IPO 배리어(340)를 형성하기 위한 이온 주입 공정을 먼저 수행한 후, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)를 구성하는 복수의 제1 반도체 영역(132) 및 복수의 제2 반도체 영역(134)을 형성하기 위한 이온 주입 공정들을 수행할 수 있다.
도 15d를 참조하면, 기판(102)의 프론트사이드 면(102A) 위에 게이트 유전막(112) 및 트랜스퍼 게이트(114)을 포함하는 복수의 게이트 구조물을 형성하고, 기판(102)의 프론트사이드 면(102A)으로부터 기판(102)의 일부 영역에 불순물 이온을 주입하여 플로팅 디퓨전 영역(FD)을 형성한다. 상기 복수의 게이트 구조물은 도 2를 참조하여 설명한 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4), 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SF), 및 선택 트랜지스터(SX)를 구성하는 게이트 구조물들을 포함할 수 있다. 그 후, 상기 복수의 게이트 구조물 위에 다중층 구조의 층간절연막(182A, 182B, 182C, 182D) 및 다중층 구조의 복수의 배선층(184)을 포함하는 배선 구조물(MS)을 형성할 수 있다.
본 예에서는 기판(102) 중 픽셀 유닛(PXU)의 일부 영역만 예시적으로 도시하였으나, 기판(102)은 도 1을 참조하여 설명한 복수의 픽셀 유닛(PXU)과, 이들 주위에 배치되는 주변 회로 영역(도시 생략) 및 패드 영역(도시 생략)을 더 포함할 수 있다. 상기 주변 회로 영역은 복수의 픽셀 유닛(PXU)을 제어하기 위한 다양한 종류의 회로를 포함하는 영역일 수 있다. 예를 들면, 상기 주변 회로 영역은 복수의 트랜지스터를 포함할 수 있고, 상기 복수의 트랜지스터는 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각에 일정한 신호를 제공하거나, 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각으로부터의 출력 신호를 제어하도록 구동될 수 있다. 예를 들면, 상기 복수의 트랜지스터는 타이밍 발생기(timing generator), 행 디코더(row decoder), 행 드라이버(row driver), 상관 이중 샘플러(correlated double sampler: CDS), 아날로그 디지탈 컨버터(analog to digital converter: ADC), 래치부(latch), 열 디코더(column decoder) 등 다양한 종류의 로직 회로를 구성할 수 있다. 상기 패드 영역은 복수의 픽셀 유닛(PXU)과 상기 주변 회로 영역에 있는 회로에 전기적으로 연결되는 도전 패드를 포함할 수 있다. 상기 도전 패드는 외부로부터 복수의 픽셀 유닛(PXU)과 상기 주변 회로 영역에 있는 회로에 전원 및 신호를 제공하는 접속 단자로서 기능할 수 있다.
도 15e를 참조하면, 배선 구조물(MS) 위에 지지 기판(920)을 접착시킬 수 있다. 지지 기판(920)과 층간절연막(182D)과의 사이에는 접착층(도시 생략)이 개재될 수 있다. 그 후, 배선 구조물(MS) 위에 지지 기판(920)이 접착된 상태에서, 기계적인 그라인딩(grinding) 공정, CMP(chemical mechanical polishing) 공정, 습식 식각 공정, 및 이들의 조합을 이용하여 실리콘 기판(901)(도 15d 참조)을 제거하여 기판(102)의 백사이드 면(102B)을 노출시킬 수 있다.
도 15f를 참조하면, 기판(102)의 백사이드 면(102B) 및 소자 분리 구조물(110) 위에 제1 평탄화막(122), 반사 방지막(126), 컬러 필터(CF), 제2 평탄화막(124), 및 마이크로렌즈(ML)를 차례로 형성하여 광 투과 구조물(LTS)을 형성할 수 있다. 그 후, 지지 기판(920)을 제거하여 도 3a 내지 도 3d에 예시한 이미지 센서(100)를 제조할 수 있다.
도 15a 내지 도 15f를 참조하여 설명한 본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서의 제조 방법에 의하면, IPO 배리어(140)는 픽셀 유닛(PXU) 내에서 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4) 각각에 연결되도록 센싱 영역(SA)의 대략 중앙부에 배치되도록 형성된다. 또한, IPO 배리어(140)는 플로팅 디퓨전 영역(FD)을 사이에 두고 기판(102)의 프론트사이드 면(102A)으로부터 수직 방향으로 이격된 위치에 형성된다. 따라서, IPO 배리어(140)를 형성하기 위한 공정이 용이하며, IPO 배리어(140)가 이미지 센서(100)를 구성하는 전극들, 특히 제1 내지 제4 트랜스퍼 트랜지스터(TX1, TX2, TX3, TX4)의 트랜스퍼 게이트(114)으로부터 수직 방향(Z 방향)으로 충분한 이격 거리를 유지함으로써 이미지 센서(100)에 포함된 전극들과 IPO 배리어(140)와의 사이의 전기적 간섭 없이 제1 내지 제4 포토다이오드(PD1, PD2, PD3, PD4)에서의 FWC를 용이하게 증가시킬 수 있다. 따라서, 이미지 센서(100)에서 우수한 감도 및 색 품질을 제공할 수 있다.
또한, 픽셀 유닛(PXU)의 센싱 영역(SA)에서 IPO 배리어(140)는 센싱 영역(SA)의 대략 중앙부에 배치되도록 형성되므로, IPO 배리어(140)의 평면 사이즈를 비교적 크게 형성할 수 있다. 따라서, IPO 배리어(140)을 형성하기 위한 이온 주입 공정시 공정 난이도가 감소될 수 있으며, IPO 배리어(140) 내에 포함된 도판트 농도의 산포가 개선될 수 있다.
도 15a 내지 도 15f를 참조하여 도 3a 내지 도 3d에 예시한 이미지 센서(100)의 제조 방법에 대하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경을 가하여, 도 4 내지 도 13b를 참조하여 설명한 이미지 센서(200, 300, 400, 100A, 100B, 100C, 100D, 100E, 100F, 100G), 및 이들로부터 본 발명의 기술적 사상의 범위 내에서 다양하게 변형 및 변경된 이미지 센서들을 제조할 수 있음을 당업자들은 잘 알 수 있을 것이다.
이상, 본 발명을 예시적인 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
102: 기판, 110: 소자 분리 구조물, 132: 제1 반도체 영역, 134: 제2 반도체 영역, 140: IPO 배리어, FD: 플로팅 디퓨전 영역, PD1: 제1 포토다이오드, PD2: 제2 포토다이오드, PD3: 제3 포토다이오드, PD4: 제4 포토다이오드, PXU: 픽셀 유닛, SA: 센싱 영역, TX1: 제1 트랜스퍼 트랜지스터, TX2: 제2 트랜스퍼 트랜지스터, TX3: 제3 트랜스퍼 트랜지스터, TX4: 제4 트랜스퍼 트랜지스터.

Claims (20)

  1. 센싱 영역을 가지는 기판과,
    상기 센싱 영역 내에 배치된 플로팅 디퓨전 영역과,
    상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 포토다이오드와,
    상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격된 위치에서 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되어 있고 상기 복수의 포토다이오드 각각에 접하는 IPO 배리어(inter-pixel overflow barrier)를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 복수의 포토다이오드 각각은 상기 기판의 프론트사이드 면에 인접하게 배치되고 제1 도전형 불순물로 도핑된 제1 반도체 영역과, 상기 제1 반도체 영역을 사이에 두고 상기 프론트사이드 면으로부터 이격된 위치에서 상기 제1 반도체 영역에 접하고 제2 도전형 불순물로 도핑된 제2 반도체 영역을 포함하고,
    상기 IPO 배리어는 상기 복수의 포토다이오드 각각의 상기 제2 반도체 영역에 접하고 상기 제2 도전형 불순물로 도핑된 제3 반도체 영역으로 이루어지고,
    상기 제2 반도체 영역은 제1 도핑 농도를 가지고, 상기 제3 반도체 영역은 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 가지는 이미지 센서.
  3. 제1항에 있어서,
    상기 플로딩 디퓨전 영역을 공유하는 복수의 트랜스퍼 트랜지스터를 더 포함하고,
    상기 복수의 트랜스퍼 트랜지스터 각각은 상기 기판 상에 배치된 트랜스퍼 게이트를 포함하고,
    상기 IPO 배리어는 상기 플로딩 디퓨전 영역을 사이에 두고 상기 트랜스퍼 게이트로부터 상기 수직 방향으로 이격되어 있는 이미지 센서.
  4. 제1항에 있어서,
    상기 기판은 상기 플로딩 디퓨전 영역에 인접한 프론트사이드 면과, 상기 프론트사이드 면의 반대측 표면인 백사이드 면을 포함하고,
    상기 IPO 배리어는 상기 프론트사이드 면 및 상기 백사이드 면으로부터 이격된 위치에 배치된 이미지 센서.
  5. 제1항에 있어서,
    상기 기판 내에서 상기 센싱 영역을 정의하는 소자분리 구조물을 더 포함하고,
    상기 IPO 배리어는 상기 복수의 포토다이오드를 사이에 두고 상기 소자 분리 구조물로부터 수평 방향으로 이격된 위치에 배치된 이미지 센서.
  6. 제1항에 있어서,
    상기 IPO 배리어는 상기 복수의 포토다이오드에 접하는 복수의 접촉면을 가지고, 상기 복수의 접촉면 각각의 면적은 서로 동일한 이미지 센서.
  7. 제1항에 있어서,
    상기 IPO 배리어는 상기 복수의 포토다이오드에 접하는 복수의 접촉면을 가지고, 상기 복수의 접촉면은 서로 다른 면적을 가지는 적어도 2 개의 접촉면을 포함하는 이미지 센서.
  8. 제1항에 있어서,
    상기 수직 방향에서, 상기 플로팅 디퓨전 영역과 상기 IPO 배리어와의 사이의 제1 이격 거리는 상기 복수의 포토다이오드 중 상기 플로팅 디퓨전 영역으로부터 가장 먼 최저면 레벨과 상기 IPO 배리어와의 사이의 제2 이격 거리보다 더 작은 이미지 센서.
  9. 제1항에 있어서,
    상기 수직 방향에서, 상기 플로팅 디퓨전 영역과 상기 IPO 배리어와의 사이의 제1 이격 거리는 상기 복수의 포토다이오드 중 상기 플로팅 디퓨전 영역으로부터 가장 먼 최저면 레벨과 상기 IPO 배리어와의 사이의 제2 이격 거리보다 더 큰 이미지 센서.
  10. 제1항에 있어서,
    상기 기판의 백사이드 면 위에서 상기 센싱 영역을 덮는 마이크로렌즈를 더 포함하고,
    상기 플로팅 디퓨전 영역, 상기 복수의 포토다이오드, 및 상기 IPO 배리어는 상기 마이크로렌즈와 수직으로 오버랩되어 있는 이미지 센서.
  11. 제1항에 있어서,
    상기 기판 내에서 상기 센싱 영역을 정의하는 소자분리 구조물을 더 포함하고, 상기 소자분리 구조물은 상기 플로팅 디퓨전 영역, 상기 복수의 포토다이오드, 및 상기 IPO 배리어를 포위하는 폐루프(closed loop) 형상의 평면 구조를 가지는 이미지 센서.
  12. 제1항에 있어서,
    상기 기판 내에서 상기 센싱 영역을 정의하는 소자분리 구조물과,
    상기 센싱 영역 내에서 상기 기판의 적어도 일부를 관통하는 적어도 하나의 내측 소자 분리 구조물을 더 포함하고,
    상기 적어도 하나의 내측 소자분리 구조물은 상기 복수의 포토다이오드 각각의 사이에 있는 복수의 영역 중 적어도 하나의 영역에 배치되는 이미지 센서.
  13. 상호 반대측 표면인 프론트사이드 면 및 백사이드 면과, 상기 프론트사이드 면과 상기 백사이드 면과의 사이에 있는 센싱 영역을 가지는 기판과,
    상기 센싱 영역 내에서 상기 프론트사이드 면에 인접하게 배치된 플로팅 디퓨전 영역과,
    상기 센싱 영역 상에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 트랜스퍼 게이트와,
    상기 센싱 영역 내에서 상기 복수의 트랜스퍼 게이트의 하부에 위치하는 복수의 채널 영역과,
    상기 센싱 영역 중 상기 프론트사이드 면에 인접한 위치에서 상기 플로팅 디퓨전 영역의 주위에 배치되고 상기 복수의 채널 영역을 사이에 두고 상기 플로팅 디퓨전 영역으로부터 이격된 복수의 포토다이오드와,
    상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격되고 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되는 위치에 배치되고 상기 복수의 포토다이오드 각각에 접하는 복수의 접촉면을 가지는 IPO 배리어(inter-pixel overflow barrier)와,
    상기 백사이드 면을 덮는 마이크로렌즈를 포함하는 이미지 센서.
  14. 제13항에 있어서,
    상기 IPO 배리어의 상기 복수의 접촉면은 각각 상기 복수의 포토다이오드 중에서 선택되는 하나의 포토다이오드를 향해 볼록한 이미지 센서.
  15. 제13항에 있어서,
    상기 IPO 배리어의 상기 복수의 접촉면은 각각 상기 복수의 포토다이오드 중에서 선택되는 하나의 포토다이오드를 향해 오목한 이미지 센서.
  16. 제13항에 있어서,
    상기 수직 방향에서, 상기 프론트사이드 면과 상기 IPO 배리어와의 사이의 제1 이격 거리는 상기 IPO 배리어와 상기 백사이드 면과의 사이의 제2 이격 거리보다 작은 이미지 센서.
  17. 제13항에 있어서,
    상기 수직 방향에서, 상기 프론트사이드 면과 상기 IPO 배리어와의 사이의 제1 이격 거리는 상기 IPO 배리어와 상기 백사이드 면과의 사이의 제2 이격 거리보다 큰 이미지 센서.
  18. 제13항에 있어서,
    상기 기판 내에서 상기 센싱 영역을 정의하는 소자분리 구조물을 더 포함하고,
    상기 복수의 포토다이오드는 상기 IPO 배리어와 상기 소자분리 구조물과의 사이에 배치된 이미지 센서.
  19. 제13항에 있어서,
    상기 플로팅 디퓨전 영역, 상기 복수의 트랜스퍼 게이트, 상기 복수의 포토다이오드, 및 상기 IPO 배리어는 상기 마이크로렌즈와 수직으로 오버랩되어 있는 이미지 센서.
  20. 이미지 센서를 포함하는 적어도 하나의 카메라 모듈과,
    상기 적어도 하나의 카메라 모듈로부터 제공 받은 이미지 데이터를 처리하도록 구성된 프로세서를 포함하고,
    상기 이미지 센서는
    센싱 영역을 가지는 기판과,
    상기 센싱 영역 내에 배치된 플로팅 디퓨전 영역과,
    상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역의 주위에 배치된 복수의 포토다이오드와,
    상기 센싱 영역 내에서 상기 플로팅 디퓨전 영역으로부터 수직 방향으로 이격된 위치에서 상기 플로팅 디퓨전 영역과 수직 방향으로 오버랩되어 있고 상기 복수의 포토다이오드 각각에 접하는 IPO 배리어(inter-pixel overflow barrier)를 포함하는 전자 시스템.
KR1020200128267A 2020-10-05 2020-10-05 이미지 센서 및 이를 포함하는 전자 시스템 KR20220045476A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200128267A KR20220045476A (ko) 2020-10-05 2020-10-05 이미지 센서 및 이를 포함하는 전자 시스템
US17/345,284 US20220109012A1 (en) 2020-10-05 2021-06-11 Image sensor and electronic system including the same
CN202111030575.4A CN114388541A (zh) 2020-10-05 2021-09-03 图像传感器和包括该图像传感器的电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128267A KR20220045476A (ko) 2020-10-05 2020-10-05 이미지 센서 및 이를 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
KR20220045476A true KR20220045476A (ko) 2022-04-12

Family

ID=80931662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128267A KR20220045476A (ko) 2020-10-05 2020-10-05 이미지 센서 및 이를 포함하는 전자 시스템

Country Status (3)

Country Link
US (1) US20220109012A1 (ko)
KR (1) KR20220045476A (ko)
CN (1) CN114388541A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133739A (ko) * 2020-04-29 2021-11-08 에스케이하이닉스 주식회사 이미지 센서
TWI831452B (zh) * 2022-11-01 2024-02-01 大陸商北京集創北方科技股份有限公司 吸收波長可調之感光元件、圖像採集裝置以及資訊處理裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
KR20200126477A (ko) * 2019-04-29 2020-11-09 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
CN114388541A (zh) 2022-04-22
US20220109012A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
US20220109012A1 (en) Image sensor and electronic system including the same
US20220165765A1 (en) Image sensor and image sensing system
CN114388543A (zh) 图像传感器
US20230343800A1 (en) Image sensor and electronic system including the same
US20240055458A1 (en) Image sensor and electronic system including the same
US20240162256A1 (en) Image sensor and electronic system including the same
US20220149092A1 (en) Image sensor and electronic system including the same
EP4369405A1 (en) Image sensor and electronic system including the same
KR20240067683A (ko) 이미지 센서 및 이를 포함하는 전자 시스템
US20240153976A1 (en) Image sensor and electronic system including the same
US20240047493A1 (en) Image sensor and method of manufacturing the same
US20230197754A1 (en) Image sensor
US20240128287A1 (en) Image sensor
US20230073145A1 (en) Image sensor and method of manufacturing image sensor
US20240014241A1 (en) Image sensor
US20230071106A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
US20240088181A1 (en) Image sensor
US20240128290A1 (en) Depth sensor
CN118016681A (en) Image sensor and electronic system including the same
KR20220098500A (ko) 이미지 센서
KR20220054143A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20220152043A (ko) 이미지 센서
JP2023123392A (ja) イメージセンサー
JP2022184756A (ja) イメージセンサのピクセルアレイ及びその製造方法
KR20220162583A (ko) 이미지 센서의 픽셀 어레이 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination