JP4977181B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP4977181B2 JP4977181B2 JP2009186040A JP2009186040A JP4977181B2 JP 4977181 B2 JP4977181 B2 JP 4977181B2 JP 2009186040 A JP2009186040 A JP 2009186040A JP 2009186040 A JP2009186040 A JP 2009186040A JP 4977181 B2 JP4977181 B2 JP 4977181B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor layer
- element isolation
- type semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 183
- 239000004065 semiconductor Substances 0.000 claims description 138
- 238000002955 isolation Methods 0.000 claims description 106
- 238000003860 storage Methods 0.000 claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000002344 surface layer Substances 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 64
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229920006395 saturated elastomer Polymers 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002156 mixing Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010000 carbonizing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Description
本発明は、固体撮像装置およびその製造方法に関する。
近年、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの用途拡大が著しい。特に、携帯電話に搭載されるＣＭＯＳイメージセンサの画素数は急激に集積化されており、ＣＭＯＳイメージセンサの微細化と光学特性向上の進展が市場のニーズとなっている。このような背景の中、半導体基板上に形成されたフォトダイオードの飽和電子数を稼ぐ手法として、導波管の導入や、半導体基板の裏面から受光する構造が提案されている。何れも、受光素子であるフォトダイオードの素子分離拡散層が必要十分な幅であることと、受光部の容積と表層の面積が想定値通りの出来映えである必要がある。
ここで、ＣＭＯＳイメージセンサにおける隣接する受光素子間の素子分離を行うにあたり、従来は半導体基板中の素子分離のために、不純物が例えば４μｍ程度の深さに到達するまで多段階にイオン注入を行なっている（例えば、特許文献１参照）。
しかしながら、このような多段階のイオン注入を行う場合は、微細化が進むことによりイオン注入の際にイオン注入領域に設けるマスク材の開口部のアスペクト比が高くなると、イオン注入時の加速エネルギーロスが多くなる。特に、加速エネルギーの低いイオン注入条件ではこの傾向が顕著となり、半導体基板の表層側の素子分離層の不純物濃度が高くなる。この場合、熱拡散によって素子分離層が受光素子領域にまで拡大し、受光素子領域の体積が減少することで飽和電子数が減少する問題や、隣接する受光素子への影響（混色）が発生する問題がある。
本発明は、上記に鑑みてなされたものであって、微細化が進んだ場合においても半導体基板の表層側における素子分離拡散層の拡がりに起因した受光素子の飽和電子数の低減および混色が防止可能な固体撮像装置およびその製造方法を提供することを目的とする。
本願発明の一態様によれば、第１導電型の半導体層と、前記第１導電型の半導体層上に設けられた第２導電型の半導体層と、前記第２導電型の半導体層中に形成された受光素子と、前記受光素子を前記第２導電型の半導体層の面内方向において取り囲むように形成された素子分離領域とを備え、前記素子分離領域は、前記第１導電型の半導体層に接続された第１導電型の第１の素子分離部と、前記第１の素子分離部上に形成された空洞と、前記空洞上に形成された第１導電型の第２の素子分離部とを有し、前記第１の素子分離部は、前記第２導電型の半導体層の表層側の不純物濃度が前記第１導電型の半導体層側の不純物濃度よりも高いこと、を特徴とする固体撮像装置が提供される。
また、本願発明の一態様によれば、第１導電型の半導体層と、前記第１導電型の半導体層上に設けられた第２導電型の半導体層と、前記第２導電型の半導体層中に形成された受光素子と、前記受光素子を前記第２導電型の半導体層の面内方向において取り囲むように形成された素子分離領域とを備え、前記素子分離領域は、前記第１導電型の半導体層に接続された第１導電型の第１の素子分離部と、前記第１の素子分離部上に形成された空洞と、前記空洞上に形成された第１導電型の第２の素子分離部とを有し、前記第１の素子分離部は、前記第２導電型の半導体層の表層側の素子分離幅が前記第１導電型の半導体層側の素子分離幅よりも大きいこと、を特徴とする固体撮像装置が提供される。
また、本願発明の一態様によれば、第１導電型の半導体層と、前記第１導電型の半導体層上に設けられた第２導電型の半導体層と、前記第２導電型の半導体層中に形成された受光素子と、前記受光素子を前記第２導電型の半導体層の面内方向において取り囲むように形成された素子分離領域とを備え、前記素子分離領域は、前記第１導電型の半導体層に接続された第１導電型の第１の素子分離部と、前記第１の素子分離部上に形成された空洞と、前記空洞上に形成された第１導電型の第２の素子分離部とを有し、前記第１の素子分離部は、前記第２導電型の半導体層の表層側の素子分離幅が前記第１導電型の半導体層側の素子分離幅よりも大きいこと、を特徴とする固体撮像装置が提供される。
また、本願発明の一態様によれば、第１導電型の半導体層上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層の所定の領域を前記第２導電型の半導体層の面内方向において取り囲むように開口を形成する工程と、前記第２導電型の半導体層に非酸化性雰囲気中で熱処理を施すことにより前記開口を封止して空洞を形成する工程と、前記空洞に対応する領域が開口されたパターンを前記第２導電型の半導体層上に形成する工程と前記パターンをマスクとして前記第２導電型の半導体層に第１導電型イオンをイオン注入して素子分離部を形成する工程と、前記第２導電型の半導体層の面内方向において前記素子分離部及び前記空洞に取り囲まれた前記第２導電型の半導体層に受光素子を形成する工程と、を備えることを特徴とする固体撮像装置の製造方法が提供される。
本発明によれば、微細化が進んだ場合においても半導体基板の表層における素子分離拡散層の拡がりに起因した受光素子の飽和電子数の低減および混色が防止可能な固体撮像装置を実現することが可能となる、という効果を奏する。
以下に、本発明にかかる固体撮像装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
図１は、本発明の実施の形態にかかる固体撮像装置の概略構成を模式的に示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線における要部断面図である。実施の形態にかかる半導体装置は、ＣＭＯＳタイプの固体撮像装置（ＣＭＯＳイメージセンサ）である。
図１に示すように半導体基板１１は、２層の半導体構造を有するＮ／Ｐ基板からなり、第１型の基体基板であるＰ型半導体基板１１ａ上に、欠陥の非常に少ない半導体層として第２型の半導体層であるＮ型半導体層（Ｎ型のエピタキシャル層）１１ｂがエピタキシャル成長法により積層されている。ここで、Ｐ型半導体基板１１ａの厚みは例えば８００μｍ、Ｎ型のエピタキシャル層１１ｂの厚みは例えば４μｍである。なお、半導体基板１１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＧａＡｌＡｓ、ＧａＩｎＡｓＰまたはＺｎＳｅなどの中から選択することができる。本実施の形態では、半導体基板１１は、シリコン（Ｓｉ）からなる場合について説明する。
また、Ｎ型のエピタキシャル層１１ｂの一部の領域には、例えばリン（Ｐ）のイオン注入によりフォトダイオード１３の光電変換部であるＮ型の電荷蓄積層１３ａが形成されている。電荷蓄積層１３ａのＰ濃度のピーク深さは、主にＰイオン注入時のエネルギーで決まる。また、フォトダイオード１３の表面近傍部分は、比較的高濃度のＰ型不純物、例えばボロン（Ｂ）を含むシールド層１３ｂが電荷蓄積層１３ａ上に形成されている。
上記したようなＮ／Ｐ基板を用いた場合は、Ｎ型のエピタキシャル層１１ｂ上にフォトダイオードの電荷蓄積層１３ａを形成しただけでは、隣接するフォトダイオード同士が電気的に繋がってしまう。フォトダイオード同士が電気的に繋がると、フォトダイオードで発生した電子が本来の信号処理されるべき画素の信号にならない。
そこで、本実施の形態では、隣接する他の各フォトダイオード１３の電荷蓄積層１３ａから電気的に素子分離するために、半導体基板１１の面内方向においてフォトダイオードの電荷蓄積層１３ａを囲む領域にフォトダイオード１３の素子分離領域１５として、Ｐ型不純物（例えばＢイオン）が加速器により多段にイオン注入されて半導体基板１１の面内方向と略垂直方向に延在するＰ型半導体領域（不純物拡散層）からなる複数の第１素子分離部１７と、その第１素子分離部１７上に設けられたＳＯＮ（Si on nothing）構造を有する第２素子分離部１９とを備える。
また、実施の形態にかかる半導体装置は、電荷蓄積層１３ａに蓄積された電荷の読み出しを制御する転送トランジスタ（図示せず）の読み出しゲート電極２１をゲート絶縁膜２３を介して第２素子分離部１９上に有する。
実施の形態にかかる半導体装置においては、上述したようにフォトダイオード１３の素子分離領域１５として、Ｐ型半導体層からなる複数の第１素子分離部１７と、その第１素子分離部１７上に設けられたＳＯＮ構造を有する第２素子分離部１９とを備える。ここで、第２素子分離部１９は、第１素子分離部１７の最上層上に位置する空洞１９ａと、空洞１９ａの上部をＮ型のエピタキシャル層１１ｂの表面と略同一面で封止する第１導電型のシリコン層からなる封止層１９ｂとを有する。また、第１素子分離部１７の最下層は、Ｐ型半導体基板１１ａに接続している。
このような構造を有することにより、素子分離領域１５とＰ型半導体基板１１ａとは、フォトダイオード１３の電荷蓄積層１３ａを３次元的（立体的）に囲んで隣接する他の各フォトダイオード１３の電荷蓄積層１３ａから電気的に素子分離するバリア層として機能する。
シリコンからなる半導体基板１１中において受光面から光の届く深さは、青色光は３２０ｎｍ、緑色光は７９０ｎｍ、赤色光は３μｍである。そして、Ｎ型の電荷蓄積層１３ａの底部である電荷蓄積層の下端部１３ａｂの深さ位置は、これらの各色の光による光電変換を有効に行うために各色の光の届く深さに基づいて、受光素子ごとに各色の光の届く深さ以上の深さ位置に設定されている。また、空洞の底部１９ａｂの深さ位置、すなわち第１素子分離部の上端部１７ｕの深さ位置は、Ｎ型の電荷蓄積層１３ａにおいて各色の光による光電変換を有効に行うために電荷蓄積層の下端部１３ａｂとして設定される深さ（電荷蓄積層の下端部１３ａｂの設定深さ）と同等以上の深さ位置とされている。但し、実際にはＮ型の電荷蓄積層１３ａとＮ型のエピタキシャル層１１ｂとの間での不純物拡散によりＮ型の電荷蓄積層１３ａの底部である電荷蓄積層の下端部１３ａｂの正確な境界線は把握しにくい。
本実施の形態ではＮ型のエピタキシャル層１１ｂの厚みは、半導体基板１１中において受光面から赤色光の届く深さを基準として例えば４μｍとされる。また、電荷蓄積層の下端部１３ａｂの深さ位置は、半導体基板１１中において受光面から青色光の届く深さ（３２０ｎｍ）を基準とした場合には例えば３２０ｎｍ程度とされ、また、半導体基板１１中において受光面から緑色光の届く深さ（７９０ｎｍ）を基準とした場合には例えば７９０ｎｍ程度とされる。
そして、本実施の形態では、空洞の底部１９ａｂ、すなわち素子分離層の上端部１７ｕの深さ位置は、電荷蓄積層の下端部１３ａｂの設定深さ位置よりも深い位置とされ、半導体基板１１中において受光面から青色光および緑色光の届く深さを基準として３２０ｎｍ〜７９０ｎｍ程度とされる。
ここで、複数の第１素子分離部１７のうち、最上層に位置する第１素子分離部１７は、半導体基板１１の面内方向において他の下層の第１素子分離部１７よりもＰ型不純物濃度が高く、電荷蓄積層１３ａの方向に広がっている。これは、後述するようにイオン注入により第１素子分離部１７を形成する際に、イオン注入時の加速エネルギーロス等に起因してＮ型のエピタキシャル層１１ｂの表層側の第１素子分離部１７の不純物濃度が高くなり、熱拡散によって拡大するためである。
しかしながら、上述したように空洞の底部１９ａｂの深さ位置、すなわち第１素子分離部の上端部１７ｕの深さ位置は、電荷蓄積層の下端部１３ａｂの設定深さと同等以上の深さ位置とされている。これにより、最上層に位置する第１素子分離部１７が電荷蓄積層１３ａの方向に拡大していてもＮ型の電荷蓄積層１３ａにおける光電変換に有効な受光素子領域を侵すことがない。すなわち、第１素子分離部１７に起因して電荷蓄積層１３ａの有効な受光素子領域の体積が減少することが防止されている。したがって、第１素子分離部１７の拡がりに起因したＮ型の電荷蓄積層１３ａにおける飽和電子数の減少や、隣接する受光素子への影響（混色）が防止されている。
以上のように構成された実施の形態にかかる半導体装置においては、半導体基板１１の面内方向においてフォトダイオード１３の電荷蓄積層１３ａを囲む領域に、Ｐ型半導体層からなる複数の第１素子分離部１７とＳＯＮ構造の第２素子分離部１９とからなる素子分離領域１５を備え、該素子分離領域１５がＰ型半導体基板１１ａに接続されている。これにより、素子分離領域１５とＰ型半導体基板１１ａとにより各フォトダイオード１３の電荷蓄積層１３ａを個別にかつ３次元的（立体的）に囲んで互いに電気的に分離することができる。
そして、空洞の底部１９ａｂの深さ位置、すなわち素子分離層の上端部１７ｕの深さ位置が電荷蓄積層の下端部１３ａｂの設定深さと同等以上の深い位置とされることにより、第１素子分離部１７が電荷蓄積層１３ａの領域にまで侵入して受光素子領域の体積が減少することが防止されている。これにより、第１素子分離部１７の拡大に起因した飽和電子数の減少や、隣接する受光素子への影響（混色）が防止されている。
したがって、実施の形態にかかる半導体装置によれば、微細化が進んだ場合においても、隣接するフォトダイオード同士を確実に電気的に分離しつつ、素子分離層の拡がりに起因した受光素子の飽和電子数の低減および混色が防止可能な高品質な半導体装置が実現されている。
つぎに、図２〜図４を参照しながら、本実施の形態にかかる半導体装置の製造工程の一例について説明する。図２〜図４は、本実施の形態にかかる半導体装置の製造工程の一例を説明する断面図である。まず、２層構造を有するＮ／Ｐ基板である半導体基板１１を用意する。このＮ／Ｐ基板を作製する際、基体基板であるＰ型半導体基板１１ａとしてＰ型シリコン（Ｓｉ）基板を使用し、その上に、Ｎ型のエピタキシャル層１１ｂをエピタキシャル成長法により堆積する。ここで、Ｐ型半導体基板１１ａの厚みは例えば８００μｍ、Ｎ型のエピタキシャル層１１ｂの厚みは例えば４μｍとする。
次に、半導体基板１１上にマスク層３１として膜厚５μｍ程度のシリコン酸化膜（ＳｉＯ２膜）を例えばＣＶＤ法により堆積する。続いて、リソグラフィー技術を用いてマスク層３１上にフォトレジストパターン３３を形成する。このフォトレジストパターン３３は、半導体基板１１の面内方向において、素子分離領域１５の形成位置に格子状の開口を有する。
次に、フォトレジストパターン３３をエッチングマスクとして用いて、Ｎ型のエピタキシャル層１１ｂに至るまでマスク層３１に対して異方性エッチング、例えば反応性イオンエッチング（ＲＩＥ）を行い、図２（ａ）に示すようにマスク層３１にフォトレジストパターン３３のパターンのパターン転写を行う。
次に、フォトレジストパターン３３を炭化して剥離した後、パターン転写がなされたマスク層３１をエッチングマスクに用いた異方性エッチング例えばＲＩＥにより半導体基板１１をパターニングして、図２（ｂ）に示すように該半導体基板１１のＮ型のエピタキシャル層１１ｂの表層に２μｍ程度の深さのトレンチ３５を２次元的に配列形成する。このトレンチ３５は、素子分離領域１５の形成位置に対応した格子状とされる。トレンチ３５の幅および隣接するトレンチ３５間の距離はＣＭＯＳイメージセンサの画素ピッチに応じて適宜設定される。
ここで、上述したマスク層３１は、異方性エッチングによる半導体基板１１のパターニングの際にシリコンよりもエッチングレートが十分に遅い材料（シリコンに対する選択比が大きい材料）が望ましく、例えば異方性エッチングにＲＩＥを用いた場合には、シリコン酸化膜、またはシリコン窒化膜とシリコン酸化膜との積層膜などが適している。
次に、マスク層３１を緩衝沸酸溶液により完全に除去した後、高温・減圧下（大気圧よりも低い圧力）の非酸化性雰囲気、好ましくはＳｉＯ２を還元する雰囲気、例えば１０５０℃、１０ｔｏｒｒの１００％水素雰囲気中にて１０分間程度の高温アニールを行うことにより、図３（ａ）に示すように、各トレンチ３５の開口面がシリコン層からなる封止層１９ｂにより閉ざされてその下部に空洞が形成される。これにより、半導体基板１１の内部に空洞１９ａが形成され、第２素子分離部１９が２次元的に配列形成する。この第２素子分離部１９は、素子分離領域１５の形成位置に対応した格子状とされる。
この形状変化は、半導体基板１１の表面のシリコン酸化膜が除去された後、表面エネルギーを最小にするように生じるシリコンの表面マイグレーションによるものである。これにより、空洞１９ａと封止層１９ｂとからなるＳＯＮ構造の第２素子分離部１９をトレンチ３５の形成領域に形成することができる。ここでは、熱処理温度を１０５０℃としたがそれよりも高くても良い。ここで、トレンチ３５の深さが深すぎると、マイグレーションにより空洞１９ａが上下に分断されるため、トレンチ３５の深さには注意が必要である。
なお、ＳＯＮ構造の形成方法については、「Tsutomu Sato et al., “Fabrication of Silicon-on-Nothing Structure by Substrate Engineering Using the Empty-Space-in-Silicon Formation Technique” 2004 Japanese Journal of Applied Physics Vol.43,No.1，pp12 to 18.」および特開２００１−１４４２７６号公報に詳しい。
次に、膜厚１０ｎｍ程度の酸化膜３７と、膜厚１００ｎｍ程度のシリコン窒化膜３９と、膜厚５μｍ程度のハードマスク層（酸化膜）４１を半導体基板１１上に堆積する。そして、フォトダイオードの素子分離層を形成するために、抜きパターン部をＳＯＮ構造の領域に重ね合わせたフォトレジストパターン４３をリソグラフィー技術を用いてハードマスク層（酸化膜）４１上に形成する。
続いて、フォトレジストパターン４３をエッチングマスクに用いて、シリコン窒化膜３９に至るまでハードマスク層（酸化膜）４１に対して異方性エッチング、例えば反応性イオンエッチング（ＲＩＥ）を行い、図３（ｂ）に示すようにハードマスク層（酸化膜）４１にフォトレジストパターン４３の抜きパターンのパターン転写を行い、溝４５を２次元的に配列形成する。この溝４５は、第２素子分離部１９の位置に対応した格子状とされる。
次に、フォトレジストパターン４３を炭化して剥離した後、溝４５が形成されたハードマスク層（酸化膜）４１をイオン注入マスクに用いて、図４（ａ）に示すようにＰ型不純物を溝４５から半導体基板１１に多段階にイオン注入する。この際、半導体基板１１はＰ型半導体基板１１ａ上に、約４μｍの厚みのＮ型のエピタキシャル層１１ｂが積層されており、前述のイオン注入は、Ｐ型の不純物として例えばボロン（Ｂ）イオンをＮ型のエピタキシャル層１１ｂの表層から、Ｐ型半導体基板１１ａに至るまで、深さを均等に分割して多段階に注入条件を変えて行う。
本実施の形態では、第２素子分離部１９の下側にＰ型半導体領域である６層の第１素子分離部１７を形成するために、注入条件を変えてＢのイオン注入を６回行う。このように、Ｂイオンを注入すると、第２素子分離部１９の空洞１９ａの底部とＰ型半導体基板１１ａの表層部との間のＮ型のエピタキシャル層１１ｂは、６層の第１素子分離部１７により隙間なく埋められて実質的にＰ型半導体化される。これにより、図４（ａ）に示すように、素子分離領域１５が形成される。最上層に位置する第１素子分離部１７は、半導体基板１１の面内方向において他の下層の第１素子分離部１７よりもＰ型不純物濃度が高く、電荷蓄積層１３ａの方向に広がる。
続いて、酸化膜３７とシリコン窒化膜３９とハードマスク層（酸化膜）４１を完全に剥離した後、フォトダイオード１３の光電変換部であるＮ型の電荷蓄積層１３ａを通常のプロセスにより互いに独立して複数箇所に形成する。具体的には、Ｎ型のエピタキシャル層１１ｂの表面上にフォトレジスト膜を所定のパターンで塗布してパターニングする。この後、Ｎ型のエピタキシャル層１１ｂの表層部にＮ型不純物であるリン（Ｐ）をイオン注入してＮ型の電荷蓄積層１３ａを素子分離領域１５で囲まれた複数箇所に形成する。この際、Ｐ濃度のピークの深さは、主としてＰイオンを注入する際のエネルギーの大きさで決まる。
本実施の形態においては、空洞の底部１９ａｂの深さ位置、すなわち素子分離層の上端部１７ｕの深さ位置は、電荷蓄積層の下端部１３ａｂの設定深さ位置と同等以上の深い位置に形成される。そして、電荷蓄積層の下端部１３ａｂの設定深さ位置は、受光素子ごとに青色光、緑色光、赤色光の各色の光の届く深さ以上の深さ位置に設定されている。本実施の形態ではＮ型のエピタキシャル層１１ｂの厚みは、半導体基板１１中において受光面から赤色光の届く深さを基準として例えば４μｍとされる。
また、電荷蓄積層の下端部１３ａｂの設定深さ位置は、半導体基板１１中において受光面から青色光および緑色光の届く深さを基準とした場合には例えば３２０ｎｍ程度とされ、また、半導体基板１１中において受光面から緑色光の届く深さを基準とした場合には例えば７９０ｎｍ程度とされる。そして、空洞の底部１９ａｂ、すなわち素子分離層の上端部１７ｕの深さ位置は、半導体基板１１中において受光面から青色光および緑色光の届く深さを基準として３２０ｎｍ〜７９０ｎｍ程度とされる。
また、多段階のイオン注入を行う場合は、微細化が進むことによりイオン注入の際にイオン注入領域に設けるマスク層１０３の開口部１０５のアスペクト比が高くなり、半導体基板１０１へのイオン注入時の加速エネルギーロスが多くなる。イオン注入時のイオンの散乱確率Ｉが高いと、加速エネルギーロスの要因となり、イオン注入時の散乱確率Ｉは一般的に下記の数式（１）、数式（２）によって表される（図５参照）。図５は、マスク層１０３の開口部１０５から半導体基板１０１にイオン注入する際の散乱確率を説明するための模式図である。
すなわち、イオン注入時の加速エネルギーの散乱確率は、イオン注入時にイオンがマスク材の開口部の内壁に衝突する際の入射角θ、入射エネルギーＥ、入射イオンの原子番号αおよび衝突物質の原子番号βにより求められ、入射エネルギーＥが低いほど高くなり、衝突物質の原子番号βが小さいほど低くなる。したがって、イオン注入時の入射エネルギーが多くなる。
そして、加速エネルギーの低いイオン注入条件では加速エネルギーロスの傾向が顕著となり、半導体基板の表層側の素子分離層の不純物濃度が高くなる。この場合、熱拡散によって素子分離層が受光素子領域にまで拡大し、受光素子領域の体積が減少することで飽和電子数が減少する問題や、隣接する受光素子への影響（混色）が発生する問題がある。
しかしながら、本実施の形態では、空洞の底部１９ａｂの深さ位置、すなわち第１素子分離部の上端部１７ｕの深さ位置は、電荷蓄積層の下端部１３ａｂの設定深さと同等以上の深い位置とされる。このため、第１素子分離部１７が電荷蓄積層１３ａの方向に拡大していてもＮ型の電荷蓄積層１３ａにおける光電変換に有効な受光素子領域に侵入することがなく、第１素子分離部１７に起因して電荷蓄積層１３ａの有効な受光素子領域の体積が減少することを防止することができる。したがって、第１素子分離部１７の拡がりに起因したＮ型の電荷蓄積層１３ａにおける飽和電子数の減少や、隣接する受光素子への影響（混色）を防止することができる。
また、半導体基板１１の深い位置にイオンを注入するためにはイオンの価数を上げて、イオンの加速エネルギーを増加させなければならず、イオン注入に多くの時間を要する。しかし、本実施の形態では半導体基板１１の表層部に空洞１９ａが存在することで素子分離層の形成のために半導体基板１１においてイオンを注入する深さが浅くなり、価数の少ないイオンで注入が可能であるため、イオン注入に要する時間を短縮することができる。
また、半導体基板１１においてイオン注入する深さが浅くなるため、イオン注入時の最大加速エネルギーを従来よりも低くすることができ、また、イオン注入の回数および注入量を減らすことができ、スループットが上昇する。これにより、イオン注入工程におけるコストを低減することが可能である。
その後、読み出しゲート電極２１、アンプゲート、リセットゲートなど、ＣＭＯＳイメージセンサの信号読み出し・リセット動作に必要な部品を形成し、汎用ロジック品と同一プロセスを経て図４（ｂ）に示すようにＣＭＯＳイメージセンサが完成する。
以上のように構成された実施の形態にかかる半導体装置の製造方法においては、半導体基板１１の面内方向においてフォトダイオード１３の電荷蓄積層１３ａを囲む領域に、Ｐ型半導体層からなる複数の第１素子分離部１７とＳＯＮ構造の第２素子分離部１９とからなる素子分離領域１５を形成し、該素子分離領域１５をＰ型半導体基板１１ａに接続する。これにより、素子分離領域１５とＰ型半導体基板１１ａとにより各フォトダイオード１３の電荷蓄積層１３ａを個別にかつ３次元的（立体的）に囲んで互いに電気的に分離することができる。
そして、空洞の底部１９ａｂの深さ位置、すなわち素子分離層の上端部１７ｕの深さ位置を電荷蓄積層の下端部１３ａｂの設定深さ位置と同等以上の深い位置とすることにより、第１素子分離部１７がＮ型の電荷蓄積層１３ａにおける光電変換に有効な受光素子領域に侵入することがなく、第１素子分離部１７に起因して電荷蓄積層１３ａの有効な受光素子領域の体積が減少することを防止することができる。これにより、第１素子分離部１７の拡大に起因した飽和電子数の減少や、隣接する受光素子への影響（混色）を防止することができる。
したがって、実施の形態にかかる半導体装置の製造方法によれば、微細化が進んだ場合においても、隣接するフォトダイオード１３同士を確実に電気的に分離しつつ、素子分離層の拡がりに起因した受光素子の飽和電子数の低減および混色を防止して高品質な半導体装置を製造することができる。
１１ 半導体基板、１１ａ Ｐ型半導体基板、１１ｂ Ｎ型半導体層（Ｎ型のエピタキシャル層）、１３ フォトダイオード、１３ａ 電荷蓄積層、１３ａｂ 電荷蓄積層の下端部、１３ｂ シールド層、１５ 素子分離領域、１７ 第１素子分離部、１７ｕ 第１素子分離部の上端部、１９ 第２素子分離部、１９ａ 空洞、１９ａｂ 空洞の底部、１９ｂ 封止層、２１ ゲート電極、２３ ゲート絶縁膜、３１ マスク層、３３ フォトレジストパターン、３５ トレンチ、３７ 酸化膜、３９ シリコン窒化膜、４１ ハードマスク層（酸化膜）、４３ フォトレジストパターン、４５ 溝、１０１ 半導体基板、１０３ マスク材。
Claims (8)
- 第１導電型の半導体層と、
前記第１導電型の半導体層上に設けられた第２導電型の半導体層と、
前記第２導電型の半導体層中に形成された受光素子と、
前記受光素子を前記第２導電型の半導体層の面内方向において取り囲むように形成された素子分離領域とを備え、
前記素子分離領域は、前記第１導電型の半導体層に接続された第１導電型の第１の素子分離部と、前記第１の素子分離部上に形成された空洞と、前記空洞上に形成された第１導電型の第２の素子分離部とを有し、
前記第１の素子分離部は、前記第２導電型の半導体層の表層側の不純物濃度が前記第１導電型の半導体層側の不純物濃度よりも高いこと、
を特徴とする固体撮像装置。 - 第１導電型の半導体層と、
前記第１導電型の半導体層上に設けられた第２導電型の半導体層と、
前記第２導電型の半導体層中に形成された受光素子と、
前記受光素子を前記第２導電型の半導体層の面内方向において取り囲むように形成された素子分離領域とを備え、
前記素子分離領域は、前記第１導電型の半導体層に接続された第１導電型の第１の素子分離部と、前記第１の素子分離部上に形成された空洞と、前記空洞上に形成された第１導電型の第２の素子分離部とを有し、
前記第１の素子分離部は、前記第２導電型の半導体層の表層側の素子分離幅が前記第１導電型の半導体層側の素子分離幅よりも大きいこと、
を特徴とする固体撮像装置。 - 前記受光素子は電荷蓄積層を有しており、前記空洞の底部の深さ位置は前記電荷蓄積層の下端部の深さよりも同等以上の深い位置であること、
を特徴とする請求項１または２に記載の固体撮像装置。 - 前記第２導電型の半導体層の表面からの前記空洞の底部の深さが、青色光の波長よりも深く緑色光の波長よりも浅いこと、
を特徴とする請求項１〜３のいずれか１つに記載の固体撮像装置。 - 前記第２導電型の半導体層の表面からの前記空洞の底部の深さが、３２０ｎｍ〜７９０ｎｍであること、
を特徴とする請求項１〜３のいずれか１つに記載の固体撮像装置。 - 第１導電型の半導体層上に第２導電型の半導体層を形成する工程と、
前記第２導電型の半導体層の所定の領域を前記第２導電型の半導体層の面内方向において取り囲むように開口を形成する工程と、
前記第２導電型の半導体層に非酸化性雰囲気中で熱処理を施すことにより前記開口を封止して空洞を形成する工程と、
前記空洞に対応する領域が開口されたパターンを前記第２導電型の半導体層上に形成する工程と
前記パターンをマスクとして前記第２導電型の半導体層に第１導電型イオンをイオン注入して素子分離部を形成する工程と、
前記第２導電型の半導体層の面内方向において前記素子分離部及び前記空洞に取り囲まれた前記第２導電型の半導体層に受光素子を形成する工程と、
を備えることを特徴とする固体撮像装置の製造方法。 - 素子分離部の形成工程は、前記空洞の下部の前記第２導電型の半導体層中にイオンの注入深さを変えて第１導電型イオンの注入を複数回行うことを特徴とする請求項６に記載の固体撮像装置の製造方法。
- 前記開口の深さが、３２０ｎｍ〜７９０ｎｍであること、
を特徴とする請求項６に記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009186040A JP4977181B2 (ja) | 2009-08-10 | 2009-08-10 | 固体撮像装置およびその製造方法 |
| US12/722,716 US20110031576A1 (en) | 2009-08-10 | 2010-03-12 | Solid-state imaging device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009186040A JP4977181B2 (ja) | 2009-08-10 | 2009-08-10 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011040543A JP2011040543A (ja) | 2011-02-24 |
| JP4977181B2 true JP4977181B2 (ja) | 2012-07-18 |
Family
ID=43534173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009186040A Expired - Fee Related JP4977181B2 (ja) | 2009-08-10 | 2009-08-10 | 固体撮像装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110031576A1 (ja) |
| JP (1) | JP4977181B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951826B2 (en) * | 2012-01-31 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing photodiode full well capacity |
| JP2014093482A (ja) | 2012-11-06 | 2014-05-19 | Toshiba Corp | 固体撮像装置の製造方法および固体撮像装置 |
| JP6278608B2 (ja) | 2013-04-08 | 2018-02-14 | キヤノン株式会社 | 半導体装置およびその製造方法 |
| JP2015056622A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 半導体装置 |
| US9647022B2 (en) * | 2015-02-12 | 2017-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer structure for high aspect ratio etch |
| JP2017045873A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US10433168B2 (en) * | 2015-12-22 | 2019-10-01 | Quanta Computer Inc. | Method and system for combination wireless and smartcard authorization |
| US9780250B2 (en) * | 2016-01-14 | 2017-10-03 | Varian Semiconductor Equipment Associates, Inc. | Self-aligned mask for ion implantation |
| JP6688165B2 (ja) | 2016-06-10 | 2020-04-28 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP7013119B2 (ja) | 2016-07-21 | 2022-01-31 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び撮像システム |
| CN108539016B (zh) | 2018-03-29 | 2022-01-25 | 京东方科技集团股份有限公司 | 柔性衬底及其制备方法、显示面板的制备方法和显示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5197988A (en) * | 1975-02-25 | 1976-08-28 | Handotaisochino seizohoho | |
| JP4074051B2 (ja) * | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
| US7091536B2 (en) * | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
| JP2004228407A (ja) * | 2003-01-24 | 2004-08-12 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP4718875B2 (ja) * | 2005-03-31 | 2011-07-06 | 株式会社東芝 | 固体撮像素子 |
| KR100688547B1 (ko) * | 2005-05-18 | 2007-03-02 | 삼성전자주식회사 | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| JP2007227761A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置用素子 |
| JP2008078302A (ja) * | 2006-09-20 | 2008-04-03 | Canon Inc | 撮像装置および撮像システム |
| JP2008084962A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JP4960058B2 (ja) * | 2006-10-04 | 2012-06-27 | 株式会社東芝 | 増幅型固体撮像素子 |
| KR100843965B1 (ko) * | 2007-03-19 | 2008-07-03 | 동부일렉트로닉스 주식회사 | 이미지센서 및 그 제조방법 |
| US7800192B2 (en) * | 2008-02-08 | 2010-09-21 | Omnivision Technologies, Inc. | Backside illuminated image sensor having deep light reflective trenches |
-
2009
- 2009-08-10 JP JP2009186040A patent/JP4977181B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-12 US US12/722,716 patent/US20110031576A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20110031576A1 (en) | 2011-02-10 |
| JP2011040543A (ja) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4977181B2 (ja) | 固体撮像装置およびその製造方法 | |
| DE102015109641B4 (de) | Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren | |
| JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 | |
| KR101594927B1 (ko) | 후면-조명된 ｃｍｏｓ 이미지 센서들 | |
| KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
| JP7009684B2 (ja) | 近赤外線ｃｍｏｓセンサの製造方法 | |
| US10269864B2 (en) | Pixel isolation device and fabrication method | |
| US7651883B2 (en) | High energy implant photodiode stack | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| JP6302216B2 (ja) | 半導体装置およびその製造方法 | |
| US8178913B2 (en) | Semiconductor device and method for manufacturing same | |
| KR20190049592A (ko) | 얕은 트렌지 가장자리 도핑을 갖는 cmos 이미지 센서 | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| US20230387170A1 (en) | Back-side deep trench isolation structure for image sensor | |
| US8987033B2 (en) | Method for forming CMOS image sensors | |
| KR100729742B1 (ko) | 이미지 센서의 제조방법 | |
| CN101512752A (zh) | 在浅沟槽隔离拐角处的注入 | |
| JP2009194269A (ja) | 固体撮像装置およびその製造方法 | |
| JP4768889B1 (ja) | 画像撮像デバイス及びその製造方法 | |
| JP2010251628A (ja) | 固体撮像装置およびその製造方法 | |
| KR100606914B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JP2008300537A (ja) | 固体撮像装置 | |
| JP2010103318A (ja) | 半導体基板およびその製造方法、固体撮像素子 | |
| CN109860215B (zh) | 图像传感器及其形成方法 | |
| CN115863368A (zh) | 背照式图像传感器的形成方法及背照式图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |