CN101512752A - 在浅沟槽隔离拐角处的注入 - Google Patents

Abstract

一种用于在图像传感器的浅沟槽隔离区域中制造拐角注入的方法，该方法包括步骤：在半导体衬底上在覆盖蚀刻停止层的第一硬掩模层上形成光致抗蚀剂层。该光致抗蚀剂掩模被图案化以产生开口，并且向下蚀刻第一硬掩模层暴露在开口中的部分到蚀刻停止层。第一掺杂物穿过暴露的蚀刻停止层注入到半导体衬底中。去除光致抗蚀剂掩模，并且第二硬掩模层形成在剩余的结构上并且被蚀刻以产生沿第一硬掩模层的侧边的侧壁隔离物。位于侧壁隔离物之间的蚀刻停止层和半导体衬底被蚀刻以产生沟槽，并且第二掺杂物被注入到沟槽的侧壁和底壁中。

Description

在浅沟槽隔离拐角处的注入

技术领域

本发明一般涉及在半导体器件中制造集成电路的方法。更特别地，本发明涉及在图像传感器的浅沟槽隔离拐角处制造注入(implant)以抑制表面暗电流。

背景技术

典型地，金属或晶格缺陷、表面态和晶格应力在图像传感器中产生暗电流。暗电流是不希望的信号，其在半导体衬底中产生并被光电探测器收集。当光照在和不照在光电探测器上时，都产生暗电流。暗电流增加了噪声，这降低了图像传感器的动态范围和信噪比。

浅沟槽隔离对像素进行物理隔离，使得在任何给定像素中收集的信号将不会溢出到一个邻近像素或者多个邻近像素上。不幸的是，因为STI特征产生额外的表面态和局部化的高应力区域，所以STI特征会潜在地产生表面暗电流。例如互补金属氧化物半导体(CMOS)图像传感器的具有STI区域的图像传感器在STI沟槽的侧壁和底部遭受高的表面暗电流。典型地，在STI区域的侧面和底部进行大角度注入以减小表面暗电流。此外，拐角注入进一步抑制了表面暗电流。

图1示出根据现有技术的具有浅沟槽隔离区域的半导体衬底的截面示图。衬底10包括具有带有拐角注入13和侧壁注入14的沟槽的STI。制造拐角注入13的一种常规方法要求在器件上形成光致抗蚀剂掩模12并对其进行图案化，并且将掺杂物注入到浅沟槽的拐角(以箭头表示)。不幸的是，光致抗蚀剂掩模12的形成和图案化在半导体器件的制造中产生附加的处理步骤。

另一种形成拐角注入13的方法是从半导体衬底的浅沟槽区域的侧壁和拐角处去除硬掩模(未示出)并且接着同时对侧壁和拐角进行注入。不幸的是，在制造工艺中随后进行的蚀刻会在STI的拐角注入处产生不希望的硅坑。

因此，在图像传感器中存在减小侧壁注入中的表面暗电流的需求。

此外，需要提供一种自对准地形成浅沟槽隔离的方法。

此外，存在形成拐角注入的需求，该拐角注入在图像传感器的随后处理期间不在STI拐角处产生硅坑。

发明内容

本发明旨在克服上述的一个或多个问题。本发明涉及制造在浅沟槽隔离区域具有拐角注入的图像传感器的方法。该方法包括步骤：在半导体衬底上的蚀刻停止层上方形成第一硬掩模层，并且在该硬掩模层上方提供光致抗蚀剂掩模。该光致抗蚀剂掩模被图案化以产生开口，并且向下蚀刻第一硬掩模层暴露在开口中的部分到蚀刻停止层。接着将第一掺杂物穿过暴露的蚀刻停止层注入到半导体衬底中。去除光致抗蚀剂掩模，并且第二硬掩模层被形成在剩余的结构上并且被蚀刻以产生沿第一硬掩模层的侧边的侧壁隔离物(spacer)。位于侧壁隔离物之间的蚀刻停止层和半导体衬底接着被蚀刻以产生沟槽，并且第二掺杂物被注入到沟槽的侧壁和底壁。接着，通常用电介质材料填充该沟槽以在半导体衬底中产生浅沟槽隔离区域。

本发明具有的优势是通过形成不产生硅坑的具有自对准的浅沟槽隔离的拐角注入来减小表面暗电流。

附图说明

结合下列的说明和附图，本发明的上述和其它目的、特征和优势将变得更加显而易见，其中，在可能的情况下，使用相同的参考标记表示附图中公有的相同特征，并且其中：

图1示出根据现有技术的具有浅沟槽隔离区域的半导体衬底的截面视图；

图2示出根据本发明的实施例中的半导体衬底和第一硬掩模层的截面视图；

图3示出根据本发明的实施例中的具有被蚀刻的第一硬掩模层的半导体衬底的截面视图；

图4示出根据本发明的实施例中的具有浅注入的半导体衬底的截面视图；

图5示出根据本发明的实施例中的具有第二硬掩模层的半导体衬底的截面视图；

图6示出根据本发明的实施例中的具有被蚀刻的第二硬掩模层的半导体衬底的截面视图；

图7示出根据本发明的实施例中的具有浅沟槽的半导体衬底的截面视图；

图8示出根据本发明的实施例中的具有浅沟槽隔离和侧壁注入的半导体衬底的截面视图；

图9a示出根据本发明的实施例中的具有侧壁注入的在两个浅沟槽隔离之间含有器件的半导体衬底的第一截面视图；和

图9b示出根据本发明的实施例中的具有侧壁注入的在两个浅沟槽隔离之间含有器件的半导体衬底的第二截面视图。

具体实施方式

本发明包括在集成电路的STI区域中形成拐角注入的方法。该注入自对准到STI拐角，而不需要遮掩或者暴露STI拐角的附加的光致抗蚀剂，这会导致硅坑。参考附图描述本发明，附图中示出本发明的示例性实施例。不过，本发明可以以许多不同形式实施，并且不应被解释为限于此处陈述的实施例；相反，提供这些实施例来将本发明的概念完全传达给本领域技术人员。这些附图未按比例绘制，并且为了清楚起见许多部分被放大。

参考图2，示出根据本发明的实施例中的半导体衬底和第一硬掩模层的截面视图。在根据本发明的一个实施例中，半导体衬底20是硅、碳化硅、绝缘体上硅、锗硅、氮化镓、或者砷化镓。此外，半导体衬底20可以是n型、p型或者非掺衬底。另外，半导体衬底20可以任选地具有与半导体衬底20相同或相反导电类型的外延层(未示出)。半导体衬底20也可以含有或者与该外延层或者与半导体衬底20相同或相反的导电类型的注入在其中的阱。

蚀刻停止层21形成在半导体衬底20的表面上。在根据本发明的一个实施例中，蚀刻停止层21被形成为薄的二氧化硅或者多晶硅层。二氧化硅蚀刻停止层可以典型地在800-1200℃在氧或蒸汽中生长在衬底上。可选地，蚀刻停止层21可以通过氧化物化学气相沉积直接沉积在半导体衬底20的表面上。氧化物化学气相沉积通过低压低温沉积或者等离子体增强化学气相沉积来实现。

第一硬掩模层22经由例如低压化学气相沉积(LPCVD)或者等离子体增强化学气相沉积(PECVD)的传统工艺沉积在蚀刻停止层21上。第一硬掩模层22被配置为沉积在或者生成在器件上的任何掩模层。硬掩模层的例子包括但不限于氮化硅、多晶硅和金属膜。

图3示出根据本发明的实施例中的具有被蚀刻的第一硬掩模层的半导体衬底的截面视图。光致抗蚀剂掩模23被涂敷在第一硬掩模层22上并且被图案化以形成开口18。接着进行各向异性蚀刻以去除第一硬掩模层22暴露在开口18中的部分。第一硬掩模层22中的开口19比将在半导体衬底20中形成的浅沟槽的宽度更宽。

参考图4，示出根据本发明的实施例中的具有浅注入的半导体衬底的截面视图。在根据本发明的实施例中，浅注入24注入的深度通常在100和500A之间。光致抗蚀剂掩模23和第一硬掩模层22用作其中不形成浅注入的半导体衬底的区域的保护掩模。浅注入24是具有与图像传感器中的光电探测器(未示出)的导电类型相反的导电类型的掺杂物。在根据本发明的一个实施例中，所述掺杂物是例如磷、砷或者锑的n型掺杂物。在根据本发明的另一个实施例中，所述掺杂物是例如硼、铝、镓或者铟的p型掺杂物。

注入能量取决于所使用的特定掺杂物，并且对于通常在100和500A之间的注入深度，注入能量通常在5-200KeV之间。注入剖面分布(profiledistribution)是这样的使得注入掺杂物保持在衬底20的表面附近。如果在注入后进行热处理，掺杂物将从初始注入区扩散开。当选择基本(elementary)掺杂物的初始注入深度和浓度时要考虑该扩散。

接着，通过氧灰化工艺(oxygen ashing process)、与过氧化物混合的硫酸(wet sulfuric acid)或溶剂化学(solvent chemistry)方法去除光致抗蚀剂掩模23。在根据本发明的实施例中，如果第一硬掩模层22采用适当的厚度，光致抗蚀剂掩模23被去除并且第一硬掩模层22作为注入的保护掩模。在根据本发明的另一个实施例中，在第一硬掩模层22被各向异性地蚀刻之前，在衬底20中形成浅注入24。

图5示出根据本发明的实施例中的具有第二硬掩模层的半导体衬底的截面视图。第二硬掩模层25被沉积在第一硬掩模层22和蚀刻停止层21的暴露部分上。第二硬掩模层25可以是与第一硬掩模层22相同或不同的材料。在根据本发明的实施例中，第二硬掩模层25是这样一种材料，当与硅的去除速率相比时，其在STI各向异性蚀刻期间具有较慢的去除速率。

参考图6，其示出了根据本发明的实施例中的具有被蚀刻的第二硬掩模层的半导体衬底的截面视图。例如等离子体蚀刻的各向异性蚀刻被用于形成沿第一硬掩模层22的侧面的侧壁隔离物26。侧壁隔离物26位于浅注入24的周边部分上方。在根据本发明的实施例中，侧壁隔离物26的每一个典型地具有0.05和0.2μm之间的宽度。侧壁隔离物26的宽度主要由第二硬掩模层25的厚度控制(见图5)。

图7示出根据本发明的实施例中的具有浅沟槽的半导体衬底的截面视图。通过各向异性地蚀刻穿过浅注入24并且进入半导体衬底20中来形成浅沟槽40。浅沟槽40被形成在半导体衬底20中的侧壁隔离物26之间的区域。拐角注入27是浅注入24将保留在衬底20中的仅有部分。通过蚀刻穿过第二硬掩模层25中的开口19，拐角注入27的内边缘和第二硬掩模层25的内边缘自对准。

在根据本发明的一个实施例中，浅沟槽40典型地具有0.3到0.5μm之间的深度和0.15到0.6μm之间的宽度。浅沟槽40的宽度应当尽可能地小以最小化半导体衬底用于STI区域的量。最小化STI区域的尺寸有利地增加了可用于图像传感器中的光电探测器的衬底的量。

参考图8，浅沟槽40的侧壁和底部用注入掺杂物28注入。在根据本发明的实施例中，注入掺杂物28典型地注入在距衬底20的暴露表面0到100A之间的位置，并且注入掺杂物28的浓度典型地在10¹²-10¹³原子/cm²之间。通常以一角度并按四象限(quaded)(即，以相隔九十度的四次分开的晶片旋转来完成)完成该注入，使得注入掺杂物28被注入到浅沟槽40的所有四个侧面和底部中。

注入掺杂物28具有与拐角注入27相同的导电类型。在根据本发明的一个实施例中，注入掺杂物28还是与浅注入24的掺杂物相同的掺杂物。注入掺杂物28可以是例如磷、砷或者锑的n型掺杂物或者例如硼、铝、镓或者铟的p型掺杂物。

电介质层29通常通过低压化学气相沉积、大气压化学气相沉积、等离子体增强化学气相沉积、或高密度等离子体沉积形成在用掺杂物28注入的硅的区域中。可以用于电介质层29的电介质材料的例子包括但不限于内衬(liner)氧化物或者氮化物。可以在注入掺杂物28注入之前或之后生长或沉积电介质层29。接着，用电介质材料(未示出)填充隔离沟槽40。

参考图9a，其示出根据本发明的实施例中的具有侧壁注入的、在两个浅沟槽隔离之间含有器件的半导体衬底的第一截面视图。STI区域42、43被示出分别靠近光电探测器30、31。光电探测器30、31具有与注入掺杂物28和拐角注入27的导电类型相反的导电类型。当转移栅(transfergate)32被脉冲激发(pulse)时，电荷从一个光电探测器(例如光电探测器30)转移到包含在阱34中的浮置扩散33中(也称为感测节点(sensingnode)。接着，该信号由像素放大器(未示出)感测并被馈入该像素阵列之外的下游电路(未示出)中。浮置扩散33具有与注入掺杂物28和拐角注入27的导电类型相反的导电类型。

图9b示出根据本发明的实施例中的具有侧壁注入的、在两个浅沟槽隔离之间含有器件的半导体衬底的第二截面视图。拐角注入27，注入掺杂物28，光电探测器30、31，浮置扩散33，阱34和钉扎层(pining layer)35、36的导电类型与图9a中所示的导电类型相反。

第一硬掩模层和第二硬掩模层已经从图9a和9b所示的结构中去除。但是，应当理解，这些层可选地可以保留在最终的结构中。尽管在图9a和9b所示的是具有两个共享光电探测器的图像传感器，应当理解，可以使用任意数目的光电探测器。典型地，一个、两个或者四个光电探测器可以通过转移栅连接到单个浮置扩散。通常以小于浅沟槽的深度形成光电探测器。

部件列表

10   半导体衬底

11   氧化膜层

12   光致抗蚀剂掩模

13   拐角注入

14   侧壁注入

18   光致抗蚀剂掩模中的开口

19   第一硬掩模层中的开口

20   半导体衬底

21   蚀刻停止层

22   第一硬掩模层

23   光致抗蚀剂掩模

24   浅注入

25   第二硬掩模层

26   侧壁隔离物

27   拐角注入

28   注入掺杂物

29   电介质层

30   光电探测器

31   光电探测器

32   转移栅

33   浮置扩散

34   阱

35   钉扎层

36   钉扎层

40   浅沟槽

42   浅沟槽隔离

43   浅沟槽隔离

Claims (17)

1.一种在半导体衬底中形成隔离区域以隔离形成在该衬底中的器件的方法，包括：

通过穿过第一硬掩模层中的开口注入第一掺杂物在半导体衬底的一部分中形成浅注入；

在该半导体衬底的该部分和该第一硬掩模层上方形成第二硬掩模层；

蚀刻第二硬掩模层以形成沿第一硬掩模层的侧面的侧壁隔离物，其中每个侧壁隔离物覆盖该半导体衬底中该浅注入的一部分；并且

蚀刻进入该侧壁隔离物之间的半导体衬底中以形成隔离沟槽。

2.权利要求1所述的方法，进一步包括：

在半导体衬底表面上方形成蚀刻停止层；

在该蚀刻停止层上方形成第一硬掩模层；

在该第一硬掩模层上方提供光致抗蚀剂掩模层；

将该光致抗蚀剂掩模层图案化以在该光致抗蚀剂掩模层中形成开口；以及

穿过该光致抗蚀剂掩模层中的开口蚀刻该第一硬掩模层以在该第一硬掩模层中形成开口。

3.权利要求1所述的方法，进一步包括：

将第二掺杂物注入该隔离沟槽的侧壁和底壁。

4.权利要求3所述的方法，进一步包括在该隔离沟槽的侧壁和底壁上方形成共形绝缘层。

5.权利要求3所述的方法，其中该第二掺杂物具有与该第一掺杂物相同的导电类型。

6.权利要求2所述的方法，进一步包括在半导体衬底中形成光电探测器以捕获光并且将其转化为电荷的步骤，其中该光电探测器在横向上邻近该隔离沟槽。

7.权利要求2所述的方法，其中蚀刻该侧壁隔离物之间的半导体衬底以形成隔离沟槽的步骤使第一掺杂物的边缘和硬掩模层的侧壁自对准。

8.一种用于在图像传感器衬底中形成浅沟槽隔离区域以隔离该衬底中形成的器件的方法，包括：

a.在半导体衬底表面上形成蚀刻停止层；

b.在该蚀刻停止层上方形成第一硬掩模层，其中该硬掩模层由与该蚀刻停止层中的材料不同的材料构成；

c.在第一硬掩模层上方提供光致抗蚀剂掩模层；

d.将光致抗蚀剂掩模层图案化以在光致抗蚀剂掩模层中形成开口；

e.穿过该光致抗蚀剂掩模层中的开口蚀刻该第一硬掩模层以在该第一硬掩模层中形成开口；

f.注入第一掺杂物，穿过光致抗蚀剂掩模层中的开口，穿过第一硬掩模层中的开口并穿过蚀刻停止层以在半导体衬底中形成浅注入；

g.去除光致抗蚀剂掩模层；

h.在步骤g后剩下的结构上方形成第二硬掩模层；

i.蚀刻该第二硬掩模层以形成沿第一硬掩模层的侧面的侧壁隔离物，其中每个侧壁隔离物覆盖该半导体衬底中的该浅注入的一部分；以及

j.蚀刻穿过该蚀刻停止层并进入该侧壁隔离物之间的半导体衬底中以形成隔离沟槽。

9.权利要求8所述的方法，进一步包括将具有与该第一掺杂物相同导电类型的第二掺杂物注入到该隔离沟槽的侧壁和底壁中。

10.权利要求8所述的方法，其中所述第一掺杂物具有与衬底中的底层区域的导电类型相同的导电类型。

11.权利要求8所述的方法，其中所述第二硬掩模层是共形的。

12.权利要求8所述的方法，其中蚀刻该第二硬掩模层以在第一硬掩模层的侧面形成侧壁隔离物，包括各向异性地蚀刻该第二硬掩模层以在第一硬掩模层的侧面形成侧壁隔离物。

13.权利要求8所述的方法，其中蚀刻穿过该蚀刻停止层并进入该侧壁隔离物之间的半导体衬底中以形成隔离沟槽，包括各向异性地蚀刻穿过该蚀刻停止层并进入该侧壁隔离物之间的半导体衬底以形成隔离沟槽。

14.权利要求8所述的方法，其中所述半导体衬底从由硅、绝缘体上硅、锗硅和砷化镓组成的组中选择。

15.权利要求8所述的方法，进一步包括在注入该第二掺杂物之前，在该隔离沟槽的侧壁和底壁上方形成共形绝缘层的步骤。

16.权利要求8所述的方法，进一步包括在注入所述第二掺杂物之后，在该隔离沟槽的侧壁和底壁上方形成共形绝缘层的步骤。

17.权利要求8所述的方法，进一步包括在图像传感器衬底中形成光电探测器以捕获光并将其转化为电荷的步骤。

Images