KR20100036034A - 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 - Google Patents

트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 Download PDF

Info

Publication number
KR20100036034A
KR20100036034A KR1020080095463A KR20080095463A KR20100036034A KR 20100036034 A KR20100036034 A KR 20100036034A KR 1020080095463 A KR1020080095463 A KR 1020080095463A KR 20080095463 A KR20080095463 A KR 20080095463A KR 20100036034 A KR20100036034 A KR 20100036034A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
transistor
source
doped region
Prior art date
Application number
KR1020080095463A
Other languages
English (en)
Inventor
하만륜
Original Assignee
크로스텍 캐피탈, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크로스텍 캐피탈, 엘엘씨 filed Critical 크로스텍 캐피탈, 엘엘씨
Priority to KR1020080095463A priority Critical patent/KR20100036034A/ko
Priority to PCT/IB2009/007312 priority patent/WO2010035144A2/ko
Publication of KR20100036034A publication Critical patent/KR20100036034A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 트랜지스터의 게이트-소스 간 중첩 정전용량으로 인해 발생하는 잡음 포지티브 피드백 이득(noise positive feedback gain)을 억제하고, 이로 인해 유발되는 잡음 성분을 감소시킬 수 있는 트랜지스터를 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측으로 노출된 상기 기판 내에 형성된 소스 및 드레인 영역과, 상기 게이트 전극과 정렬되어 상기 드레인 영역 상부에 선택적으로 형성된 도핑영역을 포함하는 트랜지스터를 제공한다.
이미지 센서, 트랜지스터, 소스 팔로워, 암전류

Description

트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법{TRANSISTOR, IMAGE SENSOR WITH THE SAME AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 이미지 센서 및 그의 제조방법, 더욱 상세하게는 시모스(CMOS) 이미지 센서 및 그의 제조방법에 관한 것이다.
이미지 센서는 광학적 영상을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하 결합 소자(Charge Coupled Device, CCD)와 시모스(CMOS) 이미지 센서로 구분된다.
시모스 이미지 센서의 단위 화소는 3-Tr 구조 또는 4-Tr 구조가 주류를 이루고 있다. 3-Tr 구조와 4-Tr 구조에서는 1-Tr 구조와 달리 전압버퍼로 기능하는 소스 팔로워(source follower) 트랜지스터(이하, 드라이브 트랜지스터라 함)를 구비한다.
도 1은 일반적인 4-Tr 구조의 단위 화소를 도시한 등가 회로도이다. 도 2는 도 1에서 단위 화소에서 광감지 소자인 포토다이오드, 트랜스퍼 트랜지스터, 부동확산영역(floating diffusion region) 및 드라이브 트랜지스터만을 도시한 단면도 이다.
도 1 및 도 2를 참조하면, 단위 화소는 1개의 포토다이오드(PD)와, 4개의 트랜지스터로 이루어진다. 4개의 트랜지스터는 포토다이오드(PD)에서 집속된 광전하(photo-generated charge)를 부동확산영역(FD)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 부동확산영역(FD)의 전위를 세팅하고 부동확산영역(FD)을 리셋시키기 위한 리셋 트랜지스터(Rx)와, 부동확산영역(FD)에 축적된 전하에 따라 동작하여 소스 팔로워 구성으로 전압버퍼로 기능하는 드라이브 트랜지스터(Dx)와, 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)를 포함한다.
그러나, 이러한 구조의 시모스 이미지 센서에서는 암전류(dark current)로 인하여 전하 전송 효율의 저하 및 전하 저장 능력이 감소되어 화상 결함이 야기되는 것이 큰 문제점으로 지적되어 왔다. 암전류는 시모스 이미지 센서의 광감지 소자에서 광의 입력 없이 축적되는 전하를 의미하는 것으로서, 주로 실리콘 기판 표면에 존재하는 각종 결함들이나 댕글링 본드(dangling bond)에서 비롯된 것으로 알려져 있다.
이외에, 암전류를 유발시키는 원인 중 하나는 드라이브 트랜지스터(Dx)의 대칭 구조에서 찾을 수 있다. 드라이브 트랜지스터(Dx)의 소스(D) 및 드레인(D), 그리고 LDD(Lightly doped Drain) 영역은 일반적인 트랜지스터와 마찬가지로 게이트(G)를 기준으로 좌우 대칭 구조로 형성된다. 이러한 구조에서는 게이트-소스(G-S) 간 중첩 정전용량(overlap capacitance)으로 인해 높은 전기장이 형성되어 드라 이브 트랜지스터(Dx)의 채널에 2차 전자인 핫 캐리어(hot carrier)를 유발시킨다. 이렇게 생성된 핫 캐리어는 포지티브 피드백(positive feedback)되어 부동확산영역(FD)과 포토다이오드(PD)로 유입되고, 이에 따라 부동확산영역(FD)의 입력 잡음(input-referred noise)은 더더욱 증가된다. 결국, 화상을 촬상하지 않았음에도 불구하고 화상을 촬상한 것처럼 화면상에 색점 또는 흰점(white dot)이 나타나 화상 결함의 원인이 된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 트랜지스터의 게이트-소스 간 중첩 정전용량으로 인해 발생하는 잡음 포지티브 피드백 이득(noise positive feedback gain)을 억제하여 잡음 성분의 유입으로 인한 화상 결함을 방지할 수 있는 트랜지스터를 제공하는데 그 목적이 있다.
둘째, 본 발명은 트랜지스터의 게이트-소스 간 중첩 정전용량으로 인해 발생하는 잡음 포지티브 피드백 이득을 억제하여 잡음 성분의 유입으로 인한 화상 결함을 방지할 수 있는 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
셋째, 본 발명은 전압버퍼인 드라이브 트랜지스터를 포함하는 이미지 센서에 있어서, 드라이브 트랜지스터의 채널에서 2차 전자의 생성을 억제하여 암전류에 기인하여 발생되는 화상 결함을 방지할 수 있는 이미지 센서를 제공하는데 그 목적이 있다.
넷째, 본 발명은 전압버퍼인 드라이브 트랜지스터를 포함하는 이미지 센서에 있어서, 드라이브 트랜지스터의 채널에서 2차 전자의 생성을 억제하여 암전류에 기인하여 발생되는 화상 결함을 방지할 수 있는 이미지 센서의 제조방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측으로 노출된 상기 기판 내에 형성된 소스 및 드레인 영역과, 상기 게이트 전극과 정렬되어 상기 드레인 영역 상부에 선택적으로 형성된 도핑영역을 포함하는 트랜지스터를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 광감지 소자에 집속된 광전하를 부동확산영역으로 전달하는 트랜스퍼 트랜지스터와, 원하는 값으로 상기 부동확산영역의 전위를 세팅 또는 리셋시키는 리셋 트랜지스터와, 상기 트랜지스터로 이루어지며, 상기 트랜지스터의 상기 게이트 전극이 상기 부동확산영역과 접속되고, 상기 드레인 영역이 전원전압단과 접속되어 상기 부동확산영역에 축적된 전하에 따라 동작하는 드라이브 트랜지스터와, 상기 드라이브 트랜지스터의 상기 소스 영역으로부터 출력되는 신호를 전달하는 셀렉트 트랜지스터를 포함하는 이미지 센서를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측으로 노출되는 상기 기판 내에 도핑영역을 형성하는 단계와, 상기 게이트 전극의 양측으로 노출되는 상기 기판 내에 소스 및 드레인 영역을 형성하는 단계를 포함하는 트랜지스터 제조방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 소스 팔로워 구성을 갖는 트랜지스터를 포함하는 이미지 센서의 제조방법에 있어서, 기판 상에 게이트 전극을 형성하는 단계와, 상기 트랜지스터의 게이트 전극의 일측으 로 노출되는 상기 기판 내에 도핑영역을 형성하는 단계와, 상기 게이트 전극의 양측으로 노출되는 상기 기판 내에 소스 및 드레인 영역을 형성하는 단계를 포함하는 이미지 센서의 제조방법을 제공한다.
이상에서 설명한 구성을 갖는 본 발명에 의하면, 드라이브 트랜지스터의 소스 및 드레인 영역에 각각 형성되는 저농도 도핑영역을 드레인 영역 상부에만 선택적으로 형성함으로써, 소스 영역 상부에 저농도 도핑영역이 형성된 것보다 드라이브 트랜지스터의 게이트-소스 간 정전용량을 감소시켜 부동확산영역으로 입력되는 입력 잡음을 감소시킬 수 있다.
부동확산영역으로 입력되는 입력 잡음은 하기 수학식1과 같이 나타낼 수 있다.
Nn 2 ∝ CGS(1-GDx)
여기서, N은 2차 전자, CGS는 게이트-소스 간 정전용량, GDx는 드라이브 트랜지스터의 이득을 나타낸다.
수학식1에서와 같이, 드라이브 트랜지스터(Dx)의 채널에 생성된 2차 전자는 드라이브 트랜지스터(Dx)의 게이트-소스 간 정전용량(CGS)이 증가할수록 증가하게 된다.
따라서, 본 발명에서는 바람직한 실시예를 통해 드라이브 트랜지스터(Dx)의 게이트-소스 간 정전용량(CGS)을 감소시켜 입력 잡음을 감소시키는 방법을 제안한다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 구체적으로 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층, 영역 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층, 영역 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일 요소를 나타낸다.
실시예
도 3은 본 발명의 실시예에 따른 트랜지스터를 설명하기 위해 도시한 단면도이다. 여기서는, 설명의 편의를 위해 시모스 이미지 센서의 단위 화소에서 광감지 소자(106), 트랜스퍼 트랜지스터(Tx), 부동확산영역(111) 및 드라이브 트랜지스터(Dx)만을 도시하였다.
도 3을 참조하면, 본 발명의 실시예에 따른 트랜지스터는 드라이브 트랜지스터(Dx)로서, 기판(100) 상에 형성된 게이트 전극(105)과, 게이트 전극(105)의 양측으로 노출된 기판(100) 내에 형성된 소스 및 드레인 영역(109, 110)과, 게이트 전극(105)과 정렬되어 드레인 영역(110) 상부에 선택적으로 형성된 도핑영역(107)을 포함한다.
도핑영역(107)은 기판(100)의 상면으로부터 드레인 영역(110)보다 얕은 깊이로 형성된다. 도핑영역(107)은 드레인 영역(110)보다 저농도로 형성된다. 도핑영역(107)은 드레인 영역(110)과 동일 도전형으로 형성된다. 예컨대, n형 도전형으로 형성된다.
소스 및 드레인 영역(109, 110)은 게이트 전극(105)과 이격되어 기판(100) 내에 형성된다. 상세하게 소스 및 드레인 영역(109, 110)은 게이트 전극(105)의 양측으로부터 일정 거리 이격되어 기판(100)의 상면으로부터 일정 깊이 내에 형성된다.
본 발명의 실시예1에 따른 트랜지스터는 게이트 전극(105)의 양측벽에 형성된 스페이서(spacer, 108)를 더 포함한다. 스페이서(108)가 존재하는 경우, 소스 및 드레인 영역(109, 110)은 스페이서(108)의 양측벽에 각각 정렬된다. 이에 따라, 소스 및 드레인 영역(109, 110)은 스페이서(108)의 폭 만큼 게이트 전극(105)으로부터 이격된다. 또한, 도핑영역(107)은 드레인 영역(110)에서 스페이서(108) 하부까지 확장된다.
도 4a 내지 도 4c는 도 3에 도시된 트랜지스터의 제조방법을 도시한 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 기판(100) 내에 소자 분리막(102)을 형성한다.
기판(100)은 반도체 기판으로서, 벌크(bulk) 기판 또는 SOI(Silicon On Insulator) 기판을 사용할 수 있다. 바람직하게는 간섭 특성이 우수한 SOI 기판을 사용한다.
소자 분리막(102)은 국부산화공정(LOCal Oxidation of Silicon, LOCOS) 또는 얕은 트렌치 공정(Shallow Trench Isolation, STI)으로 형성할 수 있다. 바람직하게는 고집적화에 유리한 얕은 트렌치 공정으로 형성한다. 소자 분리막(102)은 산화막 계열의 물질로 형성한다. 예컨대, HDP(High Density Plasma) 산화막으로 형성한다.
이어서, 기판(100) 내에 웰(101)을 형성한다. 예컨대, 트랜지스터가 NMOS인 경우 P웰을 형성하고, 트랜지스터가 PMOS인 경우 N웰을 형성한다. 여기서는 P웰로 형성한다.
웰(101)을 형성하는 단계는 제한을 두지 않는다. 예컨대, 소자 분리막(102)을 형성하기 전에 형성하거나 전술한 바와 같이 소자 분리막(102)을 형성한 후 형성할 수도 있다.
이어서, 웰(101) 내에 할로(halo) 영역으로 기능하는 도핑영역(미도시)을 형성할 수 있다. 이때, 도핑영역은 소스 및 드레인 영역(109, 110) 사이에 형성하며, 소스 및 드레인 영역(109, 110)과 서로 다른 도전형, 즉, p형 도전형으로 형성한다.
이어서, 기판(100) 상에 국부적으로 복수 개의 게이트 전극(105)을 형성한다. 시모스 이미지 센서에 있어서, 도 1에 도시된 바와 같이 단위 화소가 4-Tr 구조로 이루어진 경우, 트랜지스터(Tx, Rx, Dx, Rx)의 게이트 전극을 모두 동시에 형 성한다.
게이트 전극(105)은 게이트 절연막(103)과 게이트 도전막(104)으로 이루어 진다. 게이트 절연막(103)은 실리콘산화막으로 형성한다. 게이트 도전막(104)은 다결정실리콘막 또는 다결정실리콘막과 금속실리사이드층의 적층구조로 형성한다. 예컨대, 금속실리사이드층은 텅스텐실리사이드층 또는 코발트실리사이드층으로 형성한다.
일례로 게이트 전극(105) 형성방법을 설명하면, 먼저 기판(100) 상에 산화공정을 실시하여 실리콘산화막을 형성한다. 그런 다음, 실리콘산화막 상부에 다결정실리콘막을 증착한 후 다결정실리콘막과 실리콘산화막을 식각하여 게이트 전극(105)을 형성한다.
이어서, 도 4b에 도시된 바와 같이, 트랜스퍼 트랜지스터(Tx)의 게이트 전극(105)의 일측으로 노출되는 기판(100) 내에 광감지 소자(106)를 형성한다. 광감지 소자(106)는 트랜스퍼 트랜지스터(Tx)의 게이트 전극(105)에 정렬된다. 광감지 소자(106)는 HAD(Hole Accumulated Device) 또는 PPD(Pinned Photo Diode) 구조로 형성할 수 있다.
이어서, 광감지 소자(106)와 드라이브 트랜지스터(Dx)의 소스 영역(109)이 형성될 영역을 제외한 영역이 노출되는 이온주입마스크를 형성한다. 그리고, 상기 이온주입마스크를 이용한 이온주입공정을 실시하여 기판(100)의 계면에 도핑영역(107)을 형성한다. 도핑영역(107)은 n형 도전형으로 형성한다. 상세하게는 인(phosphors, P) 또는 비소(arsenic, As)와 같은 n형 불순물을 이용하여 형성한 다.
이어서, 게이트 전극(105)의 양측벽에 스페이서(108)를 형성할 수 있다. 스페이서(108)는 광감지 소자(106) 형성 전에 형성할 수도 있다. 스페이서(108)는 산화막을 단독으로 형성하거나, 산화막과 질화막이 적층된 적층구조로 형성할 수 있다.
이어서, 게이트 전극(105)의 양측으로 노출되는 기판(100) 내에 소스 및 드레인 영역(109, 110)을 형성한다. 스페이서(108)가 형성된 경우, 스페이서(108)에 의해 덮혀지지 않고 노출되는 기판(100) 내에 소스 및 드레인 영역(109, 110)을 형성한다.
한편, 소스 및 드레인 영역(109, 110) 형성공정시 트랜스퍼 트랜지스터(Tx)의 일측으로 노출되는 기판(100) 내에 형성된 영역은 부동확산영역(111)으로 기능한다.
지금까지 본 발명의 실시예를 통해 구체적으로 설명된 트랜지스터는 시모스 이미지 센서에서 단위 화소를 구성하는 트랜지스터들 중 소스 팔로워로 기능하는 드라이브 트랜지스터에 적용하는 것이 바람직하다. 드라이브 트랜지스터(Dx)터는 도 1에 도시된 바와 같이, 게이트 전극이 부동확산영역(FD)과 접속되고, 드레인 영역이 전원전압단(VDD)과 접속되어 부동확산영역(FD)에 축적된 전하에 따라 동작한다.
전술한 바와 같이, 드라이브 트랜지스터(Dx)의 게이트-소스(G-S) 간 정전용량이 높은 경우, 드라이브 트랜지스터(Dx)의 채널에 생성되는 2차 전자 또한 증가 하게 된다. 2차 전자는 이웃하는 부동확산영역(FD)과 광감지 소자(PD)로 유입되어 암전류로 작용한다. 이로 인해, 부동확산영역(FD)의 입력 잡음이 증가하게 된다. 심할 경우에는 400~1000nm 대역의 빛을 발생시키고, 이렇게 발생된 빛은 부동확산영역(FD)과 광감지 소자(PD)로 유입되어 화면상에 색점 또는 흰점 등과 같은 화상 결함을 유발시킨다.
따라서, 본 발명의 실시예에서는 드라이브 트랜지스터의 소스 및 드레인 영역에 각각 형성되는 저농도 도핑영역을 드레인 영역 상부에만 선택적으로 형성한다. 이에 따라, 게이트 전극을 기준으로 좌우 대칭 구조가 아닌 비대칭 구조가 형성된다. 소스 영역 상부에 저농도 도핑영역을 형성하지 않음으로써 소스 영역 상부에 저농도 도핑영역이 형성된 것보다 드라이브 트랜지스터의 게이트-소스 간 정전용량을 크게 감소시킬 수 있다. 게이트-소스 간 정전용량 감소는 채널에서의 2차 전자의 생성을 감소시켜 부동확산영역으로 입력되는 입력 잡음을 감소시킬 수 있다.
상기에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 시모스 이미지 센서의 단위 화소를 구성하는 드라이브 트랜지스터를 일례로 들어 설명하였으나, 이는 설명의 편의를 위한 것으로서, 소스 팔로워로 기능하는 모든 반도체 소자의 트랜지스터에 적용할 수 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 일반적인 시모스 이미지 센서의 단위 화소를 도시한 등가 회로도.
도 2는 도 1에 도시된 단위 화소의 일부 구성을 도시한 단면도.
도 3은 본 발명의 실시예에 따른 시모스 이미지 센서를 도시한 단면도.
도 4a 내지 도 4c는 도 3에 도시된 시모스 이미지 센서의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 101 : 웰
102 : 소자 분리막 103 : 게이트 절연막
104 : 게이트 도전막 105 : 게이트 전극
106 : 광감지 소자(포토다이오드)
107 : 도핑영역 108 : 스페이서
109 : 소스 영역 110 : 드레인 영역
111 : 부동확산영역

Claims (23)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극의 양측으로 노출된 상기 기판 내에 형성된 소스 및 드레인 영역; 및
    상기 게이트 전극과 정렬되어 상기 드레인 영역 상부에 선택적으로 형성된 도핑영역
    을 포함하는 트랜지스터.
  2. 제 1 항에 있어서,
    상기 도핑영역은 상기 기판의 상면으로부터 상기 드레인 영역보다 얕은 깊이로 형성된 트랜지스터.
  3. 제 1 항에 있어서,
    상기 도핑영역은 상기 드레인 영역보다 저농도로 형성된 트랜지스터.
  4. 제 1 항에 있어서,
    상기 도핑영역은 상기 드레인 영역과 동일 도전형으로 형성된 트랜지스터.
  5. 제 1 항에 있어서,
    상기 소스 및 드레인 영역은 상기 게이트 전극과 이격된 트랜지스터.
  6. 제 1 항에 있어서,
    상기 게이트 전극의 양측벽에 형성된 스페이서를 더 포함하는 트랜지스터.
  7. 제 6 항에 있어서,
    상기 소스 및 드레인 영역은 상기 스페이서에 정렬된 트랜지스터.
  8. 제 6 항에 있어서,
    상기 도핑영역은 상기 드레인 영역에서 상기 스페이서 하부까지 확장된 트랜지스터.
  9. 광감지 소자에 집속된 광전하를 부동확산영역으로 전달하는 트랜스퍼 트랜지스터;
    원하는 값으로 상기 부동확산영역의 전위를 세팅 또는 리셋시키는 리셋 트랜지스터;
    제 1 항 내지 제 8 항 중 어느 한 항의 트랜지스터로 이루어지며, 상기 트랜지스터의 상기 게이트 전극이 상기 부동확산영역과 접속되고, 상기 드레인 영역이 전원전압단과 접속되어 상기 부동확산영역에 축적된 전하에 따라 동작하는 드라이브 트랜지스터; 및
    상기 드라이브 트랜지스터의 상기 소스 영역으로부터 출력되는 신호를 전달하는 셀렉트 트랜지스터
    를 포함하는 이미지 센서.
  10. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 일측으로 노출되는 상기 기판 내에 도핑영역을 형성하는 단계;
    상기 게이트 전극의 양측으로 노출되는 상기 기판 내에 소스 및 드레인 영역을 형성하는 단계
    를 포함하는 트랜지스터 제조방법.
  11. 제 10 항에 있어서,
    상기 도핑영역은 상기 기판의 계면으로부터 상기 드레인 영역보다 얕은 깊이로 형성하는 트랜지스터의 제조방법.
  12. 제 10 항에 있어서,
    상기 도핑영역은 상기 드레인 영역보다 저농도로 형성하는 트랜지스터의 제조방법.
  13. 제 10 항에 있어서,
    상기 도핑영역은 상기 드레인 영역과 동일 도전형으로 형성하는 트랜지스터의 제조방법.
  14. 제 10 항에 있어서,
    상기 소스 및 드레인 영역은 상기 게이트 전극과 이격되도록 형성하는 트랜지스터의 제조방법.
  15. 제 10 항에 있어서,
    상기 도핑영역을 형성하는 단계 후,
    상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 트랜지스터의 제조방법.
  16. 제 15 항에 있어서,
    상기 소스 및 드레인 영역은 상기 스페이서에 정렬되도록 형성하는 트랜지스터의 제조방법.
  17. 소스 팔로워 구성을 갖는 트랜지스터를 포함하는 이미지 센서의 제조방법에 있어서,
    기판 상에 게이트 전극을 형성하는 단계;
    상기 트랜지스터의 게이트 전극의 일측으로 노출되는 상기 기판 내에 도핑영역을 형성하는 단계;
    상기 게이트 전극의 양측으로 노출되는 상기 기판 내에 소스 및 드레인 영역을 형성하는 단계
    를 포함하는 이미지 센서의 제조방법.
  18. 제 17 항에 있어서,
    상기 도핑영역은 상기 드레인 영역보다 얕은 깊이로 형성하는 이미지 센서의 제조방법.
  19. 제 17 항에 있어서,
    상기 도핑영역은 상기 드레인 영역보다 저농도로 형성하는 이미지 센서의 제조방법.
  20. 제 17 항에 있어서,
    상기 도핑영역은 상기 드레인 영역과 동일 도전형으로 형성하는 이미지 센서의 제조방법.
  21. 제 17 항에 있어서,
    상기 소스 및 드레인 영역은 상기 게이트 전극과 이격되도록 형성하는 이미지 센서의 제조방법.
  22. 제 17 항에 있어서,
    상기 도핑영역을 형성하는 단계 후,
    상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 이미지 센서의 제조방법.
  23. 제 22 항에 있어서,
    상기 소스 및 드레인 영역은 상기 스페이서에 정렬되도록 형성하는 이미지 센서의 제조방법.
KR1020080095463A 2008-09-29 2008-09-29 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 KR20100036034A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080095463A KR20100036034A (ko) 2008-09-29 2008-09-29 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법
PCT/IB2009/007312 WO2010035144A2 (ko) 2008-09-29 2009-09-29 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095463A KR20100036034A (ko) 2008-09-29 2008-09-29 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20100036034A true KR20100036034A (ko) 2010-04-07

Family

ID=41718958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095463A KR20100036034A (ko) 2008-09-29 2008-09-29 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법

Country Status (2)

Country Link
KR (1) KR20100036034A (ko)
WO (1) WO2010035144A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960961B2 (ja) * 2010-11-16 2016-08-02 キヤノン株式会社 固体撮像素子及び撮像システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510279A (en) * 1995-01-06 1996-04-23 United Microelectronics Corp. Method of fabricating an asymmetric lightly doped drain transistor device
US6020232A (en) * 1996-12-03 2000-02-01 Advanced Micro Devices, Inc. Process of fabricating transistors having source and drain regions laterally displaced from the transistors gate
JPH11145307A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 半導体集積回路装置
US7214575B2 (en) * 2004-01-06 2007-05-08 Micron Technology, Inc. Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors
KR100660549B1 (ko) * 2005-07-13 2006-12-22 삼성전자주식회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
WO2010035144A3 (ko) 2010-07-29
WO2010035144A2 (ko) 2010-04-01

Similar Documents

Publication Publication Date Title
US6787386B2 (en) Method of forming a photodiode for an image sensor
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
KR100761824B1 (ko) 이미지 센서 및 그 제조 방법
KR20010061353A (ko) 씨모스 이미지센서 및 그 제조방법
US8829577B2 (en) Transistor, image sensor with the same, and method of manufacturing the same
JP5274118B2 (ja) 固体撮像装置
KR20010061349A (ko) 씨모스 이미지센서 및 그 제조방법
US7687306B2 (en) CMOS image sensor and method for manufacturing the same
KR20100036034A (ko) 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR100674917B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR20110070075A (ko) 이미지 센서 및 그 제조방법
KR100851497B1 (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법
KR20020058919A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR100718776B1 (ko) 시모스 이미지센서 제조 방법
KR20040058754A (ko) 시모스 이미지센서 및 그 제조방법
KR20070071018A (ko) 이미지 센서 및 그 제조방법
KR100766705B1 (ko) 이미지 센서 및 그 제조방법
KR100748317B1 (ko) 이미지센서의 제조 방법
KR100790213B1 (ko) 이미지센서의 제조 방법
KR100663610B1 (ko) 이미지 센서 및 그 제조방법
KR100664850B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법
KR20030057613A (ko) 이미지센서의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application